专利名称：绝缘体上硅的横向p型双扩散金属氧化物半导体管的利记博彩app
技术领域：
本发明涉及功率半导体器件领域，更具体的说，是关于一种适用于高压 应用的绝缘体上硅的横向P型双扩散金属氧化物半导体管(SOI LDMOS)的新结构。
背景技术：
功率半导体器件是电力电子系统进行能量控制和转换的基本电子元件，电力电子 技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的导通电阻 和击穿电压等特性则决定了电力电子系统的效率、功耗等基本性能。以横向双扩散金属氧 化物半导体晶体管为代表的现代电力电子器件和相关产品在工业、能源、交通等用电的场 合发挥着日益重要的作用，是机电一体化设备、新能源技术、空间和海洋技术、办公自动化 及家用电器等实现高性能、高效率、轻量小型的技术基础。 随着绝缘体上硅的横向双扩散金属氧化物半导体晶体管的出现，它以普通横向双 扩散金属氧化物半导体晶体管无法比拟的优点(功耗低、抗干扰能力强、集成密度高、速度 快、消除闩锁效应)而得到学术界和工业界的广泛垂青。为使绝缘体上硅的横向双扩散金 属氧化物半导体晶体管有更好的应用，提高绝缘体上硅器件的击穿电压、防止漂移区与源 区之间穿通是个重要的研究课题。 在相关的技术中，有人提出可以减少P型掺杂半导体区的掺杂浓度，这样不但可 以减少纵向电场的峰值，提高器件的纵向耐压值，而且同时可以提高器件的横向耐压值，但 是这样的做法会使得器件的导通电阻大为增加，增加了器件的功耗。 还有人提出在埋氧层表面采用横向均匀变掺杂技术注入一层P型缓冲层，用以使 得器件的表面电场分布更加平坦，从而提高器件击穿电压，但是这种在埋氧层表面进行横 向均匀的变掺杂的技术，非常难以控制，工艺实现的难度较大。
发明内容
本发明提供一种能够有效提高器件的耐压，并且可以防止漂移区和源区之间发生 穿通的绝缘体上硅的横向P型双扩散金属氧化物半导体管。
本发明采用如下技术方案 —种绝缘体上硅的横向P型双扩散金属氧化物半导体管，包括半导体衬底，在半 导体衬底上面设置有埋氧化层，在埋氧化层上设有高压N型阱和高压P型阱，高压N型阱上 设有N型阱和P型漂移区，且P型漂移区延伸到高压P型阱的上半部分，在N型阱上设有N 型的D阱区，N型的D阱区上设有N型接触区和P型源区，在P型漂移区上设有漏区，在高 压N型阱表面的N型接触区、P型源区的以外区域及高压P型阱表面的P型漏区以外区域 设有氧化层，在氧化层的表面设有多晶硅栅且多晶硅栅从N型的D阱区经过N型阱区并延 伸至P型漂移区的一部分区域，其特征在于在P型源区下方存在由N型的D阱区、N型阱和 高压N型阱构成的三层阱结构，且氧化层存在台阶结构，氧化层在P型漂移区上面部分的厚度大于其他部分的厚度。 与现有技术相比，本发明具有如下优点 本发明中，P型源区下方存在由N型的D阱区、N型阱和高压N型阱3构成的三层 阱结构，且三层阱的掺杂浓度依次递减，所以P型漂移区与阱结构构成PN结的耗尽区在反 向偏压下的扩展就会受到较高浓度的阱结构的限制，从而有效地防止了 P型漂移区与P型 源区的穿通。 本发明中，氧化层为台阶形状，在经过P型漂移区上表面的部分的厚度明显大于 其他部分的厚度，这就可以有效地降低P型漂移区上表面的峰值电场，提高器件的击穿电 压，同时氧化层保持在D阱区和N型阱上表面的部分厚度较薄，这样可以有效地降低器件的 导通电阻。 本发明中，高压N型阱的区域比高压P型阱的区域大很多，P型漂移区6的一部分 区域包含于高压N型阱中，P型漂移区的另一部分区域包含于高压P型阱中，这样可以使得 高压N型阱中与P型漂移区构成RESURF结构，辅助P型漂移区耗尽，从而进一步提高器件 的击穿电压。 本发明的结构简单，与常规P型U)M0S器件工艺兼容，不引入多余工艺步骤，方便 易行。
图1是常规结构的绝缘体上硅的横向P型双扩散金属氧化物半导体晶体管结构示 意图。 图2是本发明中采用三层阱结构和台阶氧化层的绝缘体上硅的横向P型双扩散金 属氧化物半导体晶体管结构示意图。
具体实施例方式
参照图2，一种绝缘体上硅的横向P型双扩散金属氧化物半导体晶体管，包括半 导体衬底l，在半导体衬底1上面设置有埋氧化层2，在埋氧化层2上设有高压N型阱3和 高压P型阱4，高压N型阱3上设有N型阱5和P型漂移区6，且P型漂移区6延伸到高压 P型阱4的上半部分，在N型阱5上设有N型的D阱区7， N型的D阱区7上设有N型接触 区8和P型源区9，在P型漂移区6上设有漏区IO，在高压N型阱3表面的N型接触区8、P 型源区9的以外区域及高压P型阱4表面的P型漏区10以外区域设有氧化层12，在氧化 层12的表面设有多晶硅栅11且多晶硅栅11从N型的D阱区7经过N型阱区5并延伸至 P型漂移区6的一部分区域，其特征在于在P型源区9下方存在由N型的D阱区7、N型阱5 和高压N型阱3构成的三层阱结构，且氧化层12存在台阶结构，氧化层在经过P型漂移区 6上表面的部分的厚度明显大于其他部分的厚度。
在本实施例中， 所述的P型源区9下方存在由N型的D阱区7、N型阱5和高压N型阱3构成的三 层阱结构的掺杂浓度依次递减； 带有台阶的氧化层12在P型漂移区6上面部分的厚度明显大于其他部分的厚度， 且厚度相差大于0. 1微米；
高压N型阱3的区域比高压P型阱4的区域大很多，P型漂移区6的大部分区域 包含于高压N型阱3中，而P型漂移区6的小部分区域包含于高压P型阱4中。
本发明采用如下方法来制备 1、制备所需的绝缘体上硅(SOI)层，选择一块P型的硅片，在表面热生长一层薄氧 化膜，用化学机械抛光法使其平坦化，取另一块硅片热生长氧化层，然后经过抛光处理后与 前一块硅片在高温下完成键合，接着将第一块硅片减薄、磨平，使之达到所需的绝缘体上硅 有源层厚度。 2、高压N型阱和高压P型阱的制作，然后是N型阱区和D阱区以及P型漂移区的 制作，这些都是通过离子注入掺杂工艺来实现的，并伴有退火工艺。 3、场氧的制备，栅氧的生长，刻蚀，多晶硅的淀积、刻蚀，然后就是高浓度源漏注入 区和衬底体接触注入区制备，最后是引线孔和铝引线的制备及钝化处理。
权利要求
一种绝缘体上硅的横向P型双扩散金属氧化物半导体晶体管，包括半导体衬底(1)，在所述半导体衬底(1)上面设置有埋氧化层(2)，在所述埋氧化层(2)上设有高压N型阱(3)和高压P型阱(4)，所述高压N型阱(3)上设有N型阱(5)和P型漂移区(6)，且所述P型漂移区(6)延伸到所述高压P型阱(4)的上半部分，在所述N型阱(5)上设有N型的D阱区(7)，所述N型的D阱区(7)上设有N型接触区(8)和P型源区(9)，在所述P型漂移区(6)上设有漏区(10)，在所述高压N型阱(3)表面的N型接触区(8)、P型源区(9)的以外区域及所述高压P型阱(4)表面的P型漏区(10)以外区域设有氧化层(12)，在所述氧化层(12)的表面设有多晶硅栅(11)且所述多晶硅栅(11)从所述N型的D阱区(7)经过所述N型阱区(5)并延伸至所述P型漂移区(6)的一部分区域，其特征在于，在所述P型源区(9)下方存在由所述N型的D阱区(7)、所述N型阱(5)和所述高压N型阱(3)构成的三层阱结构，且所述氧化层(12)存在台阶结构。
2. 根据权利要求1所述的绝缘体上硅的横向P型双扩散金属氧化物半导体晶体管，其 特征在于，所述P型源区(9)下方存在的由所述N型的D阱区(7)、所述N型阱(5)和所述 高压N型阱(3)构成的三层阱结构的掺杂浓度依次递减。
3. 根据权利要求1所述的绝缘体上硅的横向P型双扩散金属氧化物半导体晶体管，其 特征在于，所述的带有台阶的氧化层(12)在所述P型漂移区(6)上面部分的厚度大于其他 部分的厚度，厚度相差大于O. 1微米。
4. 根据权利要求1所述的绝缘体上硅的横向P型双扩散金属氧化物半导体晶体管，其 特征在于，所述的高压N型阱(3)的区域比所述高压P型阱(4)的区域大，所述P型漂移区 (6)的一部分区域包含于所述高压N型阱(3)中，而所述P型漂移区(6)的另一部分区域包 含于所述高压P型阱(4)中。
全文摘要
一种绝缘体上硅的横向P型双扩散金属氧化物半导体管，包括半导体衬底，在半导体衬底上面设置有埋氧化层，在埋氧化层上设有高压N型阱和高压P型阱，高压N型阱上设有N型阱和P型漂移区，且P型漂移区延伸到高压P型阱的上半部分，在N型阱上设有N型的D阱区，从而形成三层N型的阱结构，且器件表面的氧化层存在台阶结构，而氧化层在P型漂移区上面部分的厚度明显大于其他部分的厚度。该发明结构能够有效提高器件的耐压，并且可以防止漂移区和源区之间的穿通。
文档编号H01L29/78GK101702409SQ200910212768
公开日2010年5月5日 申请日期2009年11月9日 优先权日2009年11月9日
发明者刘侠, 易扬波, 李海松, 王钦, 陈文高 申请人:苏州博创集成电路设计有限公司