专利名称：扼流电感的利记博彩app
技术领域：
本发明涉及一种半导体芯片器件的结构，尤其是一种扼流电感。
背景技术：
在现代无线通信系统中，射频功率放大器是实现射频信号无线传输的关键部件， 而射频扼流圈是实现功率放大器正常工作的必要元件之一。射频扼流圈的主要功能是 1.通过射频扼流圈对功率晶体管提供直流工作电压；2.对于射频信号，射频扼流圈具有非 常高的阻抗，以防止射频信号通过扼流圈泄漏。通常用Q(品质因数)值的大小来衡量其射 频扼流圈性能，Q值越高越好。 现有的技术是应用电感元件作为射频扼流圈，通常称为"扼流电感"。实现的方法 主要有以下几个形式 应用SMD(Surface Mount Device)，即贴片电感。
在基板上做平面螺旋电感。
在芯片上做平面螺旋电感。 但是，上述三种实现形式在实际应用和生产上都有不可避免的缺点。首先，如果 采用贴片电感，如图1所示，贴片电感虽然具有很高的Q值，但元件成本很高，如果射频功 率放大器采用QFN(Quad Flat No-Lead，方形扁平无引脚)封装或MLP (Micro Leadframe Package,微型引线框封装)，则作为外围元件的贴片电感进一步增加了外围电路的复杂性 和PCB(PrintCircuit Board,印刷电路板)的面积，加大了成本。其次，如果采用在基板或 芯片上所做的平面螺旋电感，如图2所示，其Q值较低，并会占用基板或芯片较大的面积，成 本也随之增加。以4nH电感为例(其通常应用为900MHz射频信号的扼流电感)，如在基板上 实现所需面积约1. 5mm2，占功放模块总面积10%，Q " 40，且功放芯片封装需选用LGA (Land Grid Array，栅格阵列)封装，其封装成本较QFN封装提高100% ;如在芯片上实现所需面 积约0. lmm2，占功放单芯片总面积10%， Q " 20。因此，采用现有方法都增加了生产成本， 并在提高功放性能和简化外围电路两个方面不能得以兼顾。
发明内容
本发明所要解决的技术问题是提供一种扼流电感，在不增加基板或芯片的面积，
不增加外围元件，不影响功放性能的基础上，极大地降低生产成本，有效地简化外围电路。 为解决上述技术问题，本发明扼流电感的技术方案是，所述半导体芯片器件内包
括基板和基板上的半导体芯片，所述基板的周边设置有半导体芯片器件的管脚，所述电感
包括一个第一线圈，所述第一线圈的两端中至少第一端由半导体芯片引出，所述第一线圈
的第一端通过多根键合线始终沿顺时针或逆时针方向依次连接多个管脚后，连接到第一线
圈的第二端，从而使得所述第一线圈形成一个环形。 本发明既未增加芯片面积又未添加外围元件，可广泛应用于封装芯片成本较低的 QFN和MLP封装之中，从而避免采用封装成本高的LGA封装。而且绕制的电感具有较高的Q值。在不影响功放性能的基础上，极大地降低了生产成本，有效地简化了外围电路。
下面结合附图和实施例对本发明作进一步详细的说明
图1为现有技术中采用贴片电感的示意图； 图2为现有技术中在基板上或芯片上的平面螺旋电感的示意图；
图3为本发明扼流电感一个实施例的示意图；
图4为本发明扼流电感另一个实施例的示意图。
具体实施例方式
本发明公开了一种扼流电感，如图3所示，所述半导体芯片器件内包括基板和基 板上的半导体芯片，所述基板的周边设置有半导体芯片器件的管脚，所述电感包括一个第 一线圈，所述第一线圈的两端中至少第一端由半导体芯片引出，所述第一线圈的第一端通 过多根键合线始终沿顺时针或逆时针方向依次连接多个管脚后，连接到第一线圈的第二 端，从而使得所述第一线圈形成一个环形。 所述第一线圈的第二端是半导体芯片器件的一个管脚。 所述第一线圈的第二端所在的管脚为半导体芯片器件的电源端。 所述第一线圈的第二端也从半导体芯片引出。 在本发明图3所示的实施例中，将功放芯片连接射频扼流圈处用键合线引出，键 合(Bonding)至QFN或MLP封装管脚上，在QFN或MLP管脚之间依次用键合线键合，形成平 面螺旋电感。 不失一般性，我们以5X5QFN32管脚封装图内绕制平面螺旋电感实现形式，阐述 本实施例。键合线均为直径2mil金线。键合线ll由芯片内连接射频扼流电感的A点引出， 键合至封装管脚28，再通过键合线12由管脚28键合至管脚25，再用键合线13将管脚25 和管脚24相连，最后通过键合线14键合至管脚21，即直流电压管脚VCC。依此方式绕制而 成的平面螺旋电感在900MHz时，电感值n = 4. 3nH， Q = 47。 另外，所述电感还可以包括N个线圈，N为大于1的自然数，所述第N线圈的两端中
至少第一端由半导体芯片引出，所述第N线圈的第一端通过多根键合线始终沿所述第一线
圈的方向依次连接多个管脚后，连接到第N线圈的第二端，从而使得所述第N线圈形成一个
环形，所述第N线圈的第一端与所述第N-l线圈的第二端相连接；当N > 2时，1 < M < N，
M为自然数，第M线圈的两端都由半导体芯片引出，所述第M线圈的第一端通过多根键合线
始终沿所述第一线圈的方向依次连接多个管脚后，连接到第M线圈的第二端，从而使得所
述第M线圈形成一个环形，所述第M线圈的第一端与所述第M-l线圈的第二端相连接。 后一线圈的第一端与前一线圈的第二端在所述半导体芯片内部相连接。 所述第N线圈的第二端是半导体芯片器件的一个管脚。 所述第N线圈的第二端所在的管脚为半导体芯片器件的电源端。 所述第N线圈的第二端也从半导体芯片引出。 在本发明的另一个实施例中，如图4所示，所述电感还包括一个第二线圈，所述第 二线圈的两端中至少第一端由半导体芯片引出，所述第二线圈的第一端通过多根键合线始终沿所述第一线圈的方向依次连接多个管脚后，连接到第二线圈的第二端，从而使得所述 第二线圈形成一个环形，所述第二线圈的第一端与所述第一线圈的第二端相连接。
如果射频扼流圈电感值要求较高时，可采用图4所示方式。键合线由芯片内连接 射频扼流圈的A点引出，键合至封装管脚28，再通由管脚28键合至管脚25，再用键合线将 管脚25和管脚24相连，然后通过键合线键合至管脚20，再由管脚20键合回芯片的B处，在 芯片内部，B、 C两点相连，键合线再从C键合至封装管脚27，再将管脚27与管脚26用键合 线相连，再从管脚26键合至管脚23，最后通过键合线将管脚23与管脚21相连，即直流电压 管脚VCC。依此方式绕制而成的平面螺旋电感在900腿z时，电感值n = 12nH， Q = 47。
在本发明还可以采用更多圈数的实施例，与图4中所示的两圈的实施例相比，更 多圈数的实施例中，最后一个线圈即第N线圈的连接方式与图4中的第二线圈相同，而除最 后一个线圈外的其它线圈，包括第M线圈和第一线圈的连接方式与图4中第一线圈相同，这 些线圈依次首尾相连，组成一个完整的具有多个线圈的电感。 由于现有的射频扼流圈的实现方式都增加了实际生产成本，并在提高功放性能和 简化外围电路两个方面不能得以兼顾。而本发明公开了一种键合线(Bonding线)绕制的 射频扼流电感，可广泛应用于芯片封装成本较低的QFN和MLP封装之中，从而避免采用封装 成本高的LGA封装。既不需要增加基板或芯片的面积，也不需要增加外围元件，在不影响功 放性能的基础上，极大地降低了生产成本，有效地简化了外围电路。
权利要求
一种扼流电感，所述半导体芯片器件内包括基板和基板上的半导体芯片，所述基板的周边设置有半导体芯片器件的管脚，其特征在于，所述电感包括一个第一线圈，所述第一线圈的两端中至少第一端由半导体芯片引出，所述第一线圈的第一端通过多根键合线始终沿顺时针或逆时针方向依次连接多个管脚后，连接到第一线圈的第二端，从而使得所述第一线圈形成一个环形。
2. 根据权利要求1所述的扼流电感，其特征在于，所述第一线圈的第二端是半导体芯 片器件的一个管脚。
3. 根据权利要求2所述的扼流电感，其特征在于，所述第一线圈的第二端所在的管脚 为半导体芯片器件的电源端。
4. 根据权利要求1所述的扼流电感，其特征在于，所述第一线圈的第二端也从半导体 芯片引出。
5. 根据权利要求4所述的扼流电感，其特征在于，所述电感包括N个线圈，N为大于l 的自然数，所述第N线圈的两端中至少第一端由半导体芯片引出，所述第N线圈的第一端 通过多根键合线始终沿所述第一线圈的方向依次连接多个管脚后，连接到第N线圈的第二 端，从而使得所述第N线圈形成一个环形，所述第N线圈的第一端与所述第N-l线圈的第二 端相连接；当N〉 2时，1 〈M〈N，M为自然数，第M线圈的两端都由半导体芯片引出，所述 第M线圈的第一端通过多根键合线始终沿所述第一线圈的方向依次连接多个管脚后，连接 到第M线圈的第二端，从而使得所述第M线圈形成一个环形，所述第M线圈的第一端与所述 第M-1线圈的第二端相连接。
6. 根据权利要求5所述的扼流电感，其特征在于，后一线圈的第一端与前一线圈的第 二端在所述半导体芯片内部相连接。
7. 根据权利要求5所述的扼流电感，其特征在于，所述第N线圈的第二端是半导体芯片 器件的一个管脚。
8. 根据权利要求7所述的扼流电感，其特征在于，所述第N线圈的第二端所在的管脚为 半导体芯片器件的电源端。
9. 根据权利要求5所述的扼流电感，其特征在于，所述第N线圈的第二端也从半导体芯 片引出。
全文摘要
本发明公开了一种扼流电感，所述半导体芯片器件内包括基板和基板上的半导体芯片，所述基板的周边设置有半导体芯片器件的管脚，所述电感包括一个第一线圈，所述第一线圈的两端中至少第一端由半导体芯片引出，所述第一线圈的第一端通过多根键合线始终沿顺时针或逆时针方向依次连接多个管脚后，连接到第一线圈的第二端，从而使得所述第一线圈形成一个环形。本发明既未增加芯片面积又未添加外围元件，可广泛应用于封装芯片成本较低的QFN和MLP封装之中，从而避免采用封装成本高的LGA封装。而且绕制的电感具有较高的Q值。在不影响功放性能的基础上，极大地降低了生产成本，有效地简化了外围电路。
文档编号H01L27/00GK101777552SQ20091020207
公开日2010年7月14日 申请日期2009年12月31日 优先权日2009年12月31日
发明者谢利刚, 陈俊 申请人:锐迪科科技有限公司