专利名称：浅沟槽隔离工艺中的电极引出结构的利记博彩app
技术领域：
本发明涉及一种半导体集成电路器件，特别是涉及一种浅沟槽隔离工艺中的电极 引出结构。
背景技术：
如图1所示，为现有的双极性晶体管结构图，有源区由浅沟槽104隔离，包括一集 电区102、一基区和一发射区107 ；所示集电区102由一外延层构成，底部连接一高浓度埋 层101，所述集电区102通过该埋层101和其相隔的有源区的高能量离子注入区103相连， 并在所述高能量离子注入区103上做接触引出集电极；所述基区形成于所述集电区102的 顶部，包括了本征基区105和非本征基区106，通过所述本征基区105和所述集电区102相 连，通过所述非本征基区106做金属接触引出基极；所述发射区107形成与所述本征基区 105的顶部，直接做金属接触引出发射极，介质层108为发射极和所述本征基区105的隔离 介质。由于集电极的引出是通过集电区102与埋层101相接通过埋层101绕过所述浅沟槽 104氧化层与高能量离子注入区103接触来引出的，因此所占面积较大，而且集电极寄生电 容较大。
发明内容
本发明所要解决的技术问题是提供一种浅沟槽隔离工艺中的电极引出结构，能够 减小器件的面积、降低引出电极的电阻和寄生电容、具备良好的特征频率。为解决上述技术问题，本发明提供的浅沟槽隔离工艺中的电极引出结构，有源区 由浅沟槽隔离，在所述浅沟槽氧化层底部形成一具有第一导电类型的赝埋层，所述赝埋层 进入有源区并和所述有源区中需要引出电极的具有第一导电类型掺杂区域一相连接，通过 在所述浅沟槽氧化层中制作深槽接触和所述赝埋层相接引出所述掺杂区域一的电极。所述赝埋层为一离子注入层，所具有的第一导电类型为N型或P型，其掺杂浓度满 足和所述深槽接触的金属直接形成欧姆接触。所述深槽接触是在深槽接触孔中填入钛-氮化钛过渡金属层以及金属钨形成。所述赝埋层是在所述浅沟槽形成后、所述浅沟槽氧化层淀积前，通过离子注入形 成在所述浅沟槽的正下方，再通过退火工艺使所述赝埋层横向扩散进入有源区与所述掺杂 区域一相连。所述掺杂区域一为一离子注入层。所述电极引出结构为一双极晶体管的集电极的引出结构，所述掺杂区域一为所述 双极晶体管的集电区。所述电极引出结构也能为一 MOS晶体管中的衬底电极的引出结构，所述掺杂区域 一为所述MOS晶体管的源区和漏区间的形成沟道区的衬底或N阱或P阱，其中N阱对应于 PMOS晶体管、P阱对应于NMOS晶体管。本发明通过深槽接触孔穿通所述浅沟槽氧化层与赝埋层相接从而形成有源区中掺杂区域一的电极引出，和现有电极引出方式如现有的双极性晶体管通过埋层绕过局部场 氧化隔离区与高能量离子注入层相连形成集电极引出相比，器件面积大大减小；同时深槽 接触孔距离器件有源区很近，能够减少其器件的接触电阻，也减小了器件的寄生电容，从而 也就提高了器件的特征频率。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是为现有双极性晶体管结构图；图2是本发明第一实施例的结构图；图3A-图3E是本发明第一实施例的制造流程中的结构图；图4是本发明第二实施例的结构图。
具体实施例方式如图2所示，为本发明第一实施例的结构图，有源区201由浅沟槽204隔离，包括 一集电区210、一基区和一发射区207，其中所述集电区210对应于所述掺杂区域一。所述 基区由形成于所述集电区210上的一第二导电类型的外延层构成，包括本征基区205和外 基区206，所述本征基区205和所述集电区210相连，通过所述外基区206上做金属接触引 出基极。所述发射区207由形成与所述基区上的第一导电类型的多晶硅构成，在所述多晶 硅上直接做金属接触引出发射极。所述集电区210由一具有第一导电类型的杂质离子注入 层构成，底部连接一高浓度的第一导电类型赝埋层202，对于NPN双极性晶体管，所述第一 导电类型为N型，所述第二导电类型为P型；对于PNP双极性晶体管，所述第一导电类型为 P型，所述第二导电类型为N型。所述赝埋层202通过离子注入形成于浅沟槽204底部，在 后续的热工艺过程中横向扩散进入有源区，使所述赝埋层202与所述集电区210的离子注 入层相连接，通过在所述浅沟槽204氧化层中制作深槽接触203和所述赝埋层202相接引 出集电极。所述深槽接触203是在深槽中填入钛-氮化钛过渡金属层以及金属钨形成，所 述深槽接触203穿通了层间膜209和浅沟槽氧化层。如图3A-图3E所示，为本发明第一实施例的制造流程中的结构图，包括如下步 骤1、如图3A所示，浅沟槽204与有源区201的形成。这步工艺采用常规的浅沟槽隔 离工艺，此时硬掩模层还未除去。2、如图;3B所示，利用硬掩模层或光阻作为有源区的阻挡进行高浓度的第一导电 类型的杂质离子注入，所述杂质离子注入的剂量为1E14 lE16cm-2，所述杂质注入在所述 浅沟槽204的底部，从而形成低阻的赝埋层202，并在后续热过程中通过扩散使得杂质离子 进入有源区，然后去掉硬掩模层。对于NPN双极性晶体管，所述第一导电类型为N型，所述 第二导电类型为P型；对于PNP双极性晶体管，所述第一导电类型为P型，所述第二导电类 型为N型。3、如图3C所示，进行第一导电类型的杂质离子注入形成集电区210。4、如图3D所示，形成本征基区205、外基区206、发射区207以及基区与发射区隔 离区208。
5、如图3E所示，形成层间膜209，并在所述赝埋层202的所对应的所述浅沟槽204 的氧化层上进行深槽接触孔的刻蚀，该刻蚀采用干法刻蚀，所述深槽接触孔穿过所述层间 膜与所述浅沟槽氧化层最后到达所述赝埋层202上，然后在深槽接触孔中淀积钛、氮化钛 过渡金属以及金属钨从而形成深槽接触203 ；6、如图2所示，做所述基区和发射区的金属接触，最后形成本发明第一实施例的 器件。如图4所示，为本发明的第二实施例的结构图，为浅沟槽隔离(STI)工艺中MOS 晶体管的衬底端引出结构，所述MOS晶体管形成于浅沟槽404隔离的有源区中，其中的源、 漏和栅极直接通过一金属接触引出，衬底端引出是通过深槽接触孔403穿通浅沟槽隔离层 404与赝埋层402相接，赝埋层与N阱或P阱410相连，从而形成金属引出。其中所述N阱 或P阱410对应于所述掺杂区域一，其中所示N阱对应于PMOS晶体管，所述P阱对应于NMOS 晶体管。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
1.一种浅沟槽隔离工艺中的电极引出结构，有源区由浅沟槽隔离，其特征在于在所 述浅沟槽氧化层底部形成一具有第一导电类型的赝埋层，所述赝埋层进入有源区并和所述 有源区中需要引出电极的具有第一导电类型掺杂区域一相连接，通过在所述浅沟槽氧化层 中制作深槽接触和所述赝埋层相接引出所述掺杂区域一的电极。
2.如权利要求1所述的浅沟槽隔离工艺中的电极引出结构，其特征在于所述赝埋层 为一离子注入层，所具有的第一导电类型为N型或P型，其掺杂浓度满足和所述深槽接触的 金属直接形成欧姆接触。
3.如权利要求1所述的浅沟槽隔离工艺中的电极引出结构，其特征在于所述深槽接 触是在深槽接触孔中填入钛-氮化钛过渡金属层以及金属钨形成。
4.如权利要求1或2所述的浅沟槽隔离工艺中的电极引出结构，其特征在于所述赝 埋层是在所述浅沟槽形成后、所述浅沟槽氧化层淀积前，通过离子注入形成在所述浅沟槽 的正下方，再通过退火工艺使所述赝埋层横向扩散进入有源区与所述掺杂区域一相连。
5.如权利要求1所述的浅沟槽隔离工艺中的电极引出结构，其特征在于所述掺杂区 域一为一离子注入层。
6.如权利要求1所述的浅沟槽隔离工艺中的电极引出结构，其特征在于所述电极引 出结构为一双极晶体管的集电极的引出结构，所述掺杂区域一为所述双极晶体管的集电 区。
7.如权利要求1所述的浅沟槽隔离工艺中的电极引出结构，其特征在于所述电极引 出结构为一 MOS晶体管中的衬底电极的引出结构，所述掺杂区域一为所述MOS晶体管的源 区和漏区间的形成沟道区的衬底或N阱或P阱，其中N阱对应于PMOS晶体管、P阱对应于 NMOS晶体管。
全文摘要
本发明公开了一种浅沟槽隔离工艺中的电极引出结构，有源区由浅沟槽隔离，在浅沟槽的底部形成一赝埋层，所述赝埋层进入有源区并和所述有源区中需要引出电极的掺杂区域一相连接，通过在浅沟槽氧化层中制作深槽接触孔和赝埋层相接引出所述掺杂区域一。本发明能够减小器件的面积、降低引出电极的电阻和寄生电容、提高器件的特征频率。
文档编号H01L21/762GK102117794SQ20091020206
公开日2011年7月6日 申请日期2009年12月31日 优先权日2009年12月31日
发明者张海芳, 徐炯 , 朱东园, 范永洁, 邱慈云, 钱文生, 陈帆 申请人:上海华虹Nec电子有限公司