专利名称：高深宽比沟槽隔离区的填充方法
技术领域：
本发明涉及一种半导体集成电路的制造工艺方法，特别是涉及一种高深宽比沟槽 隔离区的填充方法。
背景技术：
在半导体集成电路的制造工艺中，通常需要采用一定的技术手段把两个器件或组 件隔离开来，以防止产生不期望的电耦合。浅槽隔离是一种常见的隔离方法。浅槽隔离一般包含以下步骤首先在硅片上形 成沟槽，再用化学气相沉积方法在沟槽内淀积绝缘层，最后用化学机械研磨的方法使绝缘 层平坦化。随着半导体器件尺寸的减小、元器件密度的增加，浅槽隔离区的宽度也变得越来 越小。但是由于器件隔离的需要，浅槽隔离区的深度不能减小太多甚至还要增加，这就导致 了浅槽隔离区的深宽比变得越来越大。深宽比是指沟槽的深度和宽度之比。大于或等于3 的深宽比一般被认为是高深宽比。对化学气相沉积而言，沟槽填充效果跟深宽比关系非常大。对于高深宽比的沟槽， 即使是阶梯覆盖能力很好的高密度等离子体化学气相沉积，在沟槽内仍有可能有孔隙或接 缝，这是由于绝缘膜在沟槽侧壁上的不均勻生长所造成的。距离沟槽顶部越远，沟槽侧壁生 长越慢。沟槽的深宽比越高，沟槽侧壁的顶部和底部的生长速率的差异越大。所以沟槽的 深宽比越大，沟槽内部越容易产生孔隙或接缝(参见图1，其中的标号3表示绝缘层)，并且 这些孔隙和接缝一般都位于沟槽的上方。在化学气相沉积填充沟槽后，一般会用化学机械 研磨方法使其平坦化，位于沟槽顶部的空隙和接缝有可能会被研磨出来，对后续的工艺造 成不良影响。沟槽中孔隙和接缝的存在还会导致沟槽隔离性能的下降，有时甚至会导致短 路。
发明内容
本发明要解决的技术问题是提供一种高深宽比沟槽隔离区的填充方法，使填充后 的沟槽隔离区内不产生孔隙和接缝，沟槽隔离区具有良好的隔离性能。为解决上述技术问题，本发明的高深宽比沟槽隔离区的填充方法是在硅基片或 硅外延层上形成沟槽；在所述沟槽表面依次形成氧化层、氮化层；用选择性刻蚀去除沟槽 底部的氮化层和氧化层，暴露出沟槽底部的硅；用选择性硅外延工艺方法在沟槽底部生长 一定厚度的硅外延层；对所述硅外延层进行高温氧化，使其转化为氧化硅层；在所述氧化 硅层上沉积绝缘层。采用本发明的方法，由于硅外延层的生长及高温氧化，使沟槽底部已经生长了一 层绝缘层，此时沟槽的深宽比已经比最初的深宽比有一定的下降，因此，再用常规的绝缘层 沉积方法进行沉积绝缘层，就可以获得比较好的填充效果。对所述硅外延层的厚度和绝延 层沉积工艺进行优化，就能够获得没有孔隙和接缝的沟槽隔离区，使高深宽比的沟槽隔离区具有良好的隔离性能，满足后续工艺的需要。
下面结合附图与具体实施方式
对本发明作进一步详细的说明图1是采用现有的方法填充高深宽比沟槽后产生的孔隙示意图；图2是本发明的方法一实施例沟槽刻蚀示意图；图3是本发明的方法一实施例氧化层和氮化层生长示意图；图4是本发明的方法一实施例去除沟槽底部氮化层和氧化层示意图；图5是本发明的方法一实施例选择性外延生长示意图；图6是本发明的方法一实施例硅外延层氧化示意图。图7是本发明的方法一实施例绝缘层淀积示意图。
具体实施例方式随后利用选择性外延的生长方法，在沟槽底部生长硅外延层，沟槽侧壁和顶部不 生长外延层。然后对外延层进行高温热氧化，使其转化为绝缘层。对于高深宽比的沟槽隔离区，为了获得良好的填充效果，通常的方法是改善绝缘 隔离层的淀积工艺，使其具有好的阶梯覆盖能力。然而，由于设备或技术本身的限制，使绝 缘层的阶梯覆盖能力受到一定的限制，当沟槽的深宽比达到一定程度时，只对绝缘层淀积 的工艺进行改进未必能达到良好的效果。为此本发明提出了一种新的工艺方法，从沟槽隔 离区的整个形成工艺来考虑，降低绝缘层沉积时沟槽的深宽比，但最终的沟槽隔离区的深 宽比不变。本发明所述的高深宽比沟槽是指沟槽的深度和宽度之比大于或等于3，下面仅以 深度为1. 5 μ m，宽度为0. 5 μ m的沟槽填充为实施例具体说明填充高深宽比沟槽的过程及方法。步骤一、参见图2所示，在硅片1上(或者在硅外延层上)采用干法刻蚀或湿法刻 蚀形成深度为1. 5 μ m，宽度为0. 5 μ m的沟槽2。在本发明的其它实施例中，所述沟槽的深 度为 0. 5 μ m 15 μ m0步骤二、结合图3所示，用高温氧化的方法在沟槽2的表面(包括沟槽2的两侧壁 和底部，硅片1的表面)形成一层100埃的氧化层7 ；然后，用化学气相沉积的方法在该氧 化层7上形成一层100埃的氮化层4。所述氧化层7和氮化层4作为沟槽2的绝缘层覆盖 沟槽的表面。生长氮化层4的目的是防止沟槽2的侧壁和顶部生长硅外延层，另外，在后面 的硅外延层高温氧化时保护沟槽2的侧壁和顶部，防止沟槽2的侧壁和硅片1上表面的硅 被氧化。而氧化层7可以降低硅和氮化层4之间的应力。步骤三、在硅片1的上表面涂光刻胶，用光刻胶保护沟槽2的顶部(硅片1的表 面)；采用各相异性干法刻蚀的方法对沟槽2底部进行刻蚀，去除沟槽2底部的绝缘层，使 沟槽2底部的硅暴露出来，供后续的硅外延生长；然后再把光刻胶去除(参见图4)。步骤四、参见图5，利用选择性外延生长技术，在沟槽2的底部硅暴露的区域生长 1. 0 μ m硅外延层5，沟槽的侧壁和顶部(即硅片1的上表面)不生长硅外延层5 (即氮化 层4上不生长硅外延层幻。生长硅外延层5时，硅外延生长的硅源前驱物是硅烷、二氯二氢硅、三氯氢硅和四氯氢硅中的一种。在本发明的其它实施例中，所述硅外延层的厚度为 0. 1 μ m 5. 0 μ m微米，并且小于所述沟槽2的深度。步骤五、对所述硅外延层进行高温氧化，使其转化为氧化硅层6。对硅外延层5热 氧化后，氧化硅层6的厚度小于所述沟槽2的深度(参见图6)。步骤六、用高密度等离子体化学气相沉积形成第二绝缘层8对所述沟槽2剩余的 深度进行填充，以致完全填充沟槽2 (参见图7)。所述第二绝缘层8还可以采用低压化学气 相沉积、常压亚常压化学气相沉积、等离子化学气相沉积等方法中的任意一种来形成。所述 第二绝缘层8中的硅源前驱物可以是硅烷或TEOS (原硅酸四乙酯)。步骤七、使用化学机械研磨使第二绝缘层8平坦化，使第二绝缘层8与硅片1上表 面在同一平面上，并使用湿法刻蚀去除硅片1上表面的氮化层4和氧化层7。以上通过具体实施方式
对本发明进行了详细的说明，实施例各步骤中所述的具体 实施方法及参数，仅仅是为了便于理解本发明，并非构成对本发明的限制。在不脱离本发明 原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护 范围。
权利要求
1.一种高深宽比沟槽隔离区的填充方法，其特征在于，包括如下步骤在硅基片或硅 外延层上形成沟槽；在所述沟槽表面依次形成氧化层、氮化层；用选择性刻蚀去除沟槽底 部的氮化层和氧化层，暴露出沟槽底部的硅；用选择性硅外延工艺方法在沟槽底部生长一 定厚度的硅外延层；对所述硅外延层进行高温氧化，使其转化为氧化硅层；在所述氧化硅 层上沉积绝缘层。
2.如权利要求1所述的填充方法，其特征在于所述沟槽的深度为0.5 μ m 15 μ m。
3.如权利要求1所述的填充方法，其特征在于所述氧化层采用高温氧化的方法形成。
4.如权利要求1所述的填充方法，其特征在于所述氮化层用化学气相沉积的方法形成。
5.如权利要求1所述的方填充法，其特征在于所述选择性刻蚀是在所述硅片的上表 面涂光刻胶，用光刻胶保护沟槽的顶部；采用各相异性干法刻蚀的方法对所述沟槽底部进 行刻蚀，去除所述沟槽底部的氧化层和氮化层，然后再去除所述光刻胶。
6.如权利要求1所述的填充方法，其特征在于所述硅外延层的厚度为0.1 μ m 5. 0 μ m，并且小于所述沟槽的深度。
7.如权利要求1所述的填充方法，其特征在于所述硅外延层只在所述沟槽底部暴露 出的硅区域生长，所述氮化层上不生长硅外延层。
8.如权利要求1所述的填充方法，其特征在于所述硅外延层高温氧化后，所述氧化硅 层的厚度小于所述沟槽深度。
9.如权利要求1所述的填充方法，其特征在于所述第二绝缘层采用高密度等离子化 学气相沉积、低压化学气相沉积、常压亚常压化学气相沉积、等离子化学气相沉积方法中的 任意一种来形成。
10.如权利要求1所述的填充方法，其特征在于用化学机械研磨使第二绝缘层平坦 化，并使用湿法刻蚀去除硅片上表面的氮化层和氧化层。
全文摘要
本发明公开了一种高深宽比沟槽隔离区的填充方法，包括如下步骤在硅基片或硅外延层上形成沟槽；在所述沟槽表面依次形成氧化层、氮化层；用选择性刻蚀去除沟槽底部的氮化层和氧化层，暴露出沟槽底部的硅；用选择性硅外延工艺方法在沟槽底部生长一定厚度的硅外延层；对所述硅外延层进行高温氧化，使其转化为氧化硅层；在所述氧化硅层上沉积绝缘层。本发明能使填充后的沟槽隔离区内不产生孔隙和接缝，沟槽隔离区具有良好的隔离性能。
文档编号H01L21/762GK102054736SQ200910201730
公开日2011年5月11日 申请日期2009年10月28日 优先权日2009年10月28日
发明者刘继全 申请人:上海华虹Nec电子有限公司