专利名称：一种金属硅化物埋层的结构及其形成方法
技术领域：
本发明属于微电子技术领域，具体涉及一种半导体器件的埋层结构，特别涉及一
种金属硅化物埋层的结构，本发明还涉及该种金属硅化物埋层结构的形成方法，。
背景技术：
近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的 发展按比例逐步縮小，基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的 速度增长。现在，集成电路的研究与应用已经进入了片上系统(S0C)时代。单芯片的集成 度和操作频率越来越高，集成度已经达到了每芯片有数量级上亿的晶体管，并且还在不断 提高，这就导致了器件的特征尺寸不断减小。可是随着半导体器件的尺寸越来越小，MOS晶 体管的沟道长度也在不断的縮短，当M0S晶体管的沟道长度变得非常短时，短沟道效应在 所有的标准金属氧化物半导体场效应晶体管(M0SFET)中都是常见的，它使晶体管的漏电 流上升、阈值电压降低。 如今的集成电路器件技术已经处于向30纳米过渡的阶段。随着栅极长度和沟道 长度的縮小，M0S管的栅极对沟道的控制也越来越差，从而导致源漏极间漏电流迅速上升， 各种短沟道效应也更加严重。在30纳米以下，有必要使用新的器件结构来提高栅极对沟道 的控制，以获得较小的漏电流，降低芯片功耗。为解决这些问题，三维的器件结构已成为研 究的热点，如FinFET和环栅器件可以提高栅极对沟道的控制，相比传统的两维平面型器件 结构具有更好的縮微能力。但是三维的器件结构并不能从根本上解决沟道长度随着器件面 积縮小而减少以及与之相关的其它问题。 为此，竖直沟道晶体管被提了出来，竖直沟道晶体管可以在不增加水平方向器件 面积的同时，增加沟道长度，因此它可以从根本上解决随着器件的縮微而产生的各种短沟 道效应。但是，竖直沟道晶体管的制备工艺复杂，还有很多关键工艺如埋层式电极的形成和 分离以及器件之间的互联等需要突破。
发明内容
本发明的目的在于提出一种半导体器件的埋层结构，该埋层结构可以通过简单的 工艺过程来形成，而且，该埋层结构不但可以用做竖直沟道晶体管的埋层源极或漏极的电 极，还可以用来形成器件之间的互联。 本发明提出的金属硅化物埋层的结构，包括至少一个半导体衬底和一层置于该半 导体衬底内部的金属硅化物埋层。所述的半导体衬底为单晶硅、多晶硅或者绝缘体上硅 (SOI)。所述的金属硅化物是硅化钛、硅化钴、硅化镍或硅化铂，或者是它们之中几种的混合 物。所述的金属硅化物埋层在水平方向上可以是间断不连续的埋层，也可以是连续不间断 的埋层，当它为间断不连续的埋层时，它可以用做竖直沟道晶体管的埋层源极或漏极的电 极；当它为连续不间断的埋层时，它可以用来形成器件之间的互联，特别适合于用来形成竖 直沟道器件阵列之间的互联。
3
本发明还提供一种金属硅化物埋层结构的形成方法，该方法包括下列步骤
提供一个半导体集成电路衬底；
在所述衬底上淀积一层绝缘介质； 对绝缘介质和衬底进行刻蚀形成一个或多个开口结构；形成一层刻蚀阻挡层； 对刻蚀阻挡层进行刻蚀以露出用于形成硅化物的硅区； 淀积一层金属层并退火，使之与所述硅区中的硅形成金属硅化物； 去除残留的金属。 其中，所述的绝缘介质为Si02、 Si3N4或者它们之间相混合的绝缘材料；所述的刻 蚀阻挡层由Si02、 Si3N4或者它们之间相混合的绝缘材料构成；所述的金属层为钛、钴、镍、 铂或者是它们之间的混合物。金属硅化物在形成时会向各个方向扩展，这样在水平方向上 就可以连接成一个连续不间断的金属硅化物埋层，可以用来形成竖直沟道晶体管之间的互 联；如果金属硅化物在扩展时，各个窗口的金属硅化物没有连接起来而形成间断不连续的 埋层，则可以用做竖直沟道晶体管的埋层源极或漏极的电极。 本发明提供的埋层结构，形成工艺简单，而且该埋层结构不但可以用做竖直沟道 晶体管的埋层源极或漏极的电极，还可以用来形成器件之间的互联。 本发明还提供一种集成电路芯片，该芯片上至少包含一个上述的金属硅化物埋层 结构。
图1为本发明一个实例中在衬底上淀积绝缘介质和光阻层后的截面图。 图2为继图1后对光阻层、绝缘介质和衬底进行刻蚀形成开口结构后的截面图。 图3为继图2后去除剩余的光阻层并形成一层刻蚀阻挡层，然后对所述的刻蚀阻
挡层进行刻蚀后的截面图。 图4为继图3后形成一层金属层后的截面图。 图5为继图4后利用退火技术形成间断不连续的金属硅化物层后的截面图。
图6为继图4后利用退火技术形成连续不间断的金属硅化物层后的截面图。
具体实施例方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便 说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的 反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特 别是组成结构之间的上下和相邻关系。 参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅 限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得 到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是 示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬 底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
如图l，提供一个半导体集成电路衬底100，然后形成薄膜101和薄膜102。衬底 100为单晶硅、多晶硅或者绝缘体上硅(SOI)。薄膜101为绝缘介质，可以为Si02、 Si3N4或者它们之间相混合的绝缘材料。薄膜102为光阻层。 如图2，对薄膜102、薄膜101和衬底100进行各向异性刻蚀形成开口 201 、202、203 和204。 去除剩余的薄膜102，然后淀积形成一层薄膜103，并对薄膜103进行各向异性刻 蚀从而在开口底部露出用于形成硅化物的硅区，如图3。 值得说明的是，在上述的开口形成过程中，在薄膜101刻蚀完成之后，也可以先除 去薄膜102，然后利用薄膜101作为硬掩膜层对衬底IOO进行各向异性刻蚀从而在衬底中形 成开口 201、202、203和204。 如图4，淀积形成一层金属层104，金属层104为钛、钴、镍或钼，或者是它们之中几 种的混合物。 利用退火技术形成金属硅化物，然后去除剩余的金属。退火时，金属和硅反应形成 金属硅化物，而金属和绝缘层不发生反应或仅发生微弱的反应。当形成的金属硅化物的厚 度较薄或开口之间的硅的宽度较大时，金属硅化物在水平方向上形成间断不连续的金属硅 化物层，如图5中的105a、 105b、 105c和105d所示；当形成的金属硅化物的厚度较厚或开口 之间的硅的宽度较小时，金属硅化物在水平方向上形成连续不间断的金属硅化物层，如图6 中的106所示。为了更容易地形成连续不间断的金属硅化物层，也可以在图3所示的在开 口底部露出硅区之后进行各向同性地对硅的刻蚀，从而进一步縮小开口之间暴露出来的硅 的宽度。 当形成的金属硅化物层为间断不连续时，它可以用做竖直沟道晶体管的埋层源极 或漏极的电极；当形成的金属硅化物层为连续不间断时，它可以用来形成器件之间的互联， 特别适合于用来形成竖直沟道器件阵列之间的互联。 如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的 实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体 实例。
权利要求
一种金属硅化物埋层结构，其特征在于，该埋层结构包括至少一个半导体衬底和一层置于该半导体衬底内部的金属硅化物埋层。
2. 根据权利要求1所述的结构，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者 绝缘体上硅。
3. 根据权利要求1所述的结构，其特征在于，所述的金属硅化物是硅化钛、硅化钴、硅 化镍或硅化铂，或者是它们之中几种的混合物。
4. 根据权利要求1所述的结构，其特征在于，所述的金属硅化物埋层在水平方向上是 间断不连续的埋层，或者是连续不间断的埋层。
5. —种金属硅化物埋层的形成方法，其特征在于，该方法包括下列步骤 提供一个半导体集成电路衬底； 在所述衬底上淀积一层绝缘介质；对绝缘介质和衬底进行刻蚀形成一个或多个开口结构； 形成一层刻蚀阻挡层；对刻蚀阻挡层进行刻蚀以露出用于形成金属硅化物的硅区； 淀积一层金属层并退火，使之与所述硅区中的硅形成金属硅化物； 去除残留的金属。
6. 根据权利要求5所述的方法，其特征在于，所述的绝缘介质为Si02、Si3N4或者它们之 间相混合的绝缘材料。
7. 根据权利要求5所述的方法，其特征在于，所述的刻蚀阻挡层由Si(^、Si3N4或者它们 之间相混合的绝缘材料构成。
8. 根据权利要求5所述的方法，其特征在于，所述的金属层为钛、钴、镍或铂，或者是它 们之中几种的混合物。
9. 根据权利要求5所述的方法，其特征在于，金属硅化物在形成时向各个方向扩展，在 水平方向上连接成一个连续不间断的金属硅化物层；或者在水平方向上形成一个间断不连 续的金属硅化物层。
10. —种集成电路芯片，其特征在于，该芯片上至少有一个半导体器件中含有如权利要 求1所述的金属硅化物埋层结构。
全文摘要
本发明属于微电子技术领域，具体公开了一种金属硅化物埋层的结构及其形成方法。该埋层结构包括至少一个半导体衬底和一层置于该半导体衬底内部的金属硅化物埋层。该金属硅化物埋层可以用做竖直沟道晶体管的埋层源极或漏极的电极，也可以用来形成器件之间的互联，特别适合于用来形成竖直沟道器件阵列之间的互联。本发明提出的金属硅化物埋层采用自对准的工艺形成，方法简单，可以提高半导体芯片的性能。
文档编号H01L21/02GK101752408SQ200910201268
公开日2010年6月23日 申请日期2009年12月17日 优先权日2009年12月17日
发明者吴东平, 张世理 申请人:复旦大学