专利名称：具有绝缘埋层的混合晶向应变硅衬底制备方法
具有绝缘埋层的混合晶向应变硅衬底制备方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种具有绝缘埋层的混合晶向应变硅衬
底制备方法。背景技术：
在目前的半导体技术中，CMOS电路主要是制作在具有(100)晶面的硅衬底上， 这是因为在(100)晶面上具有小的氧化物-界面电荷密度以及最高的电子迁移率。但 是，空穴的迁移率在(100)晶片上仅仅约为相应电子迁移率的1/4-1/2，这就使得在(100) 晶片上制备的pMOSFETs的驱动电流约为nMOSFETs的一半，虽然传统上使用更大的 pMOSFETs可以来平衡nMOSFETs，实际上这增大了栅和寄生电容。有报道称在(100)衬 底通过将沟道方向从〈10转移至〈00晶向可以改善pFET的性能，但是更多的工作主 要是集中在改变表面晶向的努力上，比如采用(110)或者(111)衬底可以带来更多的空穴 迁移率的提升。人们发现空穴迁移率在(110)晶片的<110>晶向上具有最大值，该值是 空穴在(100)晶片上的迁移率的两倍以上。也就是说，相同尺寸的制备在(110)晶片上的 pFET将比制备在(100)晶片上的pFET获得更大的驱动电流。但是，即使在不考虑沟道 方向的情况下，该晶面方向完全不适用于制造nFET。 综上，(110)晶面是最适合用于制备pFET，因其具有最大的空穴迁移率，但是 该晶向完全不适合于制备nFET。相反地，(100)晶向因其具有最大的电子迁移率而特别 适合于制备nFET。从以上观点来看，有必要在具有不同晶向的衬底之上制备一种集成器 件，以针对特定的器件提供最优的性能，此即为混合晶向技术。该技术基于衬底和沟道 晶向的优化来提升载流子的迁移率从而达到提升器件性能的目的，即通过在(110)区域制 备pFET在(100)区域制备nFET以实现器件性能的提升。 目前，混合晶向技术是制备在SOI衬底之上，该技术所制备的器件是SOI和体 硅器件的混合， 一部分有源区的下面有绝缘埋层，而另一些有源区的下面同衬底是联通 的，这就给器件模型设计、版图设计以及寄生参数提取等带来很大的困难，并且使得制 备工艺复杂。
发明内容
本发明所要解决的技术问题是，提供一种具有绝缘埋层的混合晶向应变硅衬底 制备方法，能够保证所有的器件层的下方都有绝缘埋层，以实现器件层和衬底之间的介 质隔离，并能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶 格的弛豫，导致应变特性丧失。 为了解决上述问题，本发明提供了一种具有绝缘埋层的混合晶向应变硅衬底制 备方法，包括如下步骤提供一半导体衬底，所述半导体衬底包括第一锗硅层与支撑衬 底，所述第一锗硅层具有第一晶向，支撑衬底具有第二晶向；在第一锗硅层中形成生长 窗口，所述生长窗口贯穿至下方的支撑衬底；在生长窗口侧壁的表面形成侧墙；在生长窗口中外延生长第二锗硅层，所述第二锗硅层与支撑衬底具有相同的第二晶向；抛光第 一与第二锗硅层，使第一锗硅层与第二锗硅层的表面处于同一平面；注入氧离子至半导 体衬底中并退火，以形成连续的绝缘埋层；在第一锗硅层表面生长具有第一晶向的第一 应变硅层，并在第二锗硅层表面生长具有第二晶向的第二应变硅层。 作为可选的技术方案，所述半导体衬底中进一步包括隔离层，所述隔离层设置 于支撑衬底与第一锗硅层之间。所述隔离层和侧墙的材料为非晶体；所述隔离层和侧墙 的材料为绝缘材料。 作为可选的技术方案，所述隔离层和侧墙的厚度大于20nm，以确保实现降低晶 格失配应力和实现电学隔离的技术效果。 作为可选的技术方案，在所述半导体衬底包括隔离层的情况下，在第二锗硅层 的下方注入氧离子以形成绝缘埋层，氧离子的注入位置与隔离层的位置水平，以保证形 成的绝缘埋层能够和隔离层连成一体。 作为可选的技术方案，所述第一锗硅层的厚度大于100nm，以保证后续步骤中
能够满足抛光以及生长应变硅等工艺步骤中对第一锗硅层厚度的要求。 作为可选的技术方案，所述第一晶向为(IOO)晶向，第二晶向为(110)晶向，或
者第一晶向为(110)晶向而第二晶向为(100)晶向。 作为可选的技术方案，所述方法进一步包括如下步骤在第一应变硅层与第二 应变硅层的界面处形成沟槽；在沟槽中填充非晶材料，以形成浅沟槽隔离结构。
本发明的优点在于，采用先外延锗硅层再注入氧离子的工艺，保证了所有的器 件层的下方都有绝缘埋层，以实现器件层和衬底之间的介质隔离。并且应变硅层生长完 毕后无需再进行抛光、外延以及键合等工艺，能够保持应变硅的应变程度，避免其在后 续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。
附图1所示是本发明所述具体实施方式
的实施步骤示意图。
附图2与附图7至附图15所示是本发明所述具体实施方式
的工艺示意图；
附图3所示是附图1中步骤S10中所述半导体衬底100的一种制备方法的实施步 骤示意图； 附图4至附图6所示附图3所示方法的工艺示意图。
具体实施方式
下面结合附图对本发明提供的具有绝缘埋层的混合晶向应变硅衬底制备方法的具体实施方式
做详细说明。 附图l所示是本发明所述具体实施方式
的实施步骤示意图，包括步骤SIO，提 供一半导体衬底，所述半导体衬底包括第一锗硅层与支撑衬底，所述第一锗硅层具有第 一晶向，支撑衬底具有第二晶向；步骤Sll，在第一锗硅层中形成生长窗口，所述生长 窗口贯穿至下方的支撑衬底；步骤S12，在生长窗口侧壁的表面形成侧墙；步骤S13，在 生长窗口中外延生长第二锗硅层，所述第二锗硅层与支撑衬底具有相同的第二晶向；步 骤S14，抛光第一与第二锗硅层，使第一锗硅层与第二锗硅层的表面处于同一平面；步骤S15，注入氧离子至半导体衬底中并退火，以形成连续的绝缘埋层；步骤S16，在第一 与第二锗硅层表面生长具有第一晶向的第一应变硅层与具有第二晶向的第二应变硅层； 步骤S17，在第一应变硅层与第二应变硅层的界面处形成沟槽；步骤S18，在沟槽中填充 非晶材料，以形成浅沟槽隔离结构。 附图2所示，参考步骤SIO，提供一半导体衬底100，所述半导体衬底100包括 第一锗硅层101与支撑衬底103，所述第一锗硅层101具有第一晶向，支撑衬底103具有 第二晶向。 所述第一锗硅层101的厚度大于100nm，以保证后续步骤中能够满足抛光以及生 长应变硅等工艺步骤中对第一锗硅层101厚度的要求。 本具体实施方式
中，所述半导体衬底中还可以进一步包括隔离层102，所述隔离 层102设置于支撑衬底103与第一锗硅层101之间。所述隔离层102的材料优选为非晶 体。由于支撑衬底103与第一锗硅层101之间具有不同的晶向，因此置隔离层102的目的 在于降低两者晶格之间的相互作用力，避免由于晶格之间的失配应力作用而产生位错。 所述隔离层102采用非晶体，可以避免隔离层102进一步与支撑衬底103或者与第一锗硅 层101之间产生晶格失配应力，因此是一种优选方案。 所述隔离层102材料优选为绝缘材料，原因在于绝缘材料还能够提高表面用于 生长器件的各层与支撑衬底103之间的电学隔离效果。 基于上述原因，所述隔离层102的厚度优选大于20nm，以确保其实现降低晶格 失配应力和实现电学隔离的技术效果。 以上所述的半导体衬底100包括第一锗硅层101和支撑衬底103，由于第一锗硅 层101与支撑衬底103不是同一晶向，因此不能够采用在支撑衬底103的表面直接外延第 一锗硅层101的工艺获得所述半导体衬底100。 附图3所示是一种可选的形成半导体衬底100的方法的实施步骤示意图，附图4 至附图6所示是该方法的工艺示意图。所述方法包括步骤SAIO，并参考附图4，在另 一具有第一晶向的外延衬底110的表面生长第一锗硅层101 ;步骤SAll，并参考附图5， 将外延衬底110的第一锗硅层101与支撑衬底103键合，支撑衬底103表面设置有隔离层 102;步骤SA12，并参考附图6，将第一晶向的外延衬底110除去，可以选用选择性腐蚀 等常见工艺。 以上是一种可选的制备半导体衬底100的方法，在其他的实施方式中还可以选 择其他工艺或者对上述工艺进行改进，例如在步骤SAll的键合之前预先在第一锗硅层 101中注入一层氢离子，键合之后再通过退火进行剥离等。 附图7所示，参考步骤Sll，在第一锗硅层101中形成生长窗口，此处以窗口 111、 112与113表示，所述生长窗口贯穿至下方的支撑衬底103。 由于本具体实施方式
中的衬底103与第一锗硅层101之间进一步包括隔离层 102，因此所述生长窗口 111、 112以及113贯穿第一锗硅层101与隔离层102，从而能够 使支撑衬底103暴露出来。 附图8与附图9所示，参考步骤S12，在生长窗口lll、 112与113侧壁的表面 形成侧墙121 126。本具体实施方式
采用优选的技术方案，进一步在第一锗硅层101的 表面形成介质层120。
此步骤可以采用本领域内常见的形成侧墙的步骤。首先参考附图8，在生长窗口 111、 112与113以及第一锗硅层101的表面覆盖一层介质层120，再参考附图9，采用干 法刻蚀的方法由上至下刻蚀介质层120，露出支撑衬底103。该步骤中，优选的方案是只 将覆盖支撑衬底103的介质层120除去，而保留覆盖第一锗硅层101的介质层，以保证在 后续生长第二锗硅层的步骤中，避免在第一锗硅层101的表面也发生继续生长的现象， 尽量避免第一锗硅层101与第二锗硅层之间的相互影响。 由于侧壁位置的介质层120是从侧壁横向生长出来的，因此在由上至下的刻蚀 步骤中能够得以保留。以上工艺是一种常见的侧墙工艺，在其他的具体实施方式
中，也 可以选择其他的本领域内常见工艺，都应视为不超出本发明的保护范围。
所述侧墙的材料优选为非晶体，并优选为氧化硅或者氮化硅。非晶体在生长中 不会受到衬底晶向的影响，可以认为其向各个方向的生长是均匀的，以此才能够才侧壁 处不仅有从衬底向上的纵向生长，也有从侧壁位置的横向生长，从而通过刻蚀获得侧墙 121 126。并且，在后续步骤中，所述窗口lll、 112和113之中会进一步生长具有第 二晶向的第二锗硅层，因此侧墙121 126能够降低第二锗硅层与第一锗硅层101之间的 晶格失配应力。非晶材料可以进一步避免侧墙121 126与第一和第二锗硅层之间产生 额外的晶格失配应力，因此是优选的技术方案。上述机理与隔离层102选用非晶材料的 原因是类似的。 所述侧墙121 126的材料优选为绝缘材料，其优点在于能够对第一锗硅层101 和后续生长的第二锗硅层之间实现电学隔离。 基于上述原因，所述侧墙121 126的厚度优选大于20nm，以确保其实现降低 晶格失配应力和实现电学隔离的技术效果。 附图10所示，参考步骤S13，在生长窗口中外延生长第二锗硅层130，所述第二 锗硅层130与支撑衬底103具有相同的第二晶向。 此步骤中可以采用任何常见的外延工艺生长第二锗硅层130，由于支撑衬底103 是暴露出来的，因此所述第二锗硅层130的晶向必然与支撑衬底103的晶向相同。
由于本具体实施方式
中第一锗硅层101的表面形成了介质层120，因此本步骤中 只会在支撑衬底103的表面生长第二锗硅层130，而不会影响到第一锗硅层101的状态。 在生长时间足够长的情况下，在窗口中的第二锗硅层130能够在介质层120的上方相互连
成一体，如附图io所示。 附图11所示，参考步骤S14，抛光第一锗硅层101与第二锗硅层130，使第一锗 硅层101与第二锗硅层130的表面处于同一平面。 无论第二锗硅层130是否连成一体，本步骤中抛光的结果都是使第一锗硅层101 与第二锗硅层130的表面暴露出来并且处于同一平面上。 附图12所示，参考步骤S15，注入氧离子并退火，以形成连续的绝缘埋层140。
该步骤采用本领域内常见的隔离氧注入工艺，并根据所需深度调整注入的能量 与剂量。 如果位于第一锗硅层101下方的隔离层102的材料为绝缘材料，可以只在第二锗 硅层130的下方注入氧离子以形成绝缘埋层，氧离子的注入位置与隔离层的位置水平， 以保证形成的绝缘埋层能够和隔离层102连成一体。
如果位于第一锗硅层101下方的隔离层102的材料不是绝缘材料，或者根本未设 置隔离层102，则需要在第一锗硅层101与第二锗硅层130的下方都注入氧离子，以形成 连续的绝缘埋层140。 在第一锗硅层101下方的隔离层102的材料为绝缘材料的情况下，为了保证绝缘 埋层140的完整性，也可以在第一锗硅层101与第二锗硅层130的下方都注入氧离子，注 入深度与隔离层的水平位置不同，以避免隔离层102对绝缘埋层的形成产生影响，进而 退火形成连续的绝缘埋层140。 附图13所示，参考步骤S16，在第一锗硅层101与第二锗硅层130表面生长具 有第一晶向的第一应变硅层151与具有第二晶向的第二应变硅层152。
具体的说，是在在第一锗硅层101表面生长具有第一晶向的第一应变硅层151， 并在第二锗硅层130表面生长具有第二晶向的第二应变硅层152。 本具体实施方式
，已经预先制备了具有两种不同晶向的材料作为应变硅生长的 "籽晶层"，即采用上述已经生长了第一锗硅层101与第二锗硅层130的衬底进行混合晶 向应变硅的生长，其优点在于应变硅层151与152生长完毕后无需再进行抛光、外延以及 键合等工艺，能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生 晶格的弛豫，导致应变特性丧失。 附图14与附图15所示，参考步骤S17与S18，在第一应变硅层101与第二应变 硅层130的界面处形成沟槽，并在沟槽中填充非晶材料，以形成浅沟槽隔离结构。
以上步骤为形成浅沟槽隔离的典型工艺，此处不再赘述。 以上步骤S17与S18为可选步骤，由于第一应变硅层与第二应变硅层之间并无介 质隔离，因此上述步骤形成浅沟槽隔离，并与侧墙121 126相互连接，能够进一步确保 具有不同晶向的第一应变硅层与第二应变硅层之间充分隔离。 如果考虑到制作浅沟槽隔离结构容易导致应变特性的丧失，也可以选用局部氧 化物隔离等其他电学隔离手段。或者不再制备衬底的工艺中采取介质隔离，而是在制作 器件的工艺中采用PN结隔离的手段。 本具体实施方式
中，所述第一晶向为(100)晶向，第二晶向为(110)晶向，或者 第一晶向为(110)晶向而第二晶向为(100)晶向。上述两种晶向分别用于制备N型和P型 MOSFET，可以获得最大的载流子迁移率。在其他的具体实施方式
中，为了满足器件对 晶向的特殊需求，也可以选用其他的晶向，例如(lll)等。 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术 人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也 应视为本发明的保护范围。
权利要求
一种具有绝缘埋层的混合晶向应变硅衬底制备方法，其特征在于，包括如下步骤提供一半导体衬底，所述半导体衬底包括第一锗硅层与支撑衬底，所述第一锗硅层具有第一晶向，支撑衬底具有第二晶向；在第一锗硅层中形成生长窗口，所述生长窗口贯穿至下方的支撑衬底；在生长窗口侧壁的表面形成侧墙；在生长窗口中外延生长第二锗硅层，所述第二锗硅层与支撑衬底具有相同的第二晶向；抛光第一与第二锗硅层，使第一锗硅层与第二锗硅层的表面处于同一平面；注入氧离子至半导体衬底中并退火，以形成连续的绝缘埋层；在第一锗硅层表面生长具有第一晶向的第一应变硅层，并在第二锗硅层表面生长具有第二晶向的第二应变硅层。
2. 根据权利要求1所述的具有绝缘埋层的混合晶向应变硅衬底制备方法，其特征在 于，所述半导体衬底中进一步包括隔离层，所述隔离层设置于支撑衬底与第一锗硅层之 间。
3. 根据权利要求2所述的具有绝缘埋层的混合晶向应变硅衬底制备方法，其特征在 于，所述隔离层和侧墙的材料为非晶体。
4. 根据权利要求2所述的具有绝缘埋层的混合晶向应变硅衬底制备方法，其特征在 于，所述隔离层和侧墙的材料为绝缘材料。
5. 根据权利要求2至4任意一项所述的具有绝缘埋层的混合晶向应变硅衬底制备方 法，其特征在于，所述隔离层和侧墙的厚度大于20nm。
6. 根据权利要求2所述的具有绝缘埋层的混合晶向应变硅衬底制备方法，其特征在 于，在第二锗硅层的下方注入氧离子以形成绝缘埋层，氧离子的注入位置与隔离层的位 置水平，以保证形成的绝缘埋层能够和隔离层连成一体。
7. 根据权利要求1所述的具有绝缘埋层的混合晶向应变硅衬底制备方法，其特征在 于，所述第一锗硅层的厚度大于100nm。
8. 根据权利要求1所述的具有绝缘埋层的混合晶向应变硅衬底制备方法，其特征在 于，所述第一晶向为(100)晶向，第二晶向为(110)晶向，或者第一晶向为(110)晶向而第 二晶向为(IOO)晶向。
9. 根据权利要求1所述的具有绝缘埋层的混合晶向应变硅衬底制备方法，其特征在 于，进一步包括如下步骤在第一应变硅层与第二应变硅层的界面处形成沟槽； 在沟槽中填充非晶材料，以形成浅沟槽隔离结构。
全文摘要
一种具有绝缘埋层的混合晶向应变硅衬底制备方法，包括如下步骤提供一半导体衬底，所述半导体衬底包括第一锗硅层与支撑衬底，所述第一锗硅层具有第一晶向，支撑衬底具有第二晶向；在第一锗硅层中形成生长窗口；在生长窗口侧壁的表面形成侧墙；在生长窗口中外延生长第二锗硅层；抛光第一与第二锗硅层；注入氧离子至半导体衬底中并退火；在第一与第二锗硅层表面生长具有第一应变硅层与第二应变硅层。本发明的优点在于，保证了所有的器件层的下方都有绝缘埋层，以实现器件层和衬底之间的介质隔离。并且能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。
文档编号H01L21/762GK101692436SQ20091019707
公开日2010年4月7日 申请日期2009年10月13日 优先权日2009年10月13日
发明者张苗, 李显元, 林成鲁, 王曦, 王湘, 魏星 申请人:上海新傲科技股份有限公司;中国科学院上海微系统与信息技术研究所