显示驱动装置、显示模块封装、显示屏模块以及电视机的利记博彩app

专利名称：显示驱动装置、显示模块封装、显示屏模块以及电视机的利记博彩app
技术领域：
本发明涉及显示驱动装置、显示模块封装、显示屏模块以及电视机，
尤其涉及显示驱动装置，其以预先设定的周期为单位，按照包含n个像素 数据的一行的显示数据，将n个驱动信号输出到n个显示输出端子，该n 个驱动信号分别驱动屏电极。
背景技术：
近年来，PDP(等离子显示屏)作为薄型、大画面且高清晰的显示屏引人 注目。PDP具备被配置为矩阵状的多个放电单元，以作为像素。PDP利用 放电单元放电时产生的发光来显示图像。
一般的AC(交流)型PDP具有多个显示电极和多个数据电极，该显示 电极被配置为平行状态，该数据电极在与这些显示电极正交的状态下被配 置。PDP的显示驱动装置驱动这些数据电极，也就是，将电容负荷作为驱 动对象。
随着PDP的大画面化、高清晰化以及高亮度化进展，驱动PDP的显 示驱动装置越来越需要多输出化、低EMI化以及低电力化。因此，驱动数 据电极时的消耗电力、因驱动而引起的发热的抑制，以及因数据变化而引 起的EMI噪声的降低显得越来越重要。
若在两个数据电极之间被施加不同的电位，则电极之间起作为一个电 容的作用。也就是，发生电容负荷。在驱动电容负荷时，显示驱动装置的 消耗电力增多。对此，作为降低显示驱动装置的消耗电力的以往的技术， 专利文献1所述的显示驱动装置众所周知。
专利文献1所述的显示驱动装置，将显示数据转换为规定的电压电平， 并输出到与数据电极连接的显示输出端子。专利文献1所述的显示驱动装 置，通过采用两步骤的电压驱动方法，从而能够降低驱动电力。
专利文献1所述的显示驱动装置，具备浮动状态的共同浮动电位线，
5该浮动状态的共同浮动电位线，通过选择开关以有线"或"连接方式来与 多个显示输出端子连接。
专利文献1所述的显示驱动装置，检测在显示数据切换前后的电压电 平的变化。专利文献1所述的显示驱动装置，使电压电平发生变化的显示 输出端子，在规定的时序(为了切换显示数据而在屏幕上不显示的期间内)
暂时变为高阻抗(Hi—Z)，并且，控制选择开关，以使该显示输出端子与浮 动电位线连接。根据该控制，因显示数据的切换而数据发生变化的所有的 显示输出端子，显示输出暂时被遮断，并与共同浮动电位线连接。
据此，由于电压电平发生变化的显示输出端子处于短路状态，因此所 蓄积的电容负荷移动在紧前输出了 H(高)电平或L(低)电平的显示输出端子 之间。据此，根据H电平的显示输出端子和L电平的显示输出端子的数量 的平衡，浮动状态的共同浮动电位线稳定在某个电位。
例如，对于电压电平发生变化的多个显示输出端子，在H电平的显示 输出端子和L电平的显示输出端子的数量相同的情况下，共同浮动电位线 成为VDD/2(VDD是显示输出端子的H电平电位)为佳。因此，显示驱动装 置，从VDD/2驱动到GND或VDD即可。据此，专利文献1所述的显示 驱动装置，能够降低驱动电力。
并且，专利文献2所述的技术是，降低显示数据发生变化时的EMI的 以往的技术。
专利文献2的技术，将显示一行的像素数据的多个数据电极分割为多 个数据电极群，在分割的数据电极群之间依次错开显示输出的时序。据此， 专利文献2的技术，能够以群为单位来分割数据同时发生变化的数量，因 此能够降低峰电流。据此，专利文献2的技术，能够抑制EMI的发生。
但是，在专利文献1的显示驱动装置中，共同浮动电位线的电位，因 显示数据的模式而变动。例如，在显示数据切换时所有的输出端子从H电 平变为L电平的情况下，专利文献1的显示驱动装置，不能减少消耗电力。 也就是，专利文献1的显示驱动装置，依赖于显示数据的模式，因此存在 不能充分地减少消耗电力的情况。
并且，专利文献2的显示驱动装置，虽然能够降低峰电流来抑制EMI， 但是没有减少消耗电流的效果。并且，优选的是，与专利文献2的显示驱动装置相比，更能够抑制EMI。
专利文献1 :美国特许第7116137号说明书 专利文献2:日本国特许第2953342号公报

发明内容
于是，本发明的目的在于提供显示驱动装置、显示模块封装、显示屏 模块以及电视机，能够降低消耗电力，并且能够抑制EMI。
为了实现所述目的，本发明涉及的显示驱动装置，以预先设定的周期 为单位，按照一行的显示数据中包含的n个像素数据，将n个驱动信号输 出到n个显示输出端子，该n个驱动信号分别驱动屏电极，n为2以上的 整数，所述显示驱动装置，包括n个电平移位单元，与所述n个像素数 据以及所述n个显示输出端子一一对应，并将对应的像素数据的电压电平 移位，从而输出第一电位或第二电位；步进电位供应单元，供应所述第一 电位和所述第二电位之间的步进电位；变化判断单元，判断所述n个像素 数据的每一个相对于前一个周期的像素数据是否发生了变化；延迟单元， 与所述n个显示输出端子一一对应，并根据与所述周期同步的水平同步信 号，生成n个时序信号，该n个时序信号的变化的时序分别不同；以及控 制单元，进行以下控制在各个所述周期中包含的第一期间内，将所述步 进电位供应单元所供应的步进电位供应到与所述变化判断单元判断为发生 了变化的像素数据相对应的显示输出端子；在该周期中包含的、且所述第 一期间之后的、且基于对应的所述时序信号的变化的时序的、所述显示输 出端子之间分别不同的第二期间内，将对应的所述电平移位单元所输出的 第一电位或第二电位供应到与所述变化判断单元判断为发生了变化的像素 数据相对应的显示输出端子。
根据该结构，本发明涉及的显示驱动装置，进行两步骤的电压驱动， 从而将显示输出端子暂时驱动到步进电位后，驱动到第一电位或第二电位 (H电平或L电平)。据此，本发明涉及的显示驱动装置，能够降低消耗电 力。
进而，本发明涉及的显示驱动装置，由于步进电位供应单元供应步进 电位，因此，在第一期间，不依赖于显示数据的模式，而总是相同的电位供应到显示输出端子。据此，与专利文献1所述的技术相比，更能够降低 消耗电力。
进而，本发明涉及的显示驱动装置，以分别不同的时序来驱动n个显 示输出端子。据此，本发明涉及的显示驱动装置，由于能够降低峰电流， 因此能够抑制EMI。
并且，也可以是，所述显示驱动装置，包括n个锁存单元，与所述n 个像素数据一一对应，以基于所述水平同步信号的时序来保持对应的像素 数据，并将保持的像素数据输出；n个第一开关，与所述n个像素数据、n 个电平移位单元以及所述n个显示输出端子一一对应，连接于对应的所述 电平移位单元的输出端子和对应的所述显示输出端子之间；以及n个第二
开关，与所述n个像素数据、所述n个第一开关以及所述n个显示输出端 子一一对应，连接于所述步进电位供应单元的输出端子和对应的所述显示 输出端子之间；所述控制单元，对于与所述变化判断单元判断为发生了变 化的像素数据相对应的所述第一开关以及所述第二开关，在所述第一期间 内，使该第一开关断开、且使该第二开关接通，在基于对应的所述时序信 号的变化的时序的所述第二期间内，使该第二开关断开、且使该第一开关 接通。
并且，也可以是，所述延迟单元，通过对所述水平同步信号给予分别 不同的延迟，从而生成所述n个时序信号；所述控制单元，在基于所述n 个时序信号的变化的时序的、分别不同的所述第一期间内，使所述n个第 一开关断开、且使所述n个第二开关接通。
根据该结构，本发明涉及的显示驱动装置，以分别不同的时序来将n 个显示输出端子从第一电位或第二电位驱动到步进电压，并且，以分别不 同的时序来将n个显示输出端子从步进电压驱动到第一电位或第二电位。 据此，本发明涉及的显示驱动装置，能够将在驱动到步进电压时的峰电流、 以及在从步进电压驱动到第一电位或第二电位时的峰电流一起降低，因此 更能够抑制EMI。
并且，也可以是，所述控制单元，在基于所述水平同步信号的所述变 化的时序的、相同的所述第一期间内，使所述n个第一开关断开、且使所 述n个第二开关接通。并且，也可以是，所述控制单元，包括第一控制单元，根据所述水平
同步信号，生成第一信号、和使所述n个第二开关接通或断开的第二信号， 利用该第二信号，在相同的所述第一期间内，使所述n个第二开关接通； 所述延迟单元，通过对所述第一信号给予分别不同的延迟，从而生成变化 的时序分别不同的所述n个时序信号；所述控制单元，还包括第二控制单 元，根据所述n个时序信号，在从分别不同的时刻开始的分别不同的所述 第二期间内，使所述第一开关接通。
根据该结构，本发明涉及的显示驱动装置，n个显示输出端子能够共享 第一控制单元，该第一控制单元控制供应步进电位的第一期间。据此，本 发明涉及的显示驱动装置，能够降低电路规模。
并且，也可以是，所述控制单元，在所述变化判断单元判断为对应的 所述锁存单元所保持的像素数据没有变化的情况下，在所述第一期间以及 所述第二期间内，使对应的所述第二开关断开、且使对应的所述第一开关 接通。
根据该结构，只对像素数据变化的显示输出端子，进行两步骤的电压 驱动。据此，本发明涉及的显示驱动装置，能够高效率地降低消耗电力。
并且，也可以是，所述步进电位是所述第一电位和所述第二电位的中 心的电位。
根据该结构，通过将步进电位作为第一电位与第二电位之间的中心的
电位，从而能够最高效率地降低消耗电力。
并且，也可以是，所述延迟单元，包括串联连接的n—l个延迟元件；
所述n个时序信号，包含所述n—l个延迟元件分别输出的n—l个信号。 根据该结构，能够容易生成变化的时序分别不同的n个时序信号。 并且，也可以是，所述延迟单元，生成与所述n个显示输出端子相对
应的所述n个时序信号，以便按照所述显示输出端子的排列顺序增加延迟。 根据该结构，能够将连接多个延迟元件的布线的面积变小。 并且，可以是，所述延迟单元包括以树型结构来连接的多个延迟元件。 根据该结构，能够减少从输入到输出为止经过的延迟元件的级数。据
此，延迟单元，能够将n个时序信号的累积延迟时间(最大延迟时间)。
并且，也可以是，所述控制单元，不使对应的所述第一开关以及所述
9第二开关同时接通。
根据该结构，本发明涉及的显示驱动装置，能够确实避免数据的瞬间
性的冲突。据此，本发明涉及的显示驱动装置，能够确实降低EMI。 并且，也可以是，所述控制单元，在使所述第一开关接通的情况下，
总是使与该第一开关相对应的所述第二开关断开后，使该第一开关接通，
在使所述第二开关接通的情况下，总是使与该第二开关相对应的所述第一
开关断开后，使该第二开关接通。
而且，本发明，除了可以以这些显示驱动装置来实现以外，还可以以
将显示驱动装置中包含的特征性单元作为步骤的显示驱动方法来实现。并
且，本发明，也可以以包括这些显示驱动装置的显示模块封装、显示屏模
块以及电视机来实现。
如上所述，本发明能够提供显示驱动装置、显示模块封装、显示屏模
块以及电视机，能够降低消耗电力，并且能够抑制EMI。


图1是本发明的实施例1涉及的显示驱动装置的结构图。
图2是示出本发明的实施例1涉及的步进电位供应电路的结构的电路图。
图3是示出本发明的实施例1涉及的显示驱动装置的工作流程的流程图。
图4是示出本发明的实施例1涉及的显示驱动装置的工作的时序图。 图5是示出本发明的实施例1涉及的步进控制电路的结构的电路图。 图6是示出本发明的实施例1涉及的步进控制电路的工作的时序图。 图7是本发明的实施例2涉及的显示驱动装置的结构图。 图8是示出本发明的实施例2涉及的显示驱动装置的工作流程的流程图。
图9是示出本发明的实施例2涉及的显示驱动装置的工作的时序图。 图10是示出本发明的实施例2涉及的第一步进控制电路以及第二步迸 控制电路的结构的电路图。
图11是示出本发明的实施例2涉及的第一步进控制电路以及第二步进控制电路的工作的时序图。
图12是本发明涉及的延迟电路的变形例的结构图。 图13是示出本发明的实施例3涉及的模块封装的结构的平面图。 图14是示出本发明的实施例3涉及的屏模块的结构的平面图。 图15是本发明的实施例3涉及的电视机的结构框图。
具体实施例方式
以下，对于本发明涉及的显示驱动装置的实施例，参照附图进行详细 说明。
(实施例l)
本发明的实施例1涉及的显示驱动装置，针对多个显示输出端子，以 分别不同的时序来进行两步骤的电压驱动。进而，本发明的实施例1涉及 的显示驱动装置，包括供应步进电位的步进电位供应电路。因此，本发明 的实施例1涉及的显示驱动装置，能够降低消耗电力，且能够抑制EMI。
首先，说明本发明的实施例l涉及的显示驱动装置的结构。
图1是本发明的实施例1涉及的显示驱动装置的结构图。
图1示出的显示驱动装置100，以预先设定的周期为单位，取得一水 平行的串行显示数据202中包含的n(n为2以上的整数，例如为192或388 等。)个像素数据，按照取得的n个像素数据，将n个驱动信号输出到n个 显示输出端子190，该n个驱动信号分别驱动PDP的屏电极(数据电极)。
显示驱动装置100包括移位寄存器110、延迟电路120、 n个第一锁存 电路130、 n个变化判断电路140、 n个步进控制电路150、 n个电平移位 电路160、 n个第一开关170、 n个第二开关171、步进电位供应电路180、 以及n个显示输出端子190。
并且，显示驱动装置IOO，从外部输入水平同步信号201、串行显示数 据202以及像素时钟203。
移位寄存器110，利用像素时钟203来取得一水平行的串行显示数据 202，将取得的串行显示数据202并联地输出。
串行显示数据202是，为了驱动PDP的数据电极而从外部串行地输入 的显示数据信号。串行显示数据202包含n个像素数据204， n个像素数
ii据204是每个像素的数据。
移位寄存器110包括n个寄存器111。 n个寄存器111串联连接。n个 寄存器111分别存储并输出n个像素数据204。
像素时钟203是与串行显示数据202同步输入的时钟。像素时钟203 是一种时钟，用于使寄存器111取得串行地输入的像素数据204，并使寄 存器111将取得的像素数据204依次移位到下级的寄存器111。也就是， 像素时钟203是用于使移位寄存器110存储一水平行的串行显示数据202 的时钟。
移位寄存器110，按每个像素时钟203取得串行显示数据202，且将 取得的像素数据204依次移位来存储一水平行的串行显示数据202。
延迟电路120，通过对水平同步信号201给予延迟，从而生成n个锁 存控制信号205，该n个锁存控制信号205的变化的时序分别不同。
水平同步信号201是，按照从外部输入的串行显示数据202的行数据 的每个切换周期(以下，也简单地记载为"周期"。)输入的周期信号。
延迟电路120包括n—1个延迟元件121。 n—1个延迟元件121串联 连接，水平同步信号201和从串联连接的各个延迟元件121输出的n—l 个信号成为n个锁存控制信号205。并且，n—l个延迟元件121的延迟量 分别相同，例如一个延迟元件121的延迟量为0.2n秒左右。而且，也可以 n—l个延迟元件121的延迟量中一个以上的延迟量不同。
并且，多个延迟元件121，对n个锁存控制信号205给予延迟，以便 按照显示输出端子190的排列顺序(例如，图1中的从上往下的方向)延迟量 增大。
而且，如图1示出， 一个显示输出端子190与一个寄存器111、锁存 控制信号205、锁存电路130、变化判断电路140、步进控制电路150、电 平移位电路160、第一开关170以及第二开关171分别相对应。以下设想， 只要没有特别的记载，就示出对于所对应的各个构成要素的工作。并且， 由于与各个显示输出端子190相对应的各个构成要素的结构相同，因此以 下说明与一个显示输出端子190相对应的构成要素，以作为代表。
锁存电路130，以锁存控制信号205发生变化的时序，取得并保持寄 存器111所存储的像素数据204，并输出保持的像素数据206。变化判断电路140，判断锁存电路130所保持的像素数据206，相对 于前一个周期所保持的像素数据206是否发生了变化。变化判断电路140 包括锁存电路141和异或电路142。
锁存电路141保持在前一个周期锁存电路130所保持的像素数据207。 锁存电路141，以锁存控制信号205发生变化的时序，取得并保持从锁存 电路130输出的像素数据206，并输出保持的像素数据207。而且，锁存 电路141，利用以与锁存电路130所输入的锁存控制信号205相同的时序、 或比锁存电路130所输入的锁存控制信号205早的时序来发生变化的信号， 来保持像素数据206即可。
异或电路142，判断锁存电路130所保持的像素数据206、和锁存电 路141所保持的像素数据207是否相同，并将示出判断结果的判断信号208 输出。也就是，异或电路142判断锁存电路130所保持的像素数据206， 是否因行数据的切换而发生了变化。具体而言，异或电路142，在像素数 据206和像素数据207相同的情况下，判断为因行数据的切换而像素数据 206没有变化，在像素数据206和像素数据207不同的情况下，判断为因 行数据的切换而像素数据206发生了变化。
步进控制电路150，根据锁存控制信号205，生成使第一开关170接 通或断开的第一开关控制信号209、和使第二开关171接通或断开的第二 开关控制信号210。.
电平移位电路160包括电平移位器161、 162以及163。
电平移位器161、 162以及163,转换所输入的信号的电压电平，并将 转换后的电压电平的信号输出。例如，移位寄存器IIO、延迟电路120、锁 存电路130、变化判断电路140以及步进控制电路150，以电源电压3V来 工作(L电平为OV， H电平为3V)，电平移位器161、 162以及163，将像 素数据206的逻辑(L电平或H电平)的电压电平移位，从而输出L电平为 0V、 H电平为85V的信号。
电平移位器161，通过将锁存电路130所保持的像素数据206的电压 电平移位，从而输出像素数据211。电平移位器162，通过将第一开关控制 信号209的电压电平移位，从而输出第一开关控制信号212。电平移位器 163，通过将第二开关控制信号210的电压电平移位，从而输出第二开关控制信号213。
步进电位供应电路180，供应VDD/2的步进电位214。在此，VDD 是由电平移位电路160转换后的H电平的电位(例如85V)。
第一开关170，连接于电平移位器161的输出端子和显示输出端子190 之间。
第二开关171，连接于由步进电位供应电路180供应步进电位214的 共同线和显示输出端子190之间。在此，由步进电位供应电路180供应步 进电位214的共同线，与n个第二开关171的全部连接。
例如，第一开关170以及第二开关171是P通道MOSFET(Metal Oxide Semiconductor Field Effect Transistor :金属氧化物半导体场效 应晶体管)。
在变化判断电路140判断为像素数据206发生了变化的情况下，步进 控制电路150进行控制，以便在显示输出端子190之间分别不同的第一期 间内，由步进电位供应电路180供应的步进电位214，被供应到显示输出 端子190。步进控制电路150进行控制，以便在第一期间后的、显示输出 端子190之间分别不同的第二期间内，从电平移位器161输出的H电平或 L电平的电位被供应到显示输出端子190。
具体而言，步进控制电路150，在基于n个锁存控制信号205的变化 的时序的分别不同的第一期间内，使第一开关170断开、且使第二开关171 接通。然后，在基于n个锁存控制信号205的变化的时序的分别不同的第 二期间内，使第二开关171断开、且使第一开关170接通。
据此，步进电位214由步进电位供应电路180暂时被供应到显示输出 端子190。然后，显示输出端子190由电平移位器161驱动到H电平或L 电平的电位。
并且，在变化判断电路140判断为像素数据206没有变化的情况下， 步进控制电路150进行控制，以便在第一期间以及第二期间内，由电平移 位器161输出到显示输出端子190的H电平或L电平的电位被供应到显示 输出端子190。
具体而言，步进控制电路150,在第一期间以及第二期间内，使第二 开关171断开、且使第一开关170接通。据此，在像素数据206没有变化的情况下，步进电位214不被供应到 显示输出端子190,而H电平或L电平的电位由电平移位器161供应到显 示输出端子190。
并且，步进控制电路150，针对n个第一开关170以及第二开关171 的组，在分别不同的第一期间内，使第一开关170断开、且使第二开关171 接通，在分别不同的第二期间内，使第二开关171断开、且使第一开关170 接通。
图2是示出步进电位供应电路180的电路结构的图。 在图2示出的电路结构中，在晶体管T1的门输入时钟信号4)1;在晶 体管T2的门输入时钟信号4> 2，该时钟信号4) 2对于时钟信号4> 1周期相同 且相位错开了180度；在晶体管T3的门输入时钟信号0 3，该时钟信号"J) 3是对于时钟信号4> 2具有2倍的周期的信号的倒相信号；在晶体管T4的 门输入时钟信号4) 4，该时钟信号& 4是时钟信号4> 1的倒相信号，从而生 成VDD/2的步进电位214。
并且，通过利用图2示出的电路结构的步进电位供应电路180，从而. 能够以少的消耗电力来供应VDD/2。
其次，说明显示驱动装置100的工作的概要。 图3是示出显示驱动装置100的工作流程的流程图。 首先，串行显示数据202被存储到移位寄存器110。 其次，以锁存控制信号205的变化的时序，锁存电路130保持寄存器 111所保持的像素数据204，以作为像素数据206(S10D。
变化判断电路140，判断锁存电路130所保持的像素数据206是否发 生了变化(S102)。
在像素数据206发生了变化的情况下(S102的"是")，步进控制电路 150，使第一开关170断开、且使第二开关171接通，以使步进电位214 被供应到显示输出端子190。在此，n个步进控制电路150，根据以分别不 同的时序来变化的锁存控制信号205，以分别不同的时序来开始向显示输 出端子190的步进电位214的供应(S103)。
其次，步进控制电路150，在显示输出端子190的电位成为步进电位 214后，使第二开关171断开、且使第一开关170接通，从而将显示输出
15端子190驱动到H电平或L电平的电位。在此，n个步进控制电路150， 根据以分别不同的时序来变化的锁存控制信号205，以分别不同的时序来 开始将显示输出端子190驱动到H电平或L电平(S104)。
另一方面，在像素数据206没有变化的情况下(S102的"否")，步进 控制电路150，通过使第二开关171断开、且使第一开关170接通，从而 将显示输出端子190驱动到H电平或L电平的电位(S105)。
而且，按照与各个显示输出端子190相对应的每个构成要素进行图3 示出的处理。
以下，说明显示驱动装置100的具体工作例。
图4是示出显示驱动装置100的工作的时序图。
在行数据的切换周期T0，在锁存电路130保持H电平的像素数据206， H电平的电位被输出到显示输出端子190。
在周期Tl,像素数据204为H电平，锁存电路130所保持的像素数 据206不变化。因此，步进控制电路150,在第一期间t0以及第二期间tl， 使第二开关171断开、且使第一开关170接通。据此，显示输出端子190， 维持电平移位器161所供应的H电平(VDD)。
在周期T2,像素数据204为L电平，锁存电路130所保持的像素数 据206从H电平变化到L电平。
因此，步进控制电路150,在第一期间t0，使第一开关170断开、且 使第二开关171接通。据此，在第一期间t0，步进电位214(VDD/2)由步 进电位供应电路180供应到显示输出端子190，从而显示输出端子190的 电位，从H电平(VDD)变化到步进电位214(VDD/2)。
并且，步进控制电路150，在第二期间tl，使第二开关171断开、且 使第一开关170接通。据此，在第二期间tl， L电平(OV)由电平移位器161 供应到显示输出端子190，从而显示输出端子190的电位，从步进电位 214(VDD/2)变化到L电平(OV)。
在周期T3，像素数据204为L电平，锁存电路130所保持的像素数 据206不变化。因此，步进控制电路150，在第一期间t0以及第二期间tl， 使第二开关171断开、且使第一开关170接通。据此，显示输出端子190， 维持电平移位器161所供应的L电平(OV)。在周期T4，像素数据204为H电平，锁存电路130所保持的像素数 据206从L电平变化到H电平。
因此，步进控制电路150，在第一期间t0，使第一开关170断开、且 使第二开关171接通。据此，在第一期间tO，步进电位214(VDD/2)由步 进电位供应电路180供应到显示输出端子190，从而显示输出端子190的 电位，从L电平(OV)变化到步进电位214(VDD/2)。
并且，步进控制电路150，在第二期间tl，使第二开关171断开、且 使第一开关170接通。据此，在第二期间tl， H电平(VDD)由电平移位器 161供应到显示输出端子190，从而显示输出端子190的电位，从步进电 位214(VDD/2)变化到H电平(VDD)。
如此，本发明的实施例1涉及的显示驱动装置100，在像素数据206 发生了变化的情况下，以两步骤来驱动显示输出端子190。据此，显示驱 动装置100能够减少消耗电力。
以下，说明通过两步骤的驱动能够减少消耗电力的原理。
周知的是消耗电力与(工作频率)X(驱动负荷电容)X(驱动电压)2比例。 在此，若工作频率(数据转移周期变化时间)为固定，则消耗电力与(驱动负 荷电容)X(驱动电压)2比例。
若在任意的驱动端子的消耗电力为Pm、总负荷电容为Cm、驱动电压 振幅为Vm，则在不以两步骤来驱动的情况下的消耗电力为Pm a CmX Vm2。
另一方面，若步进电位为Vm的1/2的电位，贝U能够以下述的公式(l) 来示出，在以两步骤(二分割)来驱动的情况下的消耗电力。
Pm a CmX(Vm/2)2 X2(分割驱动次数)
=1/2 X Cm X (Vm) 2 公式(l)
如此，通过以两步骤来驱动，从而能够使消耗电力降低到1/2。
进而，若步进电位为Vm的1/3的电位以及2/3的电位，则能够以下述 的公式(2)来示出，在以三步骤(三分割)来驱动的情况下的消耗电力。
Pm k CmX(Vm/3)2X3
=l/3XCmX(Vm)2公式(2)
同样，若步进电位为将Vm等分成n个的电位，则能够以下述的公式(3)来示出，在以n(n为2以上的整数)步骤(n分割)来驱动的情况下的消耗 电力。
Pm al/nXCmX(Vm)2公式(3)
如此，如上述的公式(3)示出，通过使分割驱动的步骤增多，从而能够 降低消耗电力。
并且，可以知道，将步迸电位变为Vm的中间电位(Vm/2)的情况、和 不变为中间电位的情况相比，即使同样以两步骤来驱动，也如公式(l)示出， 在将步进电位变为Vm的中间电位的情况下更能够降低消耗电力。
进而，在本发明的实施例1涉及的显示驱动装置100中，步进电位214 由步进电位供应电路180供应到显示输出端子190，因此不依赖于串行显 示数据202的模式，而像素数据206发生变化的显示输出端子190，在第 一期间tO，总是成为VDD/2。也就是，本发明的实施例l涉及的显示驱动 装置100，能够不依赖于串行显示数据202的模式，而总是能够供应最高 效率地能够减少消耗电力的步进电位214。因此，本发明的实施例1涉及 的显示驱动装置100，与像专利文献1所述的的显示驱动装置那样的、步 进电位依赖于串行显示数据202的模式的情况相比，更能够确实减少消耗 电流。
并且，在图4中，以虚线来示出，与其它的显示输出端子190相对应 的锁存控制信号205、像素数据206、判断信号208、第一开关控制信号 209、第二开关控制信号210以及显示输出端子190的电位。
如图4示出，与其它的显示输出端子190相对应的锁存控制信号205 的变化的时序，针对以实线来示出的信号，延时由延迟电路120得到的延 迟时间t4。据此，像素数据206、判断信号208、第一开关控制信号209、 第二开关控制信号210以及显示输出端子190的电位的变化的时序，也分 别延时延迟时间t4。
也就是，步进控制电路150，在与第一期间tO延时了延迟时间t4的第 一期间t2，使第一开关170断开、且使第二开关171接通。并且，步进控 制电路150，在与第二期间tl延时了延迟时间t4的第二期间t3，使第二 开关171断开、且使第一开关170接通。
并且，n个锁存控制信号205的每一个，由延迟电路120施加分别不同的延迟时间t4。
也就是，显示驱动装置100,在从基于n个锁存控制信号205的变化 的时序的、分别不同的时刻开始的第一期间t0以及t2内，使第一开关170 断开、且使第二开关171接通。进而，显示驱动装置100，在从基于n个 锁存控制信号205的变化的时序的分别不同的时刻开始的第二期间tl以及 t3内，使第二开关171断开、且使第一开关170接通。因此，由步进电位 供应电路180以及电平移位器161驱动显示输出端子190的时序分别不同。
据此，本发明的实施例1涉及的显示驱动装置100，由于能够减少峰 电流，因此能够降低串行显示数据202发生变化时的EMI。
并且，由于n个显示输出端子190的驱动时序分别不同，因此与专利 文献2所述的显示驱动装置相比，更能够高效率地降低EMI。
以下，说明步进控制电路150的详细结构。
图5是步进控制电路150的电路结构图。步进控制电路150包括时序 生成部151和变化控制部152。
而且，在图5中省略电平移位器162以及163。
时序生成部151，利用锁存控制信号205生成信号226以及信号229。 信号226以及信号229分别是第一开关控制信号212以及第二开关控制信 号213的原的信号。
变化控制部152，在判断为像素数据206因行数据的切换而发生了变 化的情况下(在判断信号208为L电平的情况下)，与信号226以及信号229 的逻辑无关，而使第一开关控制信号212为L电平、使第二开关控制信号 213为H电平。也就是，使第一开关170接通、且使第二开关171断幵。
图6是示出时序生成部151的一个周期的工作的时序图。
图6示出的时间t5是延迟元件DLY1、 DLY2以及DLY3的延迟时间 的总和，时间t6是延迟元件DLY1以及DLY2的延迟时间的总和，时间t7 是延迟元件DLY1的延迟时间，时间t8是延迟元件DLYO的延迟时间。并 且，延迟元件DLYO以及DLY1的延迟时间，分别小于延迟元件DLY2的 延迟时间。
并且，信号226是第一开关控制信号212的原的信号，在信号226为 H电平的情况下，第一开关170断开，在信号226为L电平的情况下，第一开关170接通。信号229是第二开关控制信号213的原的信号，在信号 229为H电平的情况下，第二开关171接通，在信号229为L电平的情况 下，第二开关171断开。
如图6示出，在第一开关170接通且第二开关171断开的状态切换为 第一开关170断开且第二开关171接通的状态时，首先在时刻t9第一开关 170断开后，在时刻t10第二开关171接通。也就是，在时刻t9 tl0的 期间，第一开关170以及第二开关171都断开。
并且，在第一开关170断开且第二开关171接通的状态切换为第一开 关170接通且第二开关171断开的状态时，首先在时刻tll第二开关171 断开后，在时刻t12第一开关170接通。也就是，在时刻tll tl2的期间， 第一开关170以及第二开关171都断开。
也就是，时序生成部151,在使第一开关170接通时，总是使第二开 关171断开后，使第一开关170接通。并且，时序生成部151，在使第二 开关171接通时，总是使第一开关170断开后，使第二开关171接通。换 句话说，时序生成部151，不使第一开关170以及第二开关171同时接通。
据此，本发明的实施例1涉及的显示驱动装置100，由于第一开关170 以及第二开关171不同时接通，因此能够确实避免数据的瞬间性的冲突。 据此，显示驱动装置IOO，能够确实降低EMI。
根据所述内容，在本发明的实施例1涉及的显示驱动装置100中，多 个显示输出端子190以分别不同的时序来开始驱动。据此，显示驱动装置 100，由于能够降低峰电流，因此能够降低因显示驱动而引起的EMI噪声。
并且，显示驱动装置100，在像素数据206发生变化时，将显示输出 端子190的电位暂时驱动到步进电位供应电路180所供应的步进电位214 后，驱动到VDD或GND。也就是，显示驱动装置IOO，利用步骤状的两 段的电位，以二分割来驱动显示输出端子190。在此，消耗电力与驱动的 电位量的平方比例。也就是，通过以二分割来驱动显示输出端子190，从 而与将显示输出端子190从GND驱动到VDD、或从VDD驱动到GND 的情况相比，能够降低消耗电力。
而且，步进电位供应电路180所供应的步进电位214，不仅限于VDD 和GND的中心的电位(VDD/2)，而VDD和GND之间的电位即可。而且，
20若考虑减少消耗电力的效果，则优先的是步进电位214为VDD/2。
进而，在显示驱动装置100中，在对多个显示输出端子190的像素数 据206的转移关系是反电位的关系的情况下，例如，在某个显示输出端子 190的电位从L电平转移到H电平、其它的显示输出端子190的电位从H 电平转移到L电平的情况下，通过从步进电位供应电路180供应步进电位 214的共同线，从而在显示输出端子190之间共享所蓄积的电荷。据此， 能够降低步进电位供应电路180的消耗电力。
如此，显示驱动装置100能够同时实现低电力化以及低EMI化。 进而，在显示驱动装置100中，由于多个显示输出端子190驱动到步 进电位214的时序不同，因此能够降低对步进电位供应电路180的最大负 荷。
(实施例2)
本发明的实施例2涉及的显示驱动装置是，所述实施例1涉及的显示 驱动装置100的变形例。本发明的实施例2涉及的显示驱动装置，将多个 显示输出端子190以相同的时序来驱动到步进电位后，以不伺的时序来驱 动到L电平或H电平。
首先，说明本发明的实施例2涉及的显示驱动装置的结构。
图7是本发明的实施例2涉及的显示驱动装置的结构框图。而且，对 于与图l相同的要素，用相同的符号来表示，省略说明。
图7示出的显示驱动装置101，与实施例1涉及的显示驱动装置100 不同之处是取代步进控制电路150而包括第一步进控制电路350以及第 二步进控制电路351; n个锁存电路130以及n个锁存电路141，以水平 同步信号201的变化的时序来取得像素数据204以及206;延迟电路120 的连接位置。
而且，由于与各个显示输出端子190相对应的各个构成要素的结构相 同，因此以下说明与一个显示输出端子190相对应的构成要素，以作为代 表。
锁存电路130，以水平同步信号201发生变化的时序，取得并保持寄 存器111所存储的像素数据204，并输出保持的像素数据206。
变化判断电路140，判断锁存电路130所保持的像素数据206，相对于前一个周期所保持的像素数据206是否发生了变化。变化判断电路140 包括锁存电路141和异或电路142。
锁存电路141保持在前一个周期锁存电路130所保持的像素数据207。 锁存电路141，以水平同步信号201发生变化的时序，取得并保持从锁存 电路130输出的像素数据206，并输出保持的像素数据207。而且，锁存 电路141，利用以与锁存电路130所输入的水平同步信号201相同的时序、 或比锁存电路130所输入的水平同步信号201早的时序来发生变化的信号， 保持像素数据206即可。
第一步进控制电路350以及第二步进控制电路351，根据水平同步信 号201，生成使第一开关接通或断开的第一开关控制信号209、和使第二开 关接通或断开的第二开关控制信号210。
第一步进控制电路350以及第二步进控制电路351，在相同的第一期 间内，使n个第一开关170断开、且使n个第二开关171接通，然后，在 分别不同的第二期间内，使n个第二开关171断开、且使n个第一开关170 接通。
第一步进控制电路350，生成针对n个像素数据206(显示输出端子190) 共同使用的信号。针对n个像素数据206(显示输出端子190)分别形成第二 步进控制电路351。
第一步进控制电路350，根据水平同步信号201生成第一时序信号401 和第二时序信号402。第二时序信号402是一种信号，示出在像素数据206 发生变化的情况下使n个第二开关171接通或断开的时序。也就是，第一 步进控制电路350，通过第二时序信号402，在相同的第一期间内，使n 个第二开关171接通。
延迟电路120，通过对第一时序信号401给予延迟，从而生成n个第 三时序信号403，该n个第三时序信号403的变化的时序分别不同。n个 第三时序信号403是一种信号，示出在像素数据206发生变化的情况下使 n个第一开关接通的时序。
延迟电路120包括n—l个延迟元件121。 n—l个延迟元件121串联 连接，第一时序信号401、和从串联连接的各个延迟元件121输出的n—l 个信号成为n个第三时序信号403。第二步迸控制电路351，根据第三时序信号403生成第一开关控制信 号209，根据第二时序信号402生成第二开关控制信号210。
在变化判断电路140判断为像素数据206发生了变化的情况下，第二 步进控制电路351进行控制，以便在显示输出端子190之间相同的第一期 间内，由步进电位供应电路180供应的步进电位214，被供应到显示输出 端子190。第二步进控制电路351进行控制，以便在第一期间后的、分别 不同的第二期间内，从电平移位器161输出的H电平或L电平的电位，被 供应到显示输出端子190。
具体而言，第二步进控制电路351，在相同的第一期间内，使第一开 关170断开、且使第二开关171接通。然后，第二步进控制电路351，根 据第三时序信号403，在分别不同的时刻开始的分别不同的第二期间内， 使第二开关171断开、且使第一开关170接通。据此，显示输出端子190 由步进电位供应电路180暂时驱动到步进电位214。
并且，在变化判断电路140判断为像素数据206没有变化的情况下， 第二步进控制电路351进行控制，以便在第一期间以及第二期间内，由电 平移位器161输出到显示输出端子190的H电平或L电平的电位，被供应 到显示输出端子190。
具体而言，第二步进控制电路351，在第一期间以及第二期间内，使 第二开关171断开、且使第一开关170接通。据此，在像素数据206没有 变化的情况下，步进电位214不被供应到显示输出端子190，而H电平或 L电平的电位由电平移位器161供应到显示输出端子190。
其次，说明显示驱动装置101的工作的概要。
图8是示出显示驱动装置101的工作流程的流程图。
首先，串行显示数据202被存储到移位寄存器110。
其次，以水平同步信号201的变化的时序，锁存电路130保持寄存器 111所保持的像素数据204，以作为像素数据206(S20D。
变化判断电路140，判断锁存电路130所保持的像素数据206是否发 生了变化(S202)。
在像素数据206发生了变化的情况下(S202的"是")，第二步进控制 电路351，使第一开关170断开、且使第二开关171接通，以使步进电位214被供应到显示输出端子190。在此，n个第二步进控制电路351，根据 相同的第二时序信号，以相同的时序来开始向显示输出端子190的步进电 位214的供应(S203)。
其次，第二步进控制电路351，在显示输出端子190的电位成为步进 电位214后，使第二开关171断开、且使第一开关170接通，从而将显示 输出端子190驱动到H电平或L电平的电位。在此，n个第二步进控制电 路351，根据以分别不同的时序来发生变化的第三时序信号403，以分别不 同的时序来开始将显示输出端子190驱动到H电平或L电平(S204)。
另一方面，在像素数据206没有变化的情况下(S202的"否")，第二 步进控制电路351，通过使第二开关171断开、且使第一开关170接通， 从而将显示输出端子190驱动到H电平或L电平的电位(S205)。
而且，按照与各个显示输出端子190相对应的每个构成要素进行图8 示出的处理。
以下，说明显示驱动装置101的具体工作例。
图9是示出显示驱动装置101的工作的时序图。
如图9示出，本发明的实施例2涉及的显示驱动装置101，与实施例1 涉及的显示驱动装置100相同，在像素数据206发生了变化的情况下，以 两步骤来驱动显示输出端子190。据此，显示驱动装置100能够减少消耗 电力。
并且，在图9中，以虚线来示出，与其它的显示输出端子190相对应 的第三时序信号403、第一开关控制信号209以及显示输出端子190的电 位。
如图9示出，与其它的显示输出端子190相对应的第三时序信号403 的变化的时序，针对以实线来示出的信号，延时由延迟电路120得到的延 迟时间t4。据此，第一开关控制信号209的下降(第一开关170从断开变为 接通的时序)，延时延迟时间t4。也就是，第二步进控制电路351，在与第 二期间tl的开始时刻延时了延迟时间t4的时刻开始，使第一开关170接 通。
并且，在n个第一开关控制信号209中，第一开关控制信号209的上 升(第一开关170从接通变为断开的时序)相同，在n个第二开关控制信号
24210中，第二开关控制信号210的变化的时序相同。
并且，n个第三时序信号403，由延迟电路120施加分别不同的延迟 时间t4。
因此，显示驱动装置101，在从基于水平同步信号201的变化的时序 的相同的时刻开始的、且在分别不同的时刻结束的第一期间t0以及期间t2 内，.使第一开关170断开。并且，显示驱动装置100，在基于水平同步信 号201的变化的时序的相同的第一期间t0内，使第二开关接通。据此，以 相同的时序，多个显示输出端子190驱动到步进电位214。
进而，显示驱动装置101，在从基于水平同步信号201的变化的时序 的分别不同的时刻开始的、且在相同的时刻结束的第二期间tl以及第二期 间t3内，使第一开关170接通。并且，显示驱动装置IOI，在基于水平同 步信号201的变化的时序的相同的第二期间tl内，使第二开关断开。据此， 以分别不同的时序，多个显示输出端子190从步进电位214驱动到H电平 或L电平。
如此，本发明的实施例2涉及的显示驱动装置101，由于能够减少峰 电流，因此能够降低串行显示数据202发生变化时的EMI。
以下，说明第一步进控制电路350以及第二步进控制电路351的详细 结构。
图10是示出第一步进控制电路350以及第二步进控制电路351的电 路结构的图。
而且，在图10中省略电平移位器162以及163。
第一步进控制电路350的结构，与图5示出的时序生成部151相同。 第一步进控制电路350，利用水平同步信号201生成第一时序信号401以 及第二时序信号402。
第二步进控制电路351，除了包括图5示出的变化控制部152的电路 结构以外，还包括延迟控制部352。
第二步进控制电路351，在判断为像素数据206因行数据的切换而发 生了变化的情况下(在判断信号208为L电平的情况下)，与信号226以及 信号229的逻辑无关，而总是使第一开关控制信号212为L电平、使第二 开关控制信号213为H电平。也就是，使第一开关170接通、且使第二开关171断开。
延迟控制部352，根据第三时序信号403，控制使第一开关170接通 的时序。也就是，n个延迟控制部352，根据以分别不同的时序来发生变化 的第三时序信号403的变化的时序，以分别不同的时序来使第一开关170 接通。
图11是示出时序生成部151的一个周期的工作的时序图。而且，对于 与图6相同的要素，用相同的符号来表示，省略说明。
图11示出的时间t13是延迟元件121的延迟时间。
并且，在第一时序信号401、第三时序信号403、第一开关控制信号 212为H电平的情况下，使第一开关170断开，在为L电平的情况下，使 第一开关170接通。第二时序信号402为H电平的情况下，使第二开关 170接通，在为L电平的情况下，使第二开关170断开。
如图11示出，与实施例1涉及的显示驱动装置IOO相同，在第一开关 170接通且第二开关171断开的状态切换为第一开关170断开且第二开关 171接通的状态时，首先在时刻t9第一开关170断开后，在时刻t10第二 开关171接通。
并且，在第一开关170断开且第二开关171接通的状态切换为第一开 关170接通且第二开关171断开的状态时，首先在时刻tll第二开关171 断开后，在时刻tl2第一开关170接通。
也就是，第一步进控制电路350以及第二步进控制电路351，在使第 一开关170接通时，总是使第二开关171断开后，使第一开关170接通。 并且，第一步进控制电路350以及第二步进控制电路351，在使第二开关 171接通时，总是使第一开关170断开后，使第二开关171接通。换句话 说，时序生成部151，不使第一开关170以及第二开关171同时接通。
据此，本发明的实施例2涉及的显示驱动装置101，由于第一开关170 以及第二开关171不同时接通，因此能够确实避免数据的瞬间性的冲突。 据此，显示驱动装置IOI，能够确实降低EMI。
如上所述，本发明的实施例2涉及的显示驱动装置101，与本发明的 实施例1涉及的显示驱动装置100相同，能够同时实现低电力化以及低 EMI化。并且，实施例2涉及的显示驱动装置101，针对n个像素数据206(显 示输出端子190)，共同使用单一的第一步进控制电路350。据此，实施例 2涉及的显示驱动装置101，由于与实施例1涉及的显示驱动装置100相 比，能够縮小电路电路，因此能够实现显示驱动装置101的小型化以及低 成本化。
而且，实施例1涉及的显示驱动装置100，由于以不同的时序来将多 个显示输出端子190驱动到步进电位214，因此与实施例2涉及的显示驱 动装置101相比，更能够降低EMI。
并且，在所述实施例1以及实施例2的说明中，延迟电路120包括串 联连接的n—l个延迟元件121，但也可以包括串联连接的n个延迟元件。 在此情况下，串联连接的各个延迟元件121所输出的n个信号成为n个锁 存制信号205或第三时序信号403。
并且，在所述实施例1以及实施例2的说明中，多个延迟元件121， 使n个锁存制信号205或第三时序信号403延迟，以便按照显示输出端子 190的排列顺序(例如，图1以及图11中的从上往下的方向)延迟量增大， 但也可以延迟量增大的顺序与显示输出端子190的排列顺序无关。
并且，延迟电路120也可以包括以树型结构来连接的多个延迟元件 121。图12是示出延迟电路120的变形例的结构的图。
图12示出的延迟电路120a包括多个延迟电路121a以及延迟元件 121b。多个延迟电路121a以及延迟元件121b，被配置为树状，以使布线 从显示输出端子190的排列顺序的中央附近分支。在此，延迟元件121a 的延迟量和延迟元件121b的延迟量不同。例如，延迟元件121b的延迟量 为延迟元件121a的延迟量的1/2。而且，延迟电路120a可以包括两个以 上的延迟元件121b，也可以包括与延迟元件121a以及121b延迟量不同 的延迟元件。
据此，n个锁存制信号(第三时序信号403)，以分别不同的时序来发生 变化。
并且，图12的延迟电路120a，与所述的延迟电路120相比，使用的 延迟元件121的数量相同，但是，延迟电路120a能够减少从输入到输出为 止经过的延迟元件121a以及延迟元件121b的级数。据此，延迟电路120a，
27与延迟电路120相比，能够使累积延迟时间(最大的延迟时间)变小。
而且，对于第一级的分支，不仅限于二叉，而可以是三叉以上。在此 情况下，延迟电路120a，按照第一级的分支数，包括与延迟元件121a以 及与延迟元件121b延迟量不同的延迟元件即可。 (实施例3)
在本发明的实施例3中，说明包括所述实施例1或实施例2涉及的显 示驱动装置100或101的显示驱动装置、显示模块封装、显示屏模块以及 电视机。
图13是示出利用本发明涉及的显示驱动装置100或101的显示模块 封装的结构的平面图。
图13示出的显示模块封装600包括显示输入信号接合端子部601、 FPC(挠性印制电路板)602、显示输出接合端子部603以及数据驱动器604。
数据驱动器604是所述的本发明涉及的显示驱动装置100或101。
显示输入信号接合端子部601，通过FPC602,与数据驱动器604的 信号输入端子(将水平同步信号201、串行显示数据202以及像素时钟203 等输入的端子)连接。
显示输出接合端子部603，与数据驱动器604的多个显示输出端子190 连接。
图14是示出包括显示模块封装600的屏模块的结构的平面图。 图14示出的显示屏模块700包括多个显示模块封装600、 PDP屏701 、 显示输入共同基板702以及屏面LSI703。
多个显示模块封装600的显示输出接合端子部603与PDP屏701连接。
屏面LSI703，生成控制PDP屏701的显示驱动的信号(水平同步信号 201、串行显示数据202以及像素时钟203等)，将生成的信号，通过显示 输入共同基板702输出到多个显示模块封装600的显示输入信号接合端子 部601。
如此，对PDP屏701的多个分割列的每一个使用一个显示模块封装 600。据此，各个数据驱动器604中的消耗电力的降低，大大贡献于显示屏 模块700整体的消耗电力的降低。图15是包括显示屏模块700的PDP电视机的结构框图。
图15示出的电视机800包括视频信号输入部801、信号处理LSI802、 画质LSI803、LVDS(Low Voltage Differential Signaling :低压差分信号) 发送器(LVDS—Tx)804、以及屏面块810。屏面块810包括LVDS接收器 (LVDS—Rx)811、放电控制部812、扫描驱动器813、持续驱动器814以 及显示屏模块700。
视频信号输入部801，输入在PDP屏701显示的图像数据。
信号处理LSI802以及画质LSI803，对视频信号输入部801所输入的 图像数据，进行画质调整等的信号处理。
LVDS发送器804，将由信号处理LSI802进行了信号处理的图像数据 转换为两个差动信号。
LVDS接收器811，将LVDS发送器804所转换的差动信号复原为通 常的信号。通过利用LVDS，从而能够降低消耗电力。
屏面LSI703,根据LVDS接收器811所复原的图像数据(显示数据)， 生成串行显示数据202、水平同步信号201以及垂直同步信号等。
数据驱动器604，按照屏面LSI703所生成的串行显示数据202，驱动 PDP屏701的数据电极。
放电控制部812进行子域控制、预备放电控制以及显示数据的灰度等 级控制等。放电控制部812，根据水平同步信号201以及垂直同步信号生 成控制信号，该控制信号控制扫描驱动器813以及持续驱动器814。
扫描驱动器813以及持续驱动器814，根据放电控制部812所生成的 控制信号，分别驱动PDP屏701的扫描电极以及持续电极。
如此，能够将本发明涉及的显示驱动装置100以及101，容易地安装 在包括PDP等的显示屏的电视机800等视频显示系统上。 本发明，能够适用于显示驱动装置，尤其适用于PDP或EL(电致发光)屏 面等的、具有电容负荷的显示屏的驱动器。
权利要求
1、一种显示驱动装置，以预先设定的周期为单位，按照一行的显示数据中包含的n个像素数据，将n个驱动信号输出到n个显示输出端子，该n个驱动信号分别驱动屏电极，n为2以上的整数，所述显示驱动装置，其特征在于，包括n个电平移位单元，与所述n个像素数据以及所述n个显示输出端子一一对应，并将对应的像素数据的电压电平移位，从而输出第一电位或第二电位；步进电位供应单元，供应所述第一电位和所述第二电位之间的步进电位；变化判断单元，判断所述n个像素数据的每一个相对于前一个周期的像素数据是否发生了变化；延迟单元，与所述n个显示输出端子一一对应，并根据与所述周期同步的水平同步信号，生成n个时序信号，该n个时序信号的变化的时序分别不同；以及控制单元，进行以下控制在各个所述周期中包含的第一期间内，将所述步进电位供应单元所供应的步进电位供应到与所述变化判断单元判断为发生了变化的像素数据相对应的显示输出端子；在该周期中包含的、且所述第一期间之后的、且基于对应的所述时序信号的变化的时序的、所述显示输出端子之间分别不同的第二期间内，将对应的所述电平移位单元所输出的第一电位或第二电位供应到与所述变化判断单元判断为发生了变化的像素数据相对应的显示输出端子。
2、 如权利要求l所述的显示驱动装置，其特征在于， 所述显示驱动装置，还包括n个锁存单元，与所述n个像素数据一一对应，以基于所述水平同步 信号的时序来保持对应的像素数据，并将保持的像素数据输出；n个第一开关，与所述n个像素数据、n个电平移位单元以及所述n 个显示输出端子一一对应，连接于对应的所述电平移位单元的输出端子和 对应的所述显示输出端子之间；以及n个第二开关，与所述n个像素数据、所述n个第一开关以及所述n 个显示输出端子一一对应，连接于所述步进电位供应单元的输出端子和对 应的所述显示输出端子之间；所述控制单元，对于与所述变化判断单元判断为发生了变化的像素数 据相对应的所述第一开关以及所述第二开关，在所述第一期间内，使该第 一开关断开、且使该第二开关接通，在基于对应的所述时序信号的变化的 时序的所述第二期间内，使该第二开关断开、且使该第一开关接通。
3、 如权利要求2所述的显示驱动装置，其特征在于， 所述延迟单元，通过对所述水平同步信号给予分别不同的延迟，从而生成所述n个时序信号，所述控制单元，在基于所述n个时序信号的变化的时序的、分别不同 的所述第一期间内，使所述n个第一开关断开、且使所述n个第二开关接 通。
4、 如权利要求2所述的显示驱动装置，其特征在于， 所述控制单元，在基于所述水平同步信号的所述变化的时序的、相同的所述第一期间内，使所述n个第一开关断开、且使所述n个第二开关接 通。
5、 如权利要求4所述的显示驱动装置，其特征在于， 所述控制单元，包括第一控制单元，根据所述水平同步信号，生成第一信号、和使所述n个第二开关接通或断开的第二信号，利用该第二信号， 在相同的所述第一期间内，使所述n个第二开关接通，所述延迟单元，通过对所述第一信号给予分别不同的延迟，从而生成 变化的时序分别不同的所述n个时序信号，所述控制单元，还包括第二控制单元，根据所述n个时序信号，在从 分别不同的时刻开始的分别不同的所述第二期间内，使所述第一开关接通。
6、 如权利要求2所述的显示驱动装置，其特征在于，持的像素数据没有变化的情况下:在所述第:期间:及所述第二期间内，使对应的所述第二开关断开、且使对应的所述第一开关接通。
7、 如权利要求2所述的显示驱动装置，其特征在于，所述步进电位是所述第一 电位与所述第二电位之间的中心的电位。
8、 如权利要求2所述的显示驱动装置，其特征在于， 所述延迟单元，包括串联连接的n—l个延迟元件，所述n个时序信号，包含所述n—l个延迟元件分别输出的n—l个信号。
9、 如权利要求8所述的显示驱动装置，其特征在于， 所述延迟单元，生成与所述n个显示输出端子相对应的所述n个时序信号，以便按照所述显示输出端子的排列顺序增加延迟。
10、 如权利要求2所述的显示驱动装置，其特征在于， 所述延迟单元包括以树型结构来连接的多个延迟元件。
11、 如权利要求2所述的显示驱动装置，其特征在于， 所述控制单元，不使对应的所述第一开关以及所述第二开关同时接通。
12、 如权利要求ll所述的显示驱动装置，其特征在于， 所述控制单元，在使所述第一开关接通的情况下，总是使与该第一开关相对应的所述第二开关断开后，使该第一开关接通，在使所述第二开关 接通的情况下，总是使与该第二开关相对应的所述第一开关断开后，使该 第二开关接通。
13、 一种显示模块封装，其特征在于， 包括权利要求1所述的显示驱动装置。
14、 一种显示屏模块，其特征在于， 包括权利要求13所述的显示模块封装。
15、 一种电视机，其特征在于， 包括权利要求14所述的显示屏模块。
全文摘要
本发明提供一种显示驱动装置、显示模块封装、显示屏模块以及电视机。显示驱动装置以预先设定的周期为单位，按照一行的显示数据中包含的n个像素数据，将n个驱动信号输出到n个显示输出端子，n为2以上的整数，其中包括n个电平移位单元；步进电位供应单元；变化判断单元；延迟单元；以及控制单元，控制为对于与变化判断单元判断为发生了变化的像素数据相对应的显示输出端子，在各个所述周期中包含的第一期间内，供应步进电位供应单元所供应的步进电位，在该周期中包含的、且所述第一期间之后的、且基于对应的所述时序信号的变化的时序的、所述显示输出端子之间分别不同的第二期间内，供应对应的电平移位单元所输出的第一电位或第二电位。
文档编号H01L23/28GK101593482SQ20091013896
公开日2009年12月2日 申请日期2009年5月21日 优先权日2008年5月22日
发明者山下谦治, 末永纯一, 森山诚一 申请人:松下电器产业株式会社