专利名称：半导体器件的制造方法和蚀刻设备的利记博彩app
技术领域：
本发明涉及一种使用遮挡环的半导体器件的制造方法以及蚀刻设备。
背景技术：
遮挡环有时候用于制造半导体器件的蚀刻设备或制膜设备。遮挡 环是被布置成覆盖衬底的周边部分的环形组件，其目的在于防止从衬 底的边缘开始的特定宽度的区域被蚀刻或者被任意膜沉积(例如，参 见日本特开专利公开No.2002-294441和No.2006-118004)。在没有遮挡环的情况下，在制造过程中，工艺的步骤数量将增大，包括研磨膜 的周边部分以去除所沉积膜的步骤。公知的使用遮挡环的一个步骤是在将被蚀刻的层中形成相对深的 沟槽或孔的步骤。该步骤是诸如在将被蚀刻的层上形成典型地由氧 化硅膜构成的硬掩模，然后使用硬掩模作为掩模来蚀刻所述层。在该 步骤中，出于防止在操作的过程中由硬掩模产生杂质的目的，在将被 蚀刻的层的周边部分中没有形成硬掩模。遮挡环用于在蚀刻的过程中 保护将被蚀刻的层的周边部分。另一方面，日本特开专利公开No.2002-334879描述了一种在形成 在晶圆上的绝缘层上形成保护膜的技术，具体来说是在其倾斜区域中 形成保护膜以保护倾斜区中的绝缘膜。在形成沟槽或孔之后，通过蚀刻来去除硬掩模。然而，在该过程 中，将被蚀刻的层的周边部分也被略微蚀刻掉。出于此原因，如果长 时间进行用于去除硬掩模的蚀刻，则将被蚀刻的层的周边部分会粗糙 化。发明内容根据本发明，提供了一种制造半导体器件的方法，该方法包括在除了外周部分之外的区域上方的将被蚀刻的层上，形成具有开 口图案的硬掩模；通过干蚀刻在所述将被蚀刻的层中形成与所述开口图案一致的沟 槽或孔，同时用遮挡环以非接触的方式覆盖与所述周边部分相邻的所 述硬掩模的区域，和所述周边部分；以及通过蚀刻去除所述硬掩模，其中，所述遮挡环在其内周边缘上具有不规则图案。在将被蚀刻的层中形成沟槽或孔的步骤中，没有被遮挡环覆盖的 硬掩模区域也被轻微蚀刻。由于遮挡环在其内周边缘具有不规则图案， 因此遮挡环的不规则图案被转印到硬掩模的蚀刻区。因此，硬掩模具 有增大的表面积，并且可以在去除步骤中在短时间内被蚀刻。因此， 可以抑制将被蚀刻的层的周边部分被粗糙化。根据本发明，还提供了一种蚀刻设备，该蚀刻设备包括 处理室，蚀刻气体被引入所述处理室中； 电极，所述电极布置在所述处理室中，用于产生等离子体； 工作台，所述工作台布置在所述处理室中，在所述工作台上放置 衬底；以及遮挡环，所述遮挡环布置在所述处理室中并放置在所述工作台的 上方，从而以非接触的方式覆盖所述衬底的周边部分和与所述周边部 分相邻的内部区域，其中，所述遮挡环在其内周边缘上具有不规则图案。 根据本发明，可以抑制将被蚀刻的层的周边部分被粗糙化。
结合附图，从下面的对某些优选实施例的描述中，本发明的以上 和其它目的、优点和特征将更清楚，在附图中图1是示出了一个实施例中用于半导体器件的制造方法的蚀刻设 备的构造的图示；图2是示出了遮挡环的示例的平面图；图3A至图4B是顺序示出了在作为将被蚀刻的层的衬底的表层部 分中形成凹陷或孔的步骤的截面图；图5是说明图4A中所示的遮挡环的操作的示意性透视图； 图6A至图6E是示出了遮挡环的其它示例的平面图。
具体实施方式
现在在此将参照例证性的实施例来描述本发明。本领域的技术人 员将认识到，使用本发明的指导可以完成许多可选的实施例，并且本 发明不限于出于说明目的而示出的实施例。以下将说明本发明的实施例。注意的是，在所有的附图中，任何 类似的组件将被赋予类似的参考标号或符号，使得将不再重复对这些 组件的说明。图1是示出了根据该实施例的用于半导体器件的制造方法的蚀刻 设备的构造的图示。蚀刻设备具有处理室10、电极20、工作台30和 遮挡环40。处理10允许蚀刻气体被引入其中。电极20布置在处理室 10中，用于通过将蚀刻气体离化来产生等离子体。工作台30布置在处 理室10中，在工作台30上布置衬底50。遮挡环40布置在处理室10 中，并被放置在工作台30的上方，从而以非接触的方式覆盖衬底50的周边部分以及与周边部分相邻的内部区域。遮挡环40在其内周边缘 上具有不规则图案。衬底50具有将被蚀刻的层。将被蚀刻的层可以是衬底50的表层 部分，或者可以是形成在衬底50上方的膜，或者可以是SOI衬底的半 导体层。当将被蚀刻的层被蚀刻时，在将被蚀刻的层的上方形成具有 开口图案的硬掩模。在此的硬掩模没有形成在将被蚀刻的层的周边部 分中。在用遮挡环以非接触的方式来覆盖将被蚀刻的层的周边部分， 以及与周边部分相邻的硬掩模的区域的同时，进行干蚀刻。通过该步 骤，在将被蚀刻的层中形成与开口图案一致的沟槽或孔，其中，还局 部去除了硬掩模中没有被遮挡环40覆盖的部分。然后通过蚀刻来去除 硬掩模。如以上所描述的，遮挡环40在其内周边缘上具有不规则的图案。 因此，遮挡环40的不规则图案被转印到位于遮挡环40下面的硬掩模。 因此，硬掩模具有增大的面积，以与蚀刻溶液或蚀刻气体接触，并可 以在去除步骤中在短时间内被蚀刻掉。因此，可以抑制将被蚀刻的层 的周边部分被粗糙化。以下将描述该过程。图2是示出了遮挡环40的示例的平面图。在图中所示的示例中， 遮挡环40具有在其内周表面上以规则间隔的多个凹陷42。每个凹陷 42的平面几何图形是矩形或方形。在图中所示的示例中，每个凹陷42 的宽度小于相邻的凹陷42之间的距离。遮挡环40典型地由氧化铝制 成。图3A至图4B是顺序地示出在用作将被蚀刻的层的衬底50的表 层部分中形成凹陷或孔的步骤的截面图。图5是说明图4A中所示的遮 挡环40的操作的示意性透视图。衬底50典型地由诸如硅晶圆的半导 体晶圆构成。首先，如图3A中所示，在衬底50的上方形成硬掩模60。硬掩模 60典型地为氧化硅膜、氮化硅膜、氮氧化硅(silicon oxide nitrogen)、 氧氮化硅(silicon nitrogen oxide)或者这些膜中的至少两个膜的堆叠膜， 并具有开口图案62。典型地，当在硬掩模60中形成开口图案62时， 处于衬底50的周边部分52上的硬掩模60的部分被去除。硬掩模60 的厚度典型地为0.3(im或更大和5pm或更小。接着，在衬底50的周边部分52的上方形成蚀刻保护膜70。蚀刻 保护膜70典型地由与硬掩模60相同的材料构成。例如，蚀刻保护膜 70比硬掩模60薄，并具有10nm或更大和200nm或更小的厚度。由于 通过气相沉积(例如，CVD)形成蚀刻保护膜70，因此使得在硬掩模 60上和开口图案62中也形成蚀刻保护膜70。在与处理室10不同的处理室中形成硬掩模60和蚀刻保护膜70。接着，如图3B中所示，在图1中所示的处理室10中放置衬底50， 并且在衬底50的周边部分52和与周边部分52相邻的硬掩模60的部 分的上方，以非接触的方式布置遮挡环40。接着，将惰性气体(例如， Ar气)引入处理室10中，并使用该惰性气体执行溅射。通过该处理， 去除了蚀刻保护膜70中没有被遮挡环40覆盖的部分(包括形成在开 口图案62中的蚀刻保护膜70的部分)和处于开口图案62中的衬底50 的表层部分上的本征氧化物膜。该步骤也可以通过蚀刻来进行，典型 地通过干蚀刻来进行。接着，如图4A中所示，将蚀刻气体引入处理室10中，并使用该 蚀刻气体蚀刻衬底50。通过该处理，在处于开口图案62中的衬底的部 分中，形成沟槽或孔54。沟槽或孔54典型地是将用器件隔离膜填充的 沟槽，或者将用垂直延伸穿过衬底50的穿通电极填充的孔，或者用于 形成沟槽电容器的孔。由于在该蚀刻的步骤中的衬底50的周边部分52被遮挡环40覆 盖，因此蚀刻气体有较小的可能达到周边部分52。周边部分52还被蚀 刻保护膜70覆盖。因此，可以抑制衬底50的周边部分52在该蚀刻步 骤中被粗糙化。在该蚀刻步骤中，硬掩模60中没有被遮挡环40覆盖的部分被蚀 刻，以产生凹陷64。因而，硬掩模60的外围部分65与其它部分相比 更厚。如图2和图5中所示，遮挡环40在其内周边缘上具有凹陷42。 如图5中所示，因此，凹陷64的外周具有与凹陷42—致的转印到凹 陷64的不规则性。结果，通过与凹陷42的侧面相对应而形成的侧面 68的面积和底面66的面积的作用，硬掩模60的表面积增大。此后，如图4B中所示，从处理室10中取出衬底50。然后，典型 地通过湿蚀刻来去除硬掩模60和蚀刻保护膜70。如果硬掩模60和蚀 刻保护膜70由相同的材料构成，则仅单个的蚀刻步骤就足够了。因此， 与其它部分相比，保持为没有凹陷64形成在其中的硬掩模60的外围 部分65较厚。出于此原因，可以通过蚀刻硬掩模60的外围部分65所 需的时间长度，来控制该步骤所需的时间长度。在该实施例中，如参照图5所说明的，与使用在其内周中没有凹 陷42的遮挡环40可能得到的硬掩模相比，通过与凹陷42的侧面相对 应而形成的侧面68的面积和底面66的面积的作用，硬掩模60的表面 积增大。因此，硬掩模60的外围部分65的蚀刻速率增大，由此，蚀 刻所需的时间长度会减小。依靠该种蚀刻，因此可以抑制衬底50的周 边部分52被粗糙化。如以上所描述的，根据该实施例，在用于在衬底50中形成沟槽或 孔54的蚀刻的处理中，通过在遮挡环40的内周中形成的凹陷42的作用，硬掩模60的表面积可以增大。结果，可以縮短去除硬掩模60所 需的时间长度，由此可以抑制衬底50的周边部分52被粗糙化。此外，由于使用遮挡环40，因此在用于在衬底50中形成沟槽或 孔54的蚀刻的处理中，可以抑制衬底50的周边部分52被粗糙化。由于在该实施例中周边部分52被蚀刻保护膜70覆盖，因此在用 于形成沟槽或孔54的蚀刻中，和在用于去除硬掩模60的蚀刻中，都 可以进一步有效地抑制周边部分52粗糙化。由于蚀刻保护膜70比硬 掩模60薄，因此如果蚀刻保护膜70和硬掩模60由相同的材料构成， 则可以在相同的蚀刻处理中一起去除蚀刻保护膜70和硬掩模60。虽然蚀刻保护膜70也形成在开口图案62中，但是在形成沟槽或 孔54之前，在开口图案62中的蚀刻保护膜70的部分被去除。因此， 可以防止用于形成沟槽或孔54的处理被蚀刻保护膜70阻止。形成在遮挡环40的内周中的不规则图案不限于图2中所示的图 案。例如，如图6A中所示，可以增加凹陷42的数量。在该情况下， 由于底面66和侧面68的数量增加，因此硬掩模60的外围部分65的 蚀刻速率增大。可选择地，如图6B中所示，每个相邻的凹陷42之间 的凸起可以是圆的。在该情况下，每个相邻的凹陷42之间的凸起变得 更不容易被蚀刻，由此，遮挡环40的使用寿命可以延长。可选择地， 如图6C和图6D中所示，每个凹陷42可以具有三角形的轮廓。此外， 在这些情况下，可以任意设置每个相邻的凹陷42之间的距离。每个相 邻的凹陷42之间的凸起可以具有三角形、方形或圆形的轮廓。还可选 择地，如图6E中所示，遮挡环40的内周边缘的不规则可以具有波状 的轮廓。可选择地，在图3A至图4B所示的步骤中，可以不形成蚀刻保护 膜70。已经参照所附附图描述了本发明的实施例。注意的是，这些实施 例只是出于示例的目的，同时允许采纳与上述的实施例不同的任意构 造。清楚的是，本发明不限于以上的实施例，在不脱离本发明的范围 和精神的情况下，可以对其进行更改和变化。
权利要求
1.一种半导体器件的制造方法，包括在除了外周部分之外的区域上方的将被蚀刻的层上，形成具有开口图案的硬掩模；通过干蚀刻，在所述将被蚀刻的层中形成与所述开口图案一致的沟槽或孔，同时用遮挡环以非接触的方式覆盖所述硬掩模的与所述周边部分相邻的区域以及所述周边部分；以及通过蚀刻去除所述硬掩模，其中，所述遮挡环在其内周边缘上具有不规则图案。
2. 根据权利要求l所述的半导体器件的制造方法，还包括在所 述形成所述硬掩模之后，并且在所述形成所述沟槽或孔之前，在所述周边部分上形成蚀刻保护膜。
3. 根据权利要求2所述的半导体器件的制造方法，其中，所述蚀刻保护膜由与所述硬掩模相同的材料构成，并比所 述硬掩模薄，并且在所述去除所述硬掩模中，还一起去除所述蚀刻保护膜。
4. 根据权利要求3所述的半导体器件的制造方法，其中，所述蚀刻保护膜的厚度为10nm或更大且200nm或更小，并且所述硬掩模的厚度为0.3pm或更大且5pm或更小。
5. 根据权利要求2所述的半导体器件的制造方法，其中，在所述形成所述蚀刻保护膜中，所述蚀刻保护膜最初还形 成在所述开口图案中，并且还包括在所述形成所述蚀刻保护膜之后，并且在所述形成 所述沟槽或孔之前-在用所述遮挡环覆盖所述周边部分的同时，通过干蚀刻或溅射， 去除位于在所述开口图案中的所述蚀刻保护膜的部分。
6. —种蚀刻设备，包括处理室，蚀刻气体被引入所述处理室中；电极，所述电极布置在所述处理室中，用于产生等离子体； 工作台，所述工作台布置在所述处理室中，在所述工作台上放置 衬底；以及遮挡环，所述遮挡环布置在所述处理室中并放置在所述工作台的 上方，从而以非接触的方式覆盖所述衬底的周边部分和与所述周边部 分相邻的内部区域，其中，所述遮挡环在其内周边缘上具有不规则图案。
全文摘要
本发明提供一种半导体器件的制造方法和蚀刻设备。为了在去除在其上形成的硬掩模的过程中抑制将被蚀刻的层的周边部分被粗糙化，本发明的蚀刻设备具有处理室、电极、工作台和遮挡环，其中，处理室允许蚀刻气体被引入其中；电极布置在处理室中，并用于通过将蚀刻气体离化来产生等离子体；工作台布置在处理室中，在该工作台上放置衬底；遮挡环在其内周边缘具有不规则图案，并且被布置在处理室中且被放置在工作台(30)的上方，从而以非接触的方式覆盖衬底的周边部分和与周边部分相邻的内部区域。
文档编号H01L21/00GK101582376SQ20091013792
公开日2009年11月18日 申请日期2009年4月30日 优先权日2008年5月12日
发明者小室雅宏 申请人:恩益禧电子股份有限公司