一种感光器件及其读取方法、读取电路的利记博彩app

专利名称：一种感光器件及其读取方法、读取电路的利记博彩app
技术领域：
本发明涉及感光器件及其读取方法、读取电路，尤其是大阵列高性能的感光芯片 的感光象素的设计、制作、读取方法及其半导体加工工艺。本发明融合成熟的CCD感光芯片 技术和成熟的CMOS感光芯片技术，发明了一种新的感光器件。
背景技术：
本发明是本发明人稍早一点的《多光谱感光器件及其利记博彩app》(PCT/ CN2007/071262)，《多光谱感光器件及其利记博彩app》(中国申请号200810217270. 2)，和《一 种多光谱感光器件及其采样方法》(中国申请号=200910105948. 2)的延续，旨在提供更为 具体而且优选的半导体电路和芯片级别的实现，乃至新的适用于感光器件的半导体制作技 术。众所周知，当前的感光芯片技术，主要分为CCD(charge coupled device)和 CMOS (complementary metal-oxide semiconductor)两类。虽然也有其它的半导体技术， 例如采用铟化镉的半导体技术(“Silicon infrared focal plane arrays”，M. Kimata， inHandbook of Infrared Detection Technologies,edited by M. Henini and M. Razeghi, pp. 352-392，Elsevier Science Ltd.，2002)，被用来制作感应红外光的芯片，但它们都不 能成为主流。C⑶和CMOS本质上都是建立在以硅为基础的半导体技术上。它们的主要差异在于 象素的读取方式不同。由于这种读取方式的不同，导致了 c⑶加工工艺，远离普通的CMOS 半导体加工工艺，形成了半导体技术中的一个特殊分支，即CCD半导体技术。CCD感光芯片主要采用三种象素读取方式如图9(a)所示的帧转移方式 (FrameTransfer)，如图9(b)所示的线间转移方式(Interline Transfer)，和如图9 (c)所 示的帧线间转移方式(Frame Interline Transfer)。这三种方式，都要求高速、高保真地在 感光象素与感光象素之间或感光象素与非感光的转移象素之间转移电荷，因而，导致了 CCD 半导体工艺的如下特殊性(1)高电压一般在正负18V左右；(2)高纯度象素之间的一致 性必须非常好；(3)高加工精度象素之间在大小，深度等等指标上必须几乎完全一致。复 杂和众多的加工流程，加上工艺的不通用性，导致CCD器件的高成本和感光器件与处理器 件的难以集成。此外，高电压也导致了 CCD器件的高功耗。CMOS则采用类似于DRAM的读取方式，通过行选控制器和列选控制器，挨个将象素 电压直接挂在读取总线上的办法，通过行选和列选控制信号，依次读取每个象素上的信号。 这种感光器件的巨大好处是，其半导体加工工艺，与标准的CMOS加工工艺非常接近，因而 能够在非常多的半导体工厂里加工，从而成本低廉。另外一个好处就是低电压运作，因而功 耗很低。CMOS感光芯片技术的高速发展，已经使得CMOS感光芯片技术在主要的技术指标上 都开始超越CCD技术，而成为今天最主要的感光芯片技术。CMOS感光芯片技术在象素设计上又主要分为被动象素和主动象素。主动象素由 于更高的信噪比和灵敏度，比之被动象素得到更为广泛的应用。但是主动象素需要用到读取电容FD (Floating Diffusion)，和3T，4T，甚至5T/6T的采样放大电路，使得感光面积比 例因子(Fill factor)降低，导致单位面积上的有效象素降低，也限制了信噪比和灵敏度的 更进一步改进。于是最近的发展就是采用共享的读取电路，如4-点共享的4T主动象素设 计，等等。读取电路的共享通常伴随的是读取电容FD的共享。这种共享也带来一定的副作 用。第一个副作用是，如果一个读取电容或读取电路中一个器件出问题，就会导致一堆象素 成为坏点。此外，读取电容的共享增加了不同色彩象素之间的相互干扰(cross talking), 导致色彩的不够鲜艳。CMOS读取技术的另一个问题是，当象素阵列非常大时，需要非常高的象素时钟才 能得到合用的帧率。这个受到AD转换速度和其它条件的限制。因此，无论是(XD的感光芯片技术，还是CMOS的感光芯片技术都有许多需要而且 能够改进的地方。

发明内容
本发明的目的旨在提供一种新型的感光器件及其读取方法，其结合CCD和CMOS感 光器件的优点，而具有加工、读取等方面的便利性。本发明的技术方案包括一种感光器件，包括象素阵列和读取电路，所述象素阵列中，至少在部分象素间设 置有连接邻近象素、并实现相连象素间电荷转移的转移门，所述读取电路用于从一个象素 中读取该象素的电荷，所述电荷是该象素自身电荷、来自该象素邻近象素的转移电荷、该象 素自身电荷与其一个或一个以上邻近象素的转移电荷的叠加、和该象素的两个或两个以上 邻近象素的转移电荷的叠加的至少一种。所述部分象素中，一个象素通过所述转移门连接的邻近象素包括该象素上下左右 四个方向的邻近象素。上述的感光器件，所述象素阵列中的各个象素间都设置有所述转移门。上述的感光器件，所述读取电路是在读出与之相连的象素的自身电荷并对该象素 清零后，再读取从该象素的邻近象素转移过来的电荷。上述的感光器件，所述读取电路包括主动象素读取电路、被动象素读取电路、或主 动象素与被动象素混合读取电路。上述的感光器件，所述主动象素包括3T、4T、5T、或6T主动象素。上述的感光器件，所述读取电路的共享方式包括无共享方式、4点共享方式、6点 共享方式、8点共享方式、或任意点共享方式。上述的感光器件，当所述读取电路的共享方式为4点共享方式、6点共享方式、8点 共享方式、或任意点共享方式时，共享一个读取电路的一个象素集中，与该读取电路不相连 的象素到与该读取电路相连的象素间的转移距离不超过4个象素。所述感光器件包括单面单层、单面双层、单面多层、双面双层、双面多层感光器件。
所述感光器件的感光方式包括正面感光、背面感光、或双面感光方式。上述的感光器件，所述象素阵列中的象素根据单色、彩色、或包含可见光和红外光 的多光谱感光所要求的预设图案重复排列。上述的感光器件，所述预设图案包括贝叶图案、蜂窝图案、单色图案，CyYeMgX图
5案，其中X是R(红)、G(绿)、B(蓝)中的任意一种色彩。本发明还公开了一种感光器件的读取方法，包括在所述感光器件的象素阵列中的至少部分象素间，设置连接邻近象素、并实现相 连象素间电荷转移的转移门；从一个象素中读取该象素的电荷，所述电荷是该象素自身电荷、来自该象素邻近 象素的转移电荷、该象素自身电荷与其一个或一个以上邻近象素的转移电荷的叠加、和该 象素的两个或两个以上邻近象素的转移电荷的叠加的至少一种。上述的读取方法，从一个象素中读取该象素的邻近象素的转移电荷，是是在读出 与之相连的象素的自身电荷并对该象素清零之后。上述的读取方法，包括采样和子采样过程，所述采样和子采样过程包括第一合并 过程，用于对所述象素阵列中的紧邻的同行异列、异行同列、或异行异列的象素间进行两两 合并采样，获得第一合并象素的采样数据；第二合并过程，用于对第一合并过程得到的第一 合并象素的采样数据进行合并采样，获得第二合并象素的采样数据。上述的读取方法，还包括第三合并过程，用于对第二合并过程得到的第二合并象 素的采样数据进行合并采样，获得第三合并象素的采样数据。上述的读取方法，所述第一合并过程或第二合并过程的象素合并采样方式为相同 或不同色彩象素间的电荷相加方式或不同色彩象素间的信号平均方式，其中不同色彩象素 间的象素合并方式遵照色彩空间变换的方式，以满足色彩重建的要求。上述的读取方法，所述第一过程或第二合并过程的基于色彩的合并采样方式包括 同色合并方式、异色合并方式、混杂合并方式、或选择性抛弃多余色彩方式，且第一合并过 程和第二合并过程中至少一个合并过程不是同色合并方式。上述的读取方法，所述第一合并过程或第二合并采样过程的基于位置的合并采样 方式包括以下几种方式中的至少一种直接输出到总线的信号自动平均方式、跳行或跳列 方式、和逐个采样方式。上述的读取方法，所述第三合并采样过程进行的合并采样方式包括色彩空间变 换方式、后端数字图像缩放方式。上述的读取方法，所述色彩空间变换包括RGB到CyYeMgX空间的变换、RGB到YUV 空间的变换、或CyYeMgX到YUV空间的变换、其中X为R (红)、G (绿)、B (蓝)中的任意一 种色彩。上述的读取方法，其全图采样的方式包括逐行扫描、逐行读取方式或逐行扫描、隔 行或跨行读取方式。本发明还公开了一种感光器件的读取电路，用于读取所述感光器件的象素阵列中 的象素电荷，所述象素阵列中，至少在部分象素间设置有连接邻近象素、并实现相连象素间 电荷转移的转移门，所述读取电路读取的所述象素电荷是该象素自身电荷、来自该象素邻 近象素的转移电荷、该象素自身电荷与其一个或一个以上邻近象素的转移电荷的叠加、和 该象素的两个或两个以上邻近象素的转移电荷的叠加的至少一种。所述象素阵列中的至少部分象素连接的所述读取电路为主动象素和被动象素混 合读取电路。所述的读取电路，设置有象素清零或复位信号，从而可以具备对象素清零或复位的功能。本发明有益的技术效果在于1、本发明的感光器件，通过在象素阵列的至少部分象素之间设置有转移门，从而 使得两个象素之间可以进行相互的电荷转移，读取电路可以从一个象素中读取该象素的自 身电荷、该象素的邻近象素的转移电荷、该象素自身电荷与其邻近象素的转移电荷的叠加， 或是两个以上邻近象素的转移电荷的叠加，从而能够实现1)读取的低电压，由于电荷转移只发生在邻近象素之间，因而不需要高电压，因而 降低了感光器件的功耗；2)加工工艺的简单化以及感光灵敏度的提高，由于电荷转移发生在象素之间，从 而在本发明的感光器件中，不再需要设置读取电容，而读取电容的省略，一方面带来了感光 面积的增加，从而可以提高感光灵敏度，另一方面，由于可以省略读取电容的加工，因而加 工工艺也得到了简化。此外，电荷转移只在邻近象素间进行，即使象素之间的不一致性带来 一定的偏差，这种偏差的累积也不会太高，因而降低了象素间一致性的要求，降低了加工的 精度要求。3)主动象素和被动象素的选取灵活性，主动象素的优点在于高信噪比，被动象素 的优点在于低功耗，两者各自的优点通常难以兼顾，但本发明由于通过电荷转移而实现了 子采样时的电荷相加导致子采样时的信号增强，从而能实现主动象素和被动象素的优点兼 顾。主动象素的高功耗主要来自于其放大电路的设置，而在本发明中，主动象素可以只在拍 全图照片是使用，而在预览或子采样时，使用不带放大电路的被动象素，从而在降低正常使 用的功耗的同时，保证了高象素拍照的高信噪比，从而使得本发明能够结合主动象素和被 动象素的优点于一身。在本发明中，提出了邻近象素的概念，这一概念，是从读取电路共享和象素转移的 角度提出的。一般而言，象素会按照空间的分布，分割成小块，每一块将共享一个或多个读 取电路，但象素合并只在块内进行。通常，我们将处于同一个象素合并块里的象素，称之为 邻近象素。在本发明中，象素转移只能在(沿水平或垂直方向)紧挨着的两个象素间进行。因 此，如果要将一个象素转移到不紧挨的一个象素中去，则需要经过传递转移。我们将转移的 次数，称之为转移距离。以一 4点象素方阵为例，如果要实现电荷转移到方阵中的左上角象 素，那么，右上角象素的电荷，只需进行一次同行间的转移，即可转移到左上角象素；左下角 象素的电荷，只需进行一次同列间的转移，即可转移到左上角象素。即，右上角象素、左下角 象素到左上角象素的转移距离都是1。对于右下角象素，则需要进行一次同行间的转移，先 将电荷转移到左下角象素，或者需要进行一次同列间的转移，先将电荷转移到右上角象素， 而后再通过右上角象素或者左下角象素转移到左上角象素，即，右下角象素到左上角象素 的转移距离为2。也就是说，一个象素如果与转移目的象素并不紧邻，那么，该象素的电荷需 要以其紧邻象素为中介，才能最终转移到转移目的象素。需要注意，在本发明中，转移方向 并不受限，一个象素可以向其任一方向的紧邻象素进行电荷转移。为了不使控制电路过份 复杂，转移距离不宜超过4个象素。上述说明，主要是针对两维象素转移，对于多层感光器件来说，处于同一光照方向 上的不同层面的感光象素，同样也可以进行上述类似的象素转移。
读取电路在读取电荷时，可以从一个象素读取该象素的自身电荷，或该象素的邻 近象素的转移电荷，通常的，作为转移目的象素，如果不丢失其感光信号，可以首先将转移 目的象素的自身电荷读出，然后对该象素清零，再把邻近象素的电荷转移到该转移目的电 荷中。这样的方式，主要是保持电荷的单一性，但该单一性并非必要，读取时，同样可以采用 电荷叠加读取的方式，电荷叠加，可以是转移目的象素的自身电荷与其邻近象素的转移电 荷的叠加，也可以是两个或两个以上转移象素的电荷在转移目的象素中的叠加，对于同一 色彩的象素，其叠加数量不受限制，而对于不同色彩的象素，为了满足色彩重建的要求，通 常只能是两种色彩的象素叠加。读取电路，可以在象素间不进行共享，但优选的，可以采用多点共享方式，即可以 将读取电路设置在转移目的象素上，而对于该转移目的象素的邻近象素，其电荷的读取，采 用首先转移到转移目的象素，再通过转移目的象素的读取电路读取的方式。在此，将共享一 个读取电路的转移目的象素及其邻近象素称为一个象素集。由于本发明的象素可以兼具主动象素和被动象素的优点，因而适宜的，对于象素 阵列的每一个连接读取电路的象素而言，其所连接的读取电路，可以是主动象素读取电路， 被动象素读取电路，或者是同时包括主动象素读取电路和被动象素读取电路，通过信号选 择方式选择性的连接其中之一，从而使得每个象素可以同时具备有主动象素和被动象素的 读取功能。总结上面所述，本发明结合了 CCD感光芯片技术和CMOS感光芯片技术的优点，从 半导体物理层面，以更加优越的方式，实现了更为先进的感光器件。本发明首创了象素间，特别是两维象素间，电荷转移(2D Pixel Transfer)的象素 读取方式，从而实现了不带读取电容FD的象素，并可实现主动象素和被动象素的混合。电 荷信号可在不使用读取电容FD的前提下实现相加合并。在子采样中，目前的合并采样几乎都是只做到了电压或电流信号的平均，这种方 式在合并N点时，最多只能将信噪比提高#倍。而采用电荷相加的方法，信噪比可以提高
倍，比信号的平均的方法高N倍。也就是说，将N个信号以电荷相加的方法合并，理论 上可以达到N3个信号相平均的效果。这是效果非常显著的提高信噪比的手段。本发明轻松的以电荷相加为主，信号平均为辅的子采样方式，实现任意MxN因子 的子采样。本发明由于省去了读取电容FD，很容易就能将共享读取电路，从4-点，8-点等，根 据设计优化的需求，随意地扩展到N-点共享读取电路。本发明将子采样至少分为两个过程，即前述的第一合并采样过程和第二合并采样 过程。第一合并采样过程和第二合并采样过程，通常发生在象素的行(合并)采样和列(合 并)采样之间，主要对模拟信号进行，除电荷相加部分通常只在第一合并采样过程中做以 外，其次序和内容通常是可以交换的。此外，也可以包括第三合并采样过程，第三合并采样 过程发生在模数转换之后，主要对数字信号进行。对于第一合并采样过程，是取象素阵列中两个紧邻的象素来进行合并。一方面，完 成了紧邻象素的合并，在本文中，我们将合并后的象素称为第一合并象素，需要理解的是， 第一合并象素只是为本发明描述之便，利用该概念来指代进行第一合并过程后的象素，而 不代表物理上，在象素阵列中存在一个“第一合并象素”；将两个紧邻象素合并采样后的数据称为第一合并象素的采样数据。紧邻，系指两个象素之间从水平，垂直，或对角方向上来 看紧挨着，中间没有其它象素。紧邻的情况包含同行异列，异行同列，或异行异列。一般而 言，在这种合并中，信号将至少是两个象素的信号平均，而噪声则会降低#，因此，合并后， 至少可以将信噪比提高#倍，且这种合并可以在相同或不同色彩的象素之间进行。另一 方面，由于两个合并的色彩可以不同，即色彩相加或平均，从色彩的三原色原理可知，两种 原色的相加是另一种原色的补色，就是说，两个不同原色的象素合并，产生另一种原色的补 色，从原色空间，变换到了补色空间，仅仅是发生了色彩空间变换，我们仍然可以通过不同 的补色而完成彩色重建。也即通过本发明，既能实现不同色彩的象素合并以提高信噪比，同 时又能够进行彩色重建。整个子采样过程也因此得到优化，更加适应大数据量的象素阵列 的高速需求。色彩空间变换的一个基本要求是，变换后的色彩的组合，能够(通过插值等手 段)重建所需要的RGB (或YUV，或CYMK)色彩。需要了解，由于通常象素阵列包含多个象素，第一合并采样只是将两个象素进行 合并，显然，合并形成的第一合并象素也具有多个。对于不同的第一合并象素，其采用的色 彩合并方式可以相同，也可以不同。当第一合并全部在相同的色彩间进行时，我们将之称为 同色合并方式；当第一合并全部在不同的色彩间进行时，我们将之称为异色合并方式；当 第一合并部分在相同色彩间进行、部分在不同色彩间进行，我们将之称为混杂合并方式；当 对象素阵列中的一些多余的色彩进行抛弃(当然，抛弃是选择性的，例如，不能因此而影响 到彩色重建)，这样的色彩合并方式称为选择性抛弃多余彩色方式。显然的，第二合并过程是对多个第一合并象素的操作，同样的，可以将色彩相同的 第一合并象素进行合并；也可以将色彩不同的第一合并象素进行合并(当然，这种情况下 可能导致三原色的全部相加而无法重建出彩色)。上述的同色合并、异色合并、混杂合并等方式，是将合并采样做基于色彩的分类， 另外，从合并采样的位置选取的角度，第一合并过程和第二合并过程的合并采样方式包括 直接输出到总线的信号自动平均方式、跳行或跳列方式，逐个采样方式，以及这些方式的两 种或三种的同时使用。除电荷相加部分通常只能在第一合并采样过程中做以外，第一合并 过程和第二合并过程，除了次序的不同外，其方式都是相同和可以交换的。所谓直接输出到总线的信号自动平均方式，就是，将需要合并的信号(色彩相同 或是不同)，同时输出到数据采集总线上去，通过(电压)信号的自动平衡，来获得需要合并 信号的平均值。所谓跳行或跳列方式就是跳过一些行或列，从而通过减少数据量的方式来 实现(合并)采样。所谓逐个采样方式，实际上就是不做任何合并，依此读取原来的象素或 第一合并象素。这三个方式有一些是可以同时使用的，例如，跳行或跳列方式可与直接输出 到总线的信号自动平均方式或逐个采样方式同时使用。第三合并采样过程的子采样方式包括色彩空间变换方式、后端数字图像缩放方 式、以及这两个方式的串行使用。第一和第二合并过程主要是在模拟信号上进行，而第三 子采样过程主要是在数字信号上进行，即模数转换之后进行。通过将处于不同空间位置的 三个或四个色彩象素，当作同一个点上的值而转换到另一个色彩空间，就又可实现水平和 (或)垂直方向上的数据减少，从而达到子采样的效果。而数字图像缩放方式，是最为直观 常用的子采样方式。电荷相加是一个效果卓著的合并采样手段，但它要求需要合并的象素在空间上相邻。之前的子采样不能做的原因是，之前的子采样只在相同色彩的象素之间进行，而且被合 并的象素之间隔这其它象素。对于多层感光器件而言，实现电荷相加就相对比较容易，因为 色彩图案非常丰富。本人早一点的发明《一种多光谱感光器件及其采样方法》(中国申请 号=200910105948. 2)，通过采用色彩空间变换的方法，首次实现了电荷相加的子采样方式。 但是，那种方式，在非常多的情况下，全部或部分的象素合并，发生在不同色彩的象素之间。 此外，采用色彩空间变换以后，对于一些特殊的子采样因子(MxN)，还得采用跳行和跳列的 方式。采用了本发明后，不仅象素阵列的制作变得简单，读取电路也变得更加灵活和简 单。尤其优秀的是，子采样可以以电荷相加的方式，发生在相同色彩的象素之间。这个特点， 对于提高感光器件在弱光下的性能特别有价值必要的时候可以通过牺牲分辨率的方法， 来成倍提高灵敏度。例如，如果我们将四个色彩相同的象素以电荷相加的方式合并后，信噪 比提高的理论上限是4V =8倍，而采用之前的信号平均的方式，四点合并，信噪比提高的理 论上限是=2倍。对于相关业界的有识之士而言，本发明的上述及其它目的和优点，在阅读过下面 的优选的带有多个插图解释的实现案例的细节描述之后，将是十分明显的。


图1是CMOS被动象素的读取(采样)电路。图2是CMOS 3T主动象素的读取(采样)电路。注意到PD是感光二极管，FD是 不感光的读取电容。图3是CMOS 4T主动象素的读取(采样)电路。图4是两相CCD的象素设计(图4 (a))和电荷转移过程示意图(图4 (b))。图 4(a)是两相CCD的横截面图；图4(b)是在两相脉冲1和2作用下的通道电势。图5(a)是CMOS主动象素行选读取电路示意图，图5 (b)是CMOS被动象素行选读 取电路示意图。图6是图5所示的CMOS读取电路更加一般化的读取电路的抽象。图7是一个典型的带有列缓存的实用CMOS象素的读取(采样)电路示意图。图8是CCD象素的读取方式(a)与CMOS象素的读取方式(b)的比较。注意到在 图8(a)中CCD象素之间在垂直方向上的挨个传递的功能。图9是当前三种主要C⑶感光器件的主要原理示意图。图9(a)显示的帧转移 (XD^rameTransfer (XD，FTCXD)，感光区的象素，将一行一行地依次转移到储存区，然后再 通过水平C⑶一个象素一个象素地挨个读出。这种C⑶有很强的图象撕裂(Smear)问题。 图9(b)显示的是线间转移CCD (Inter-line Transfer CCD，ITCCD)，感光区的象素，将同时 转移到列间储存区，然后列间储存区的象素再通过水平(XD —行一行地挨个读出。这种(XD 减弱了图象撕裂(Smear)现象，但使用了大量的列间储存器。图9 (C)显示的是帧线转移 CCD (Frame Inter-line Transfer CCD，FITCCD)，感光区的象素，先同时转移到列间储存区， 然后列间储存区的象素再一行一行地转移到帧储存区，再在那里，一行一行地通过水平(XD 读出。这种(XD是为了进一步减少图象撕裂(Smear)问题，主要用于专业用的高速摄像机。图10显示的是当前比较好的4-点共享4T主动感光象素的读取电路，平均每个象素采用了 1.75个门。图11显示的是一个8-点共享4T主动感光象素的读取电路，平均每个象素只采 用了 1.375个门。这个8-点共享主动感光象素的读取电路，适用于以四点宏象素为基 础的方阵排列的双面双层感光器件(参见《多光谱感光器件及其利记博彩app》，中国申请号 200810217270. 2)，亦即让一个宏象素里的所有四个复合象素的上下两层感光二极管共享 同一个读取电容(FD)和3T读取电路。图12显示的本人前一个发明《一种多光谱感光器件及其采样方法》(中国申请号 200910105948. 2)提出的一种象素读取和子采样电路的原理性系统方块示意图。此原理性 系统包含象素阵列，行地址解码控制器，列地址解码控制器，采样控制电路，放大和模数转 换模块，色彩变换和子采样及图象处理模块，输出控制模块，芯片总控制模块(图12中的CC 模块)，和其它可能的模块。象素读取和子采样的功能，将主要通过行地址解码控制器和列 地址解码控制器产生相应的控制信号来完成。系统其它模块的协调，将主要由芯片总控制 模块来完成。通过色彩空间变换的手段，这种读取电路，首次实现样时信号的电荷相加，从 而大幅提高子采样时图象的信噪比。其中Row[i]为行选信号，RS[i]为行控制矢量信号， Col[j]为列选信号，T[j]为列控制矢量信号。其中，色彩变换和子采样及图像处理模块可 以用来实现本发明的第三合并采样过程。图13(a)显示的本发明的象素间转移读取(2D Pixel Transfer)感光象素的原理 示意图。这种感光象素具备有向周边(至少三个方向上的)其它象素转移电荷的功能。简 单地说，每个象素都可以充当周边象素的读取电容FD的功能，或者说，我们将CCD的一维 (垂直或水平)象素转移功能，扩展到了二维，即垂直和水平方向都能够转移。不同于CCD 的是，象素(电荷)转移只在非常邻近的象素之间进行，并不转移很远(如CCD的一列或一 行的距离)。象素的读取，仍然采用CMOS的主动行扫描和列扫描方式。如此，感光象素结合 了 CCD和CMOS的优点CCD的没有FD的优点和CMOS随机读取和低电压的优点。每个象素 上将连有电压控制信号V[i，j](图示中，表示象素的方框中间的灰色方框部分为很薄金属 电极)图13(b)显示的是为了本发明的介绍方便而采用的象素和转移门的统一编号方 式将每个可用象素(即，非边缘象素)的左边和上方的转移门，划归为该象素，并采用与该 象素相同的行地址和列地址标号[i，j]。图14是用本发明的象素间转移读取(2D Pixel Transfer)感光象素组成的感光 象素阵列的示意图。注意到，本发明的象素间转移，可以发生在不同的色彩之间。图15显示的本发明的象素间转移读取(2D Pixel Transfer)感光象素的一种半 导体实现的示意图。图15与图2的差别在于，FD没有了。相邻的象素(PD)充当读取电容 FD的功能。图中只画了一个3T(主动象素)读取电路。跟据读取电路共享情况，可以每个 象素有一个读取电路，或几个象素共用一个读取电路。这种实现与现在的CMOS感光象素非 常接近。图16显示的本发明的象素间转移读取(2D Pixel Transfer)感光象素的另一种 半导体实现的示意图和电荷转移的时序过程示意图。图16(a)是横截面和读取电路图，与 图4(a)类似，但却增加了 4T主动象素的读取电路。图16(b)是转移脉冲和作用 下的通道电势，与图4(b)类似，但是，电荷转移并不是(一路沿水平)接着转移下去。下一个时钟可能会改变转移方向(比如从水平改向垂直)，也有可能开始读取象素。同样，主动 象素的读取电路可以是不共享的，也可以多点共享的。图17显示的用本发明的象素间转移读取(2D Pixel Transfer)感光象素组成的 感光器件一种全图读取方式的示意图。在这种简单的方式中，我们用上一行的象素来充作 下一行的象素的读取电容FD.读取前，先将上一行对应象素清零复位和关联(零电位)采 样，然后将下一行的象素转移到这一行并进行感光电荷(电压)的采样。图中1，2，3，4显 示的是转移读取次序。显然，简单地变化一下，我们也可以用左边(已经使用过的象素)来 做右边象素的读取电容。虽然转移的那一瞬间，上一行的象素仍在感光，但时间很短，因此 其产生的色彩干扰，可以忽略。图18显示的用本发明的象素间转移读取(2D Pixel Transfer)感光象素组成的 感光器件一种子采样读取方式的示意图。这种子采样的方式，首先实现列方向相同象素的 电荷相加，然后再通过跳行的方式，来实现行方向的子采样。图中显示的是两列相加的情 况。相加的过程分4步来完成。首先对上一行进行清零复位。第1步G1和G2象素被分 别转移到上一行的位置XI和X2。第2步B1和B2被转移到G2的位置，而XI和X2被同 时转到X3的位置。第3步G3和G4象素被分别转移到上一行的位置B1和B2的位置。此 时，G1和G2的和，以及B1和B2的和，已经可以读出。第四步B1和B2的位置的G3和G4 象素电荷被同时转移到G2中，而R1和R2被同时转移到G3中。接下来，我们从G2的位置 读出G3+G4，从G3的位置读出R1+R2.如此循环到后面的象素。类似地，3列的合并，也可以 用电荷相加的方式完成。4列的合并可以分解成先相加，后平均的两步操作1列和2列相 加，3列和4列相加，然后相加后的信号同时输出到总线上以实现第1，2列的和与第3，4列 的和的信号平均。至于行方面，可以采用简单的跳行方式来进行子采样。图19显示的用本发明的象素间转移读取(2D Pixel Transfer)感光象素组成的 感光器件一种将不同色彩合并的子采样读取方式的示意图。这种子采样的方式，首先依次 将第一行与第二行的象素，垂直相加，而得到Ye (黄)Cy (青)YeCy…的色彩。具体做法是将 第二行的象素，在读取前转移合并到第一行的同一列位置上的象素上去，并马上读出。在第 一行和第二行的象素全部处理完后，再进行第三和第四行的合并采样。由于彩色重建的要 求，当第一行和第二行得到了 Ye (黄)Cy (青)的时候，第三行和第四行就应该做交叉合并， 即G跟G合并得到G，B跟R合并得到Mg(品红)。电荷相加的交叉合并需要更复杂的电荷 转移控制时序来完成。举例来说，如图19所示，为了将G5和G6相力卩，可以先将B3转移到 G3 (第2步)，然后同时将G5和G6转移到B3 (第3步)，从而实现电荷相加。第3步同时可 再G3转移到R1 (第3步)，最后与R3在G5处相加(第4步)。图18和图19是采用了新的基本感光象素的感光器件实现本人早一点的发明(《一 种多光谱感光器件及其采样方法》，中国专利申请号=200910105948. 2)中公开的第一合并 过程和第二合并过程的例子。图20显示的共享读取电路的任意点扩展。之前的共享读取电路都是建立在共享 读取电容的基础上的。也就是说，如果N点共享一个读取电容FD，那么，就只能N点共享一个 读取电路。亦即，一个读取电容FD，对应一个读取电路。由于只有邻近的点，可以共享一个读 取电容FD，所以，之前的读取电路共享，只能在少数几个点中进行，例如单层的2-点，3-点， 4_点，和双层的4-点，6-点，和8-点。而本发明的象素间转移读取(2D Pixel Transfer)感光象素，消除了读取电容FD的需求，因而，很容易，就能将共享读取电路的点数，随意扩 展到N-点。当然，太多点数的共享，不能达到抑制固定模式的噪点(Fixed Pattern Noise) 的效果。所以，N的大小必须根据芯片噪点的实际情况来决定。但从电路上来讲(如图所 示)，任意点的共享都是非常容易。图21显示的是同时具备有主动象素和被动象素功能的混合读取电路示意图。当 Ts合上的时候，可以从主动输出线上得到主动象素的信号。当Ts打开的时候，可以从被动 输出线上得到被动象素的信号。采用这种混合的读取电路，只增加很少的线路和空间，但却 带来巨大的灵活性，功耗的降低，和动态范围的扩张。上面我们已经说明，共享读取电路的 点数不宜过多，否则不能达到抑制固定模式的噪点(Fixed Pattern Noise)的效果。主动 象素带来的一个问题是功耗增加，和信号能量的总提升。功耗增加带来的一个问题是温度 提升，因而也提升了对温度敏感的kTC噪声。信号能量的总提升在高亮度的时候，容易出现 饱和现象，并没有改进动态范围。被动象素的特点是功耗低，信号能量低，但固定模式的噪 点比较大，非常适合用于预览和子采样，以及高照度时的情况。因此，使用者可以根据应用 情况，随意地切换主动象素读取或被动象素读取，从而达到降低芯片功耗和温度，扩大动态 范围，提高感光信号的信噪比的效果。图22显示的是将图13，图20，和图21结合在一起的情况，亦即用象素间转移读取 (2DPixel Transfer)感光象素做基本象素，采用N-点共享的主动象素和被动象素功能混 合的读取电路的一般化情况。图中[i，j]用来代表一个典型象素的行位置和列位置的下 标，[k，1]用来标识第[k，1]个读取电路，[m，n]用来说明，不同行和列的象素可以共用同 一个读取电路。对于方阵排列的感光器件，优选的做法是让MxN个点共用同一个读取电路。 图中可见，每一个象素P[i，j]都涉及到四个控制信号V[i，j]，Tg[i，j]，，Th[i，j]，和Tv[i， j].V[I,j]是偏置电压信号，用做清零，象素转移控制，和读取。Tg是读取控制信号，Th是水 平转移控制信号，Tv是垂直转移控制信号，而Ts为主动象素读取或被动象素读取的选择开 关。显然，V，Tg，Th，和Tv四个信号必须与行选信号Row[i]和列选信号Col[j]同步。这四 个信号的一种门电路实现，见图23.图23显示的一种实现V，Tg，ThJPTv四个信号的门电路，其中Row[i]为行选信号， Col[j]为列选信号，TH和TV分别为整个器件共用的行和列转移控制信号，RC[i，j]代表象 素选择信号，t为读取用的电压。t平时悬空，读取数据时拉高，清零时拉低。结合图23和 图22我们可以看到，每个象素间转移读取(2D Pixel Transfer)感光象素涉及7个门，并 需要分享的读取电路的一部分。这似乎是一个很高的数字。事实上，只要采取了共享读取 方式，图23中的虚线框里的门电路(或其等效电路)，都是必不可少的。因此，每个象素间 转移读取(2D Pixel Transfer)感光象素只多用到三个普通的逻辑门。此外，都只 是简单的转移门。对于130纳米以下的半导体处理技术而言，比起读取电容FD来说，逻辑 门占的空间是很小的。图24显示的是图22中的读取电路，被4x4个基本象素共享时，复位信号Rst[k， 1]和读取模块选则信号Sel[k，l]的一种实现。在这种简化的实现中，Rst[k，l]和Sel[k， 1]都只依赖于行选信号Row[i]，而不依赖于列选信号Col [j]，因此，他们的标号也就简化 为Rst[k]和Sel[k]，从而产生Rst[k]和Sel[k]所需的门的数量，可以忽略不计。
具体实施例方式本发明包括一种新型的感光器件、读取方法、和读取电路。根据本发明的一个方面，在本发明示例的一种感光器件中，其感光象素具有象素 转移，特别是两维象素转移功能。在该感光器件中，全部取消读取电容，而是通过在象素阵 列中的部分象素或者全部象素之间，设置连接邻近象素(可以是两维中的上下左右各个方 向，甚至在多层感光器件，例如双面双层感光器件中，对于分处于设置有象素阵列的基层的 顶面和底面的感光象素，也可以进行象素转移，这种情况下，由于顶面感光象素和底面感光 象素处在光照方向的不同层面上，可以认为象素转移是一种三维的转移)的转移门，象素 的自身电荷，可以在适当的控制信号时序作用下，通过转移门而实现向邻近象素的转移。在 本文中，称象素自身感光而得到的电荷为象素的自身电荷，称其邻近象素转移过来的电荷 为该象素的转移电荷，即，若象素A和象素B为邻近象素，如果象素B的自身电荷被转移到 象素A中，则象素B的自身电荷在象素A中被称为象素A的转移电荷。一般的，可以在将象 素A的自身电荷读出后，再将象素B的自身电荷转移到象素A中。然而也可以将象素B的 自身电荷转移到象素A后，再从象素A中读出象素A的自身电荷和转移电荷的叠加，这将实 现象素A和象素B的电荷相加。特别的，当象素A的转移电荷不仅来自一个邻近象素，例如 除了象素B，还包括邻近象素C、D。这种情况下，从象素A中读取的电荷，将可能转移电荷的 叠加，例如B+C、B+D、C+D、B+C+D。也可能是象素A的自身电荷和多个转移电荷的叠加，例如 A+B+C、A+B+D、A+B+C+D等等。需要注意的是，在同种色彩下，电荷相加的参与象素数量可以 不受限制，而在不同色彩下，参与电荷相加的象素的色彩应当不超过两种色彩，以符合彩色 重建要求。总之，在本发明中，采用象素间电荷转移(2D PixelTransfer)方式，实现了利用 邻近象素来充当读取电容(FD)，从而可以在感光器件中省略掉读取电容。象素的读取，采用 行列扫描式的读取方式，关于行列扫描的具体时序控制，将在后文详细说明。根据本发明的另一方面，如图21，本发明示例的感光器件，其读取电路将可以适宜 的采用一种新的主动与被动象素混合的读取电路。由于被动象素不怎么占空间，而主动象 素的读取电路可以多点共享，因此，将它们合在一起选择使用，带来很多好的效果。图21所 示的只是一个简单的例子而已。主动象素的种类和多点共享的形式非常之多，因此，我们仅 以一个例子来说明主动与被动象素混合的基本原理。如图21所示，当开关Ts合上的时候， 主动象素的读取电路将起作用。当开关Ts打开的时候，被动象素的读取电路将起作用。如前所述，依赖于象素间的电荷转移，本发明的又一方面是实现了一种不相邻象 素之间的相同或不同色彩的电荷相加合并。通过象素间的电荷转移，可以将待合并的象素 逐步转移到同一个已经使用并刚被清零的邻近象素里去。如图18或图19所示，这种合并， 需要遵循非常严格准确的控制时序和象素转移方向。例如，图18中为了将G1与G2合并， 通过电荷转移的时序控制，先将G1和G2分别转移到XI和X2中，然后在将XI和X2中的电 荷同时转移到X3中。使用上述具有象素间转移功能和/或主动象素和被动象素混合读取方式的感光 象素作为基本感光象素，每个基本感光象素再连接有感光时间控制电路(包括清零复位)， 象素转移控制，和象素读取电路，将使得以该种感光象素构成的象素阵列具有更佳的性能。所述基本感光象素的读取电路包括被动象素读取电路(如图1)，主动象素读取电 路(如图2和图3)，或主被动混合的读取电路(如图21)。
将所述基本感光象素按如下方式排列，从而可组成一种全新的感光器件将所述 的基本感光象素，根据彩色，单色，或多光谱(包括可见光和红外)等需要而按照预设图案 重复排列。感光器件的色彩的上述预设图案可以包括贝叶图案，蜂窝图案，单色图案， CyYeMgX图案等，其中X可为R(红)，G(绿)，B (兰)的任意一种色彩。上述的感光器件，可以做成单面单层，单面双层，单面多层，双面双层，和双面多层 等不同类型的感光器件。上述的感光器件的感光方式可以包括正面感光，背面感光，和双向感光等多种方 式。在采样和子采样方面，本发明示例的感光器件，其采样和子采样方式可以包括相 同或不同色彩的象素间的信号平均方式，电荷相加方式，或混合的、即部分合并象素色彩相 同，部分合并象素色彩不同的信号平均或相加方式。对于不同色彩的象素，感光器件的子采样方式采用色彩空间变换而实现。感光器件的采样和子采样的电路包括象素阵列，行地址解码控制器，列地址解码 控制器，采样控制电路，放大和模数转换模块，色彩变换和子采样及图象处理模块，输出控 制模块，芯片总控制模块，和其它可能的模块。所述行地址解码控制器的输出信包含行选信号和行控制矢量信号，所述列地址解 码控制器的输出信号包含列选信号和列控制矢量信号。在前文中，我们已经将子采样过程区分为第一合并采样过程、第二合并采样过程、 以及可选的第三合并采样过程。对应于这几个过程，我们分别采用第一合并单元、第二合并 单元和第三合并单元来实现上述几个合并采样过程。当然，这几个单元只是从其实现功能 的角度对器件的一种模块划分，从物理器件的角度，这些功能单元可以是由一个物理上的 模实现其功能，也可以是多个物理上的模块组合实现其功能，又或者这些功能单元集成在 一个物理的模块中。总之，本文中的第一合并单元、第二合并单元和第三合并单元的描述， 只是从其功能上一种描述，而不具体的限定其物理上的实现方式。具体的，在如图12所示的示例中，实现所需子采样功能的是行地址解码控制器和 列地址解码控制器。行地址解码控制器将输出两类信号，行选信号Row[i](每行一条线) 和行控制矢量信号RS[i](每行一条或多条线)，其中i为行的标号。类似地，列地址解码控 制器将输出两类信号，列选信号Col[j](每列一条线)和列控制矢量信号T[j](每列一条 或多条线)，其中j为列的标号。行选信号Row[i]是用来做行的选择，而列选信号Col [j]是用来做列的选择。这是 两组相对标准的信号。行控制矢量信号RS[i]是对现有CMOS行控制信号的扩展(每行一 条线扩展到每行多条线)，而列控制矢量信号T [j]，有的CMOS感光器件根本没有，即使有， 也是一列只有一个。下面我们以图22至图24的一个具体实现来说明，如蚪1]，&)1[」]，1 [1]，和1[」] 的内容和作用，以及这些控制信号在全图采样和子采样时的时序情况。图22显示的是将图13，图20，和图21结合的一种实现，亦即用象素间转移读取 (2DPixel Transfer)感光象素做基本象素，采用N-点共享的主动象素和被动象素功能混 合的读取电路的一般化情况。图中[i，j]用来代表一个典型象素的行位置和列位置的下标，[k，1]用来标识第[k，1]个读取电路，[m，n]用来说明，不同行和列的象素可以共用同 一个读取电路。图中可见，每一个象素P[i，j]都涉及到三个控制信号Tg[i，j]，，Th[i，j]， 和Tv[i，j].Tg是读取控制信号，Th是水平转移控制信号，Tv是垂直转移控制信号，而Ts为 主动象素读取或被动象素读取的选择开关。图23显示的是Tg，Th，和Tv三个信号的一种实 现。图24显示的图22中Rst[k，l]和Sel[k，l]的一种简化实现，亦即Rst [k，1]和Sel[k， 1]不依赖于Col[j]而退化为Rst[k]和Sel[k],在这个实现里，除Row[i]和 Col[j]外，还有 Reset，SEL，TH，TV，TG，Vr，Ts 这 7 个 全局控制信号。Ts可以由芯片总控制模块CC来控制。Reset，SEL，TV可以归为RS[i]，而 Vr, TH，和TG可归为T[j],这种归类不是唯一的。在全图采样时，有两种方式来读取信号。一种是用上一行的象素作读取电容。另 一种是用左边(或右边)已经读取过的象素作读取电容。第一种情况时序简单很多，我们 现在简单说明一下这种方式的操作流程。如图17所示，设R1的位置行列地址为[i，j]，则 读取R1的控制信号时序如下1. t0时钟R1上方的象素G1被清零复位。在时钟的上升沿，设置Row[i-l]和 Col[j]选择G1的地址，此时并将Rst [i-1]设为零。并在下个时刻将Rst [i-1]拉高。在时 钟的下降沿，可以接着读取G1上面的零值做相关采样。亦即，此时可以相应地把SEL打开， 读取G1上的电荷。2. tl时钟R1上的电荷被转移到G1并被同时读取。在时钟的上升沿，设置Row[i] 和Col[j]选择R1的地址，并将TV拉高。在时钟的下降沿，设置Row[i-l]和Col[j]选择 G1的地址，和把SEL打开，读取G1上的电荷。如此循环往复地读取其它象素。优选地，在全图读取时，Ts可以合上，做主动象素 读取。子采样时，根据采样因子MxN的情况和所选择的象素合并方法以及单层或双层感 光象素的图案分布，控制信号的时序可以非常复杂。但对于数字电路而言，因为一个芯片只 需要处理固定的几种情况，都是可以对付的。我们举两个例子，来说明利用象素转移来实现 象素合并的原理。在这两个例子中，各个控制信号之间的关系，采用如图22至24的实现方 式。这些实现方式不是唯一的，仅仅作为举例说明而已。如图18所示的隔列象素合并情况，设G1的位置行列地址为[i,j]，则G1和G2的 合并可以通过如下的控制信号时序来完成l.tO时钟X1，X2，X3被清零复位。在时钟的上升沿，设置Row[i_l]和Col[j]， Col[j+l]，&Col[j+2]选择X1，X3，X2的地址，此时并将Rst [i-1]设为零。并在下个时刻 将Rst [i-1]拉高。2. tl时钟G1和G2被转移到XI和X2中。在时钟的上升沿，设置Row[i]和Col[j] 及Col [j+2]选择G1和G2的地址，并将TV拉高。3. t2时钟X1和X2被转移到X3中。在时钟的上升沿，先选择，Row [i-1]和Col[j] 并将Vr拉高。此时X3处于接受电荷转移的状态。在时钟的下降沿，设置Row[i_l]和 Col[j+l]及Col [j+2]选择X3和X2的地址，并将TH拉高，使得XI的电荷向右转移到X3， 而X2的电荷向左转移到X3。4.t3时钟将X3的信号读出。在时钟的上升沿，设置Row [i-1]和Col[j+l]，并将TG拉高(此时Vr仍然处于高电位)。在G2已经被读取后，B1和B2的读取就非常简单5. t2时钟:B1和B2被转移到G2中。在时钟的上升沿，先选择Row[i]和Col [j+2] 并将Vr拉高。此时G2处于接受电荷转移的状态。在时钟的下降沿，设置Row[i]和Col[j+2] 及Col [j+3]选择G2和B2的地址，并将TH拉高，使得B1的电荷向右转移到G2，而B2的电 荷向左转移到G2。6. t3或t4时钟将G2的信号读出。在时钟的上升沿，选择Row[i]和Col [j+2]， 并将TG拉高(此时Vr仍然处于高电位)。如果在t3时钟读出，那么器件必须具备同时读 取两个数据的能力，即两个放大和AD转换电路。如图19所示的两行合并和交叉合并情况，G1行和R1行的合并可以在一个时钟内 同时完成，即将R1行的象素，同时转移到上一行。这种情况很简单，我们不赘述控制信号的 时序情况。设G5的位置行列地址为[i，j]，G5和G6的合并，以及B3和R3的合并，可以用 下面的控制信号时序来完成l.tO时钟Rl，G3被清零复位。在时钟的上升沿，设置Row[i-l]和Col[j]及 Col[j+l]选择R1和G3的地址，此时并将Rst[i-1]设为零。并在下个时刻将Rst[i-1]拉
尚o2. tl时钟:B3被转移到G3中。在时钟的上升沿，设置Row[i]和Col[j+l]选择B3 的地址，并将TV拉高。3. t2时钟:G5和G6被转移到B3中，G3被转移到R1中。在时钟的上升沿，先选择 Row[i]和Col[j+l]，并将Vr和TH拉高。此时B3处于接受电荷转移的状态，而且G5向左 转移到B3。在时钟的下降沿，选择Row[i-l]和Col[j+l]，并将TV拉高，此时G5向上转移 到B3。4. t3时钟将B3的信号(原G5+G6)读出，并将R1和R3转移到G5。在时钟的上 升沿，设置Row[i]和Col[j+l]，并将TG拉高(此时Vr仍为高)，此时B3被读出。在时钟 的下降沿，设置Row[i]及Row[i+l]和Col [j]，并将TV拉高，此时R1向下，R3向上，被转移 到G5.5. t4时钟将G5的信号(原B3+R3)读出。在时钟的上升沿，设置Row[i]和 Col [j]，并将TG拉高(此时Vr仍为高)，此时G5被读出。交叉合并时序麻烦些，但也不过如此而已。在子采样时，对于每一个所支持的MxN采样因子(行缩小M倍，列缩小N倍)，行 地址解码控制器和列地址解码控制器，根据MxN采样因子和图像区域要求，对应每一个输 出行，同时将需要合并的行所对应的所有Row[i]和RS[i]值置成高或低，并同时对应每一 个输出列，接着将需要合并的列的所有Col[j]和T[j]的值置成高或低，使得所有需要合并 的象素(电荷/电压)值，能够依次转移到其它象素，在电荷合并之后，再依读取顺序(经 过读写电路)输出到输出总线上。同时，必要的时候，行地址解码控制器和列地址解码控制 器还将根据MxN采样因子和图像区域要求，进行必要的跳行和跳列的操作或抛弃多余的色 彩。不同的MxN采样因子，输出总线上在不同的时间可能得到不同的色彩。相应地，其 它系统功能模块，如放大和模数转换模块，色彩变换和子采样及图像处理模块，还有输出控制模块，都需要做相应的协调工作。这个系统的总的控制，可以通过芯片总控制模块(图12 中的CC模块)来完成。注意到，除了放大和模数转换模块和象素阵列外，其它模块，主要都 是数字处理电路，因而可以比较容易地在器件外围实现，从而使得感光器件的布线相对简在本发明中，可能同时好几行被同时选中，也可能同时好几列被同时选中，甚 至几行和几列被同时选中。虽然在之前的某些技术中(如美国专利US6，801，258B1， US6, 693，670B1, US7, 091，466B2, US7, 319，218B2等等)，同样会有好几行或好几列被同时 选中，但由于合并采样的方式不同，因而，行选信号和列选信号的时序和波型是完全不同 的。例如，在进行图18中的第二合并采样中，第一行的第一列和第三列被同时选中时，这 两列的数据并没有立即放在输出总线上，而是被同时转移到了上一行的第一列和第三列的 (不感光的哑)象素里。这种情况在之前的子采样方法中是不可能出现的。更具体地，在做任一 MxN因子的子采样时(M彡2，N彡2)，首先做两行或两列，或 两行和两列的合并采样的第一合并采样过程，然后再在第一合并采样的基础上完成M行xN 列的子采样。在第一合并采样之后的子采样(总的MxN子采样)，即第二合并采样过程，可通过 以下各种方式单独或联合来完成直接输出到总线的信号自动平均方式、跳行或跳列方式、 和逐个采样方式。而第三合并采样过程，如果有的话，可通过如下两种方式单独或联合来完 成色彩空间变换方式和后端数字图像缩放方式。我们知道，在一个象素阵列中，是含有相当多的感光象素的，尤其对于双层或多层 感光器件，色彩的种类和几何分布情况就非常丰富。显然，第一合并采样过程也相应的针对 多个第一合并象素(第一合并采样过程中进行合并的象素。该概念用来指代进行第一合并 后的象素，例如，在第一合并过程中，象素B的自身电荷被转移到象素A中，此时，象素A中 存在象素A的自身电荷和象素B转移来的转移电荷，此时，用第一合并象素的概念表示象素 A中的叠加采样数据A+B，这并不代表物理上，在象素阵列中存在一个“第一合并象素”)，因 而，在进行第一合并采样过程时，这些第一合并象素从象素的色彩合并的角度上说，其用作 合并的色彩选择是多样的，可以采用同色合并的方式，异色合并的方式，混杂合并方式(部 分象素色彩相同，部分不同)，也并可以选择性地丢掉多余的色彩。色彩空间的变换包括RGB到CyYeMgX (X为R，G，B的任一种)空间的变换，CyYeMgX 到YUV空间的变换，和RGB到YUV空间的变换。注意到RGB到CyYeMgX空间的变换，可以在模拟信号空间完成，也可以在数字空间 完成，因此，它可以在第一合并过程，第二合并过程，或第三合并采样过程中的任何一个过 程中来做。但CyYeMgX到YUV空间的变换和RGB到YUV空间的变换，则只能在数字信号空 间来做，也就是说只能在第三合并采样过程中来做。更具体地，象素阵列部分，由复数的按方阵排列的两个，三个或四个基本象素一 组的宏象素组成。其中宏象素中的基本象素可由被动象素组成，也可由不带FD的3T，4T， 5T，6T 主动象素(参见《CMOS/CCD Sensor and Camera Systems)), Gerald C. Hoist and TerrenceS. Lomheim, JCD Publishing, ISBN :980970774934，2007，pp. 99-101)组成，而每个 基本象素可以是单面单层，单面双层，双面双层、或双面多层的复合象素。即一个基本象素 中包含一个或多个基本象素单元，基本象素单元沿光照方向分层布置，并可以分布在布置感光象素的基层的顶面和/或底面。所述的由主动象素构成的基本感光象素的读取电路除了可以采用已有的不共享 方式，4-点共享方式，6点共享方式，和8点共享方式外，还可以采用任意的N-点共享方式 (如图20)。对于双层或多层感光器件，除了第一合并采样过程的色彩选择更加丰富多彩外， 其共享采样电路和色彩合并的方式也更丰富，而且在第一行和第一列的合并采样时，很多 种图案很容易就可以采用是电荷相加的方式(参见《一种多光谱感光器件及其采样方法》 (中国申请号200910105948. 2)。注意到，N个信号在采用电荷相加的方式合并时，信噪比的改进上限倍，而 N个信号在采用信号平均的方式合并时，信噪比的改进上限为#倍。因而电荷相加至少是 子采样中最优的方式之一。感光象素的数字信号将放进缓存里，由色彩变换和子采样及图象处理模块，做进 一步的处理。在全图采样的情况下，不做子采样，对于大阵列图像感光器件，通常也不做任 何色彩变换。因而在此模式下，芯片总控制模块CC会做出相应的控制，让感光象素的数字 信号跳过色彩变换和子采样模块，直接进入到图像处理模块。经过感光器件内含的图像处 理之后，再由输出模块输出到感光器件的对外接口。在子采样时，情况会复杂很多。但是对于一个具体的感光器件，子采样因子MxN可 以只支持少数几种。相应地，芯片总控制模块CC，行地址解码控制器，以及列地址解码控制 器可以只考虑所支持的MxN子采样因子。例如，一个5百万象素的感光器件，可以只考虑支 持2x2，2xl，4x4，8x8的四种情况。第二合并采样过程通常不涉及电荷相加，因而通常采用的是如下三个方式直接 输出到总线的信号自动平均方式、跳行或跳列方式，逐个采样方式。这三个方式都非常传统 和简单，为本领域技术人员所熟知，不在此赘述。第三合并采样过程是在数字图像空间完 成，采用的也是相对标准的数字图像缩放技术。芯片总控制模块CC在采样的不同时刻，可以算出正在读取的象素的色彩，并对它 进行相应的处理。对于选定的象素采样次序，芯片总控制模块CC将相应地控制放大和模数 转换模块，将不同的色彩，经过不同的放大电路，然后进入色彩变换和子采样及图像处理模 块，还有输出控制模块，以便对不同的色彩做不同的处理。更详尽的介绍已经超出了本发明 的范畴。现有的子采样方式主要是在相同色彩的象素间进行，而且主要采用的象素平均和 跳行或跳列的方式。这些方法，对于丰富多彩的双层或多层感光器件而言，就显得过于局限 和苍白无力。本发明提出的子采样方法，通过色彩空间变换的方式，即可以在相同色彩间进 行，也可在不同色彩间进行，也可混合进行(即部分在相同色彩间进行，部分在不同色彩间 进行)。此外，本发明提出的电荷相加的信号合并方式，只需将n个信号合并，就能达到接近 于n3个信号相加的效果。因而，本发明的子采样方法相比现有的子采样方法，将可具有更 好的图像质量，特别的，将本发明用于双层或多层感光器件的时候，就能产生不可胜数的简 单而又优秀的子采样方式。以上我们只是以单层和双层感光器件和少数例子，来说明本发明的精髓和内容。 这些具体的条件，并不是本发明的限制。相反，将本发明用于更为复杂的设计，如5T/6T主动象素，或多层感光器件，其效果可能更为明显。
权利要求
一种感光器件，包括象素阵列和读取电路，其特征在于，所述象素阵列中，至少在部分象素间设置有连接邻近象素、并实现相连象素间电荷转移的转移门，所述读取电路用于从一个象素中读取该象素的电荷，所述电荷是该象素自身电荷、来自该象素邻近象素的转移电荷、该象素自身电荷与其一个或一个以上邻近象素的转移电荷的叠加、和该象素的两个或两个以上邻近象素的转移电荷的叠加的至少一种。
2.如权利要求1所述的感光器件，其特征在于，所述部分象素中，一个象素通过所述转 移门连接的邻近象素包括该象素上下左右四个方向的邻近象素。
3.如权利要求1或2所述的感光器件，其特征在于，所述象素阵列中的各个象素间都设 置有所述转移门。
4.如权利要求1至3任一所述的感光器件，其特征在于，所述读取电路是在读出与之相 连的象素的自身电荷并对该象素清零后，再读取从该象素的邻近象素转移过来的电荷的。
5.如权利要求1至4任一所述的感光器件，其特征在于，所述读取电路包括主动象素读 取电路、被动象素读取电路、或主动象素与被动象素混合读取电路。
6.如权利要求5所述的感光器件，其特征在于，所述主动象素包括3T、4T、5T、或6T主 动象素。
7.如权利要求1至6任一所述的感光器件，其特征在于，所述读取电路的共享方式包括 无共享方式、4点共享方式、6点共享方式、8点共享方式、或任意点共享方式。
8.如权利要求7所述的感光器件，其特征在于，当所述读取电路的共享方式为4点共 享方式、6点共享方式、8点共享方式、或任意点共享方式时，共享一个读取电路的一个象素 集中，与该读取电路不相连的象素到与该读取电路相连的象素间的转移距离不超过4个象素。
9.如权利要求1至8任一所述的感光器件，其特征在于，所述感光器件包括单面单层、 单面双层、单面多层、双面双层、双面多层感光器件。
10.如权利要求1至9任一所述的感光器件，其特征在于，所述感光器件的感光方式包 括正面感光、背面感光、或双面感光方式。
11.如权利要求1至10任一所述的感光器件，其特征在于，所述象素阵列中的象素根据 单色、彩色、或包含可见光和红外的多光谱感光所要求的预设图案重复排列。
12.如权利要求11所述的感光器件，其特征在于，所述预设图案包括贝叶图案、蜂窝图 案、单色图案，CyYeMgX图案，其中X是R(红)、G (绿)、B (蓝)中的任意一种色彩。
13.—种感光器件的读取方法，其特征在于，包括在所述感光器件的象素阵列中的至少部分象素间，设置连接邻近象素、并实现相连象 素间电荷转移的转移门；从一个象素中读取该象素的电荷，所述电荷是该象素自身电荷、来自该象素邻近象素 的转移电荷、该象素自身电荷与其一个或一个以上邻近象素的转移电荷的叠加、和该象素 的两个或两个以上邻近象素的转移电荷的叠加的至少一种。
14.如权利要求13所述的读取方法，其特征在于，从一个象素中读取该象素的邻近象 素的转移电荷，是在读出与之相连的象素的自身电荷并对该象素清零之后。
15.如权利要求13或14所述的读取方法，其特征在于，包括采样和子采样过程，所述 采样和子采样过程包括第一合并过程，用于对所述象素阵列中的紧邻的同行异列、异行同列、或异行异列的象素间进行两两合并采样，获得第一合并象素的采样数据；第二合并过 程，用于对第一合并过程得到的第一合并象素的采样数据进行合并采样，获得第二合并象 素的采样数据。
16.如权利要求15所述的读取方法，其特征在于，还包括第三合并过程，用于对第二 合并过程得到的第二合并象素的采样数据进行合并采样，获得第三合并象素的采样数据。
17.如权利要求15或16所述的读取方法，其特征在于，所述第一合并过程或第二合并 过程的象素合并采样方式为相同或不同色彩象素间的电荷相加方式或不同色彩象素间的 信号平均方式，其中不同色彩象素间的象素合并方式遵照色彩空间变换的方式，以满足色 彩重建的要求。
18.如权利要求15至17任意一项所述的读取方法，其特征在于，所述第一过程或第二 合并过程的基于色彩的合并采样方式包括同色合并方式、异色合并方式、混杂合并方式、或 选择性抛弃多余色彩方式，且第一合并过程和第二合并过程中至少一个合并过程不是同色 合并方式。
19.如权利要求15至17任意一项所述的读取方法，其特征在于，所述第一合并过程或 第二合并采样过程的基于位置的合并采样方式包括以下几种方式中的至少一种直接输出 到总线的信号自动平均方式、跳行或跳列方式、和逐个采样方式。
20.如权利要求15至19任意一项所述的读取方法，其特征在于，所述第三合并采样过 程进行的合并采样方式包括色彩空间变换方式、后端数字图像缩放方式。
21.如权利要求17或20所述的读取方法，其特征在于，所述色彩空间变换包括RGB 到CyYeMgX空间的变换、RGB到YUV空间的变换、或CyYeMgX到YUV空间的变换、其中X为 R(红)、G(绿)、B(蓝)中的任意一种色彩。
22.如权利要求15至21任意一项所述的读取方法，其特征在于，其全图采样的方式包 括逐行扫描、逐行读取方式或逐行扫描、隔行或跨行读取方式。
23.—种感光器件的读取电路，用于读取所述感光器件的象素阵列中的象素电荷，其特 征在于，所述象素阵列中，至少在部分象素间设置有连接邻近象素、并实现相连象素间电荷 转移的转移门，所述读取电路读取的所述象素电荷是该象素自身电荷、来自该象素邻近象 素的转移电荷、该象素自身电荷与其一个或一个以上邻近象素的转移电荷的叠加、和该象 素的两个或两个以上邻近象素的转移电荷的叠加的至少一种。
24.如权利要求23所述的读取电路，其特征在于，所述象素阵列中的至少部分象素连 接的所述读取电路为主动象素和被动象素混合读取电路。
25.如权利要求23或24所述的读取电路，其特征在于，所述读取电路设置有象素清零 或复位信号。
全文摘要
本发明涉及一种感光器件及其读取方法、读取电路，所述感光器件包括象素阵列和读取电路，所述象素阵列中，至少在部分象素间设置有连接邻近象素、并实现相连象素间电荷转移的转移门，所述读取电路用于从一个象素中读取该象素的电荷，所述电荷是该象素自身电荷、来自该象素邻近象素的转移电荷、该象素自身电荷与其一个或一个以上邻近象素的转移电荷的叠加、和该象素的两个或两个以上邻近象素的转移电荷的叠加的至少一种。本发明的感光器件具有加工和读取方式简单的特点。
文档编号H01L27/144GK101853861SQ20091010647
公开日2010年10月6日 申请日期2009年4月1日 优先权日2009年4月1日
发明者胡笑平 申请人:博立码杰通讯(深圳)有限公司