半导体器件的制造方法、半导体器件以及配线基板的利记博彩app

专利名称：半导体器件的制造方法、半导体器件以及配线基板的利记博彩app
技术领域：
本发明涉及半导体器件的制造方法、半导体器件以及配线基板。 更具体地说，本发明涉及使半导体芯片的端子电极间隔与配线基板的 端子电极间隔一致的半导体器伴的制造方法、半导体器件以及配线基 板。
背景技术：
随着无处不在的网络社会的到来，对减小电子设备的尺寸和重 量的需求以及使电子设备具有更快的速度和更强的性能的需求逐渐 增加。尤其是，伴随着更精细的半导体设计规则技术的发展，形成
IC (例如LSI系统)的半导体芯片的集成度也越来越高。半导体芯片 的端子电极(管脚)数量随着集成度的提高而增加。
因此，当半导体芯片的管脚数量越来越多时，半导体芯片的端 子电极间隔(节距)变窄。例如，当在0.35|im代的设计规则中必须 使用约60pm的窄节距时，lOO)im、 70|im、 50pm等窄节距就变得很 普遍了。
另一方面，在安装这种半导体芯片的配线基板中，以C4凸点节 距为代表的相邻端子电极之间的间隔很大(约100pm-200|am)。很 难制造与上述lOOium、 70pm、 50|am等窄节距相匹配的配线基板。因 此，用于将上述半导体芯片安装在配线基板上并且进行电连接的工艺 变得非常重要，其中该半导体芯片随着管脚数量的增加而具有更窄节 距的端子电极。
一般来说，作为将管脚数量增加的半导体芯片安装在配线基板 上并且与该配线基板进行电连接的安装方法，倒装芯片连接是一种重 要方法。现有的普通安装技术是以半导体芯片的电路侧朝上的方式利 用细金属线使配线与端子结合的引线结合法。然而，在倒装芯片连接中，以半导体芯片的电路侧朝下的方式利用焊料和金属端子(凸点) 使半导体芯片与配线基板连接，从而进行电连接。因为配线长度比结 合引线的长度短，所以倒装芯片连接具有极好的电气特性并且适合更 快的速度和更高的密度。由于端子还可以二维地设置在半导体芯片的 正下方，所以倒装芯片连接具有易于将管脚数量(端子数量)增加到 例如几千个管脚的特征。此外，由于倒装芯片连接的结构能够从半导 体芯片的背面散热，所以倒装芯片连接还具有极好的散热性。
如果半导体芯片的端子电极间隔比配线基板的端子电极间隔 小，那么难以将半导体芯片直接安装在配线基板上。图1是当半导体
芯片120的端子电极140之间的间隔Dl小于配线基板170的端子电 极150之间的间隔D2时的半导体芯片120和配线基板170的示意性 剖视图。在这种情况下，进行以下安装方法在半导体芯片与配线基 板之间设置带有复杂沉积的绝缘层和配线层的高密度多层配线基板， 通过倒装芯片方式将半导体芯片安装在高密度多层配线基板上，再通 过BGA结合方式将其上安装有半导体芯片的高密度多层配线基板安 装在普通配线基板(母板)上。这是倒装芯片球栅阵列封装(FCBGA， Flip Chip Ball Grid Array)。在FCBGA中，将高密度多层配线基板 安装在普通配线基板上的安装方法是BGA;除了BGA以外，还可以 使用针栅阵列封装(PGA， Pin Grid Array)或线栅阵列封装(LGA， Line Grid Array)，并且安装方法相应地称为FCPGA或FCLGA。
然而，上述FCBGA等涉及的问题在于，必须使用带有复杂沉积 的绝缘层和配线层的高密度多层配线基板。
作为能够在不使用具有复杂沉积结构的高密度多层配线基板的 情况下使半导体芯片与配线基板直接电连接的半导体器件的制造方 法，可以采用将半导体芯片直接嵌入配线基板并且将半导体芯片安装 在配线基板中的方法，以及利用焊球将安装在基板(用于机械支撑半 导体芯片并具有导热功能)上的半导体器件安装在配线基板上的方法 等。
将半导体芯片直接嵌入配线基板的方法就是形成凹口以将半导 体芯片结合在配线基板中的方法。日本专利申请公开No.2003-7896公开了将半导体芯片结合在多层配线基板中，并且半导体芯片的配线 端子通过过渡层在配线基板中配线的方法。
利用焊球等将安装在基板(用于机械支撑半导体芯片并具有导 热功能)上的半导体器件安装在配线基板上的方法是以下方法利用 预定的安装方法在预定的基板上进行安装，形成与现有配线基板的端 子电极相对应的外部端子电极，利用焊球等安装方法将半导体芯片安
装在配线基板上。日本专利申请公开No.2002-16173公开了半导体器 件的制造方法的实施例，其中，形成由金属底板和树脂复合材料框架 组成的凹口，将半导体芯片嵌入该凹口，并设置绝缘层，然后形成与 现有配线基板的端子电极相对应的外部端子电极。日本专利申请公开 No.236941/1994公开了半导体器件的制造方法的实施例，其中，选择 具有高导热性的机械稳定基板，在该基板中形成空腔，连接半导体芯 片，并设置与半导体芯片的端子电极连接的配线和由绝缘层组成的薄 膜覆盖物，然后使半导体芯片与配线基板连接。
然而，在现有技术中使用的半导体器件的制造方法、半导体器 件和配线基板存在以下问题
首先，在日本专利申请公开No.2003-7896公开的方法中存在的 问题是不能使用任何想要的配线基板。具体地说，该方法存在以下
问题因为用于结合半导体芯片的凹口必须通过镗阶梯孔等方式形成
在配线基板表面上，并且必须提供由容易在结构中形成凹口的材料制 成且具有容易在结构中形成凹口的结构的配线基板，所以不能使用一 些想要的配线基板。
在日本专利申请公开No.2002-16173公开的方法中存在的问题
是必须具有提供框架的步骤。具体地说，必须具有以下步骤形成 由树脂复合材料制成的带孔的封装材料，其中孔的形状与半导体芯片 的形状相对应；将由带孔的封装材料制成的框架压力堆叠在由金属板
制成的底板上。另外，再将绝缘膜设置在顶面上，因而必须使框架的 厚度与半导体芯片的厚度相等。因此，存在加工步骤的稳定性和可靠 性的问题，从而存在支撑半导体芯片的机械强度降低和用于散发由半 导体芯片产生的热量的导热性降低的问题。
8此外，在日本专利申请公开No.236941/1994公开的方法中存在 的问题是没有考虑空腔的形成方法。具体地说，仅公开了将空腔铣
削成比半导体芯片略大的尺寸的方法，并且该方法缺乏加工精度和可
靠性。因此，难以设计出适应具有C4凸点节距等普通端子间隔的现 有配线基板的所需连接端子。

发明内容
本发明的示例性实施例提供了半导体器件的制造方法、半导体 .器件以及配线基板，其能够在不使用结构复杂的高密度配线基板的情 况下使半导体芯片的端子电极间隔与C4凸点节距等普通端子间隔一 致，并从而能够在使用现有配线基板的情况下增强用于支撑半导体芯 片的机械强度和用于散发由半导体芯片产生的热量的导热性。
最后，根据本发明，提供了以下手段
根据本发明第一方面的半导体器件的制造方法，该半导体器件 的制造力法具有
半导体芯片安装步骤把半导体芯片安装在支撑板上，并使所
述半导体芯片的设置有多个端子电极的一侧露出来；
绝缘层形成步骤形成绝缘层以覆盖所述半导体芯片的设置有 多个端子电极的一侧；
穿通电极形成步骤形成穿通电极，所述穿通电极与所述端子 电极连接并穿透所述绝缘层；
金属配线形成步骤在所述绝缘层上形成与所述穿通电极连接 的金属配线；以及
外部端子电极形成步骤在所述金属配线上形成用于使所述金 属配线与外部连接的外部端子电极，
其中，相邻的所述外部端子电极之间的间隔大于相邻的所述端 子电极之间的间隔。
本发明第二方面的特征在于，根据本发明第一方面所述的半导 体器件的制造方法，所述半导体芯片安装步骤是用粘合剂把所述半导
9体芯片粘接在所述支撑板上。
本发明第三方面的特征在于，根据本发明第一或第二方面所述 的半导体器件的制造方法，所述支撑板是铜板或科瓦铁镍钴合金板。
本发明第四方面的特征在于，根据本发明第一至第三方面中任 一方面所述的半导体器件的制造方法，所述绝缘层是环氧系树脂或聚 酰亚胺系树脂。
本发明第五方面的特征在于，根据本发明第一方面所述的半导 体器件的制造方法，所述半导体芯片安装步骤包括
金属膜形成步骤在所述支撑板上形成第一金属膜，并且在所 述第一金属膜上形成第二金属膜；
安装孔形成步骤使所述第二金属膜形成用于安装所述半导体 芯片的安装孔；以及
安装和粘接步骤把所述半导体芯片装入所述安装孔，并用粘 合剂把所述半导体芯片粘接在所述安装孔中。
本发明第六方面的特征在于，根据本发明第五方面所述的半导 体器件的制造方法，所述安装孔形成步骤是把干膜抗蚀剂沉积在所述 第二金属膜上，使所述干膜抗蚀剂曝光和显影以形成与所述安装孔相 对应的抗蚀图案，然后蚀刻形成有所述抗蚀图案的所述第二金属膜。
本发明第七方面的特征在于，根据本发明第五或第六方面所述 的半导体器件的制造方法，所述支撑板是铜板、科瓦铁镍钴合金板、 镍板和玻璃纤维环氧树脂板中的任一种板。
本发明第八方面的特征在于，根据本发明第五至第七方面中任 一方面所述的半导体器件的制造方法，所述第一金属膜含有金。本发明第九方面的特征在于，根据本发明第五至第八方面中任 一方面所述的半导体器件的制造方法，所述第二金属膜是由铜制成 的。
本发明第十方面的特征在于，根据本发明第一方面所述的半导 体器件的制造方法，所述半导体芯片安装步骤包括
安装孔形成步骤使所述支撑板形成用于安装所述半导体芯片 的安装孔；以及
安装和粘接步骤把所述半导体芯片装入所述安装孔，并用粘 合剂把所述半导体芯片粘接在所述安装孔中。
本发明第十一方面的特征在于，根据本发明第十方面所述的半 导体器件的制造方法，所述装孔形成步骤是把干膜抗蚀剂沉积在所述 支撑板上，使所述干膜抗蚀剂曝光和显影以形成与所述安装孔相对应 的抗蚀图案，然后蚀刻形成有所述抗蚀图案的所述支撑板。
本发明第十二方面的特征在于，根据本发明第十或第十一方面 所述的半导体器件的制造方法，所述支撑板是铜板或科瓦铁镍钴合金 板。
根据本发明第十三方面，提供了一种半导体器件，该半导体器 件具有-
半导体芯片；
支撑板，其支撑所述半导体芯片； 多个端子电极，其设置在所述半导体芯片上； 多个外部端子电极，其使所述端子电极与外部连接；以及 展开部分，其使所述端子电极与所述外部端子电极电连接，所 述展开部分包括
绝缘层，其覆盖所述端子电极；
穿通电极，其与所述端子电极连接并穿透所述绝缘层；以及
金属配线，其与所述穿通电极连接并形成在所述缘层上， 其中，相邻的所述外部端子电极之间的间隔大于相邻的所述端 子电极之间的间隔。
本发明第十四方面的特征在于，根据本发明第十三方面所述的 半导体器件，所述半导体芯片用粘合剂粘接在所述支撑板上，并且所 述半导体芯片的设置有所述端子电极的一侧覆盖有所述绝缘层。
本发明第十五方面的特征在于，根据本发明第十三或第I四方 面所述的半导体器件，还包括
第一金属膜，其设置在所述支撑板上；以及
第二金属膜，其通过第一金属膜设置在所述支撑板上，所述第 二金属膜具有用于安装所述半导体芯片的安装孔，
其中，所述半导体芯片被装入安装孔中，使半导体芯片的设置 有所述端子电极的一侧露出来，并且所述半导体芯片用粘合剂粘接在 安装孔中。
本发明第十六方面的特征在于，根据本发明第十三或第十四方 面所述的半导体器件，所述支撑板形成有用于安装所述半导体芯片的 安装孔，并且
所述半导体芯片被装入安装孔中，使半导体芯片的设置有所述 端子电极的一侧露出来，并且所述半导体芯片用粘合剂粘接在安装孔 中。
本发明第十七方面的特征在于，根据本发明第十三至第十六方 面中任一方面所述的半导体器件，安装有多个所述半导体芯片。
根据本发明第十八方面，提供了一种配线基板，该配线基板包
括
12根据本发明第十三至第十七方面中任一方面所述的半导体器
件；
配线基板基体，其上安装有所述半导体器件；以及 配线基板端子电极，其设置在所述配线基板基体上，并与所述 外部端子电极一一对应，
其中，所述外部端子电极与所述配线基板端子电极电连接。
根据本发明，使半导体芯片的端子电极间隔与C4凸点节距等普 通端子间隔一致，因而可以使用现有配线基板，并且可以增强用于支 撑半导体芯片的机械强度和用于散发半导体芯片所产生的热量的导热性。
从下面的详细描述、附图和权利要求书中将清楚地看出其他特 征和优点。


图1是示出现有配线基板的附图，并且是示意性示出当半导体 芯片的端子电极间隔小于配线基板的端子电极间隔时的半导体芯片 和配线基板的剖视图2是示意性示出根据本发明第一实施例的半导体器件的剖视
图3A (3A (a)至3A (d))是示意性示出根据本发明第一实 施例的半导体器件的制造方法的附图(第一步)；
图3B (3B (a)至3B (c))是示意性示出根据本发明第一实 施例的半导体器件的制造方法的附图(第二步)；
图4是示意性示出根据本发明第一实施例的第一修改例的半导 体器件的剖视图5A (5A (a)至5A (d))是示意性示出根据本发明第一实 施例的第一修改例的半导体器件的第一制造方法的附图(第一步)；
图5B (5B (a)至5B (d))是示意性示出根据本发明第一实 施例的第一修改例的半导体器件的第一制造方法的附图(第二步)；图5C (5C (a)至5C (c))是示意性示出根据本发明第 一 实 施例的第一修改例的半导体器件的第一制造方法的附图(第三步)；
图6 (6 (a)至6 (d))是示意性示出根据本发明第一实施例 的第一修改例的半导体器件的第二制造方法的附图7是示意性示出根据本发明第一实施例的第二修改例的半导 体器件的剖视图8A (8A (a)至8A (d))是示意性示出根据本发明第 一实 施例的第二修改例的半导体器件的第一制造方法的附图(第一步)；
图8B (8B (a)至8B (d))是示意性示出根据本发明第一实 施例的第二修改例的半导体器件的第一制造方汰的附图(第二步)；
图8C (8C (a)至8C (c))是示意性示出根据本发明第一实 施例的第二修改例的半导体器件的第一制造方法的附图(第三步)；
图9 (9 (a)至9 (d))是示意性示出根据本发明第一实施例 的第二修改例的半导体器件的第二制造方法的附图IO是示意性示出根据本发明第一实施例的第三修改例的半导 体器件的剖视图11A (11A (a)至11A (d))是示意性示出根据本发明第一 实施例的第三修改例的半导体器件的第一制造方法的附图(第一步)；
图11B U1B (a)至11B (d))是示意性示出根据本发明第一 实施例的第三修改例的半导体器件的第一制造方法的附图(第二步)；
图11C (11C (a)至11C (c))是示意性示出根据本发明第一 实施例的第三修改例的半导体器件的第一制造方法的附图(第三步)；
图12 (12 (a)至12 (d))是示意性示出根据本发明第一实施 例的第三修改例的半导体器件的第二制造方法的附图13是示意性示出根据本发明第一实施例的第四修改例的半导 体器件的剖视图14A (14A (a)至14A (c))是示意性示出根据本发明第一 实施例的第四修改例的半导体器件的第一制造方法的附图(第一步)；
图14B (14B (a)至14B (d))是示意性示出根据本发明第一 实施例的第四修改例的半导体器件的第一制造方法的附图(第二步)；图14C (14C (a)至14C (c))是示意性示出根据本发明第一 实施例的第四修改例的半导体器件的第一制造方法的附图(第三步)；
图15是示意性示出根据本发明第一实施例的第五修改例的半导 体器件的剖视图16是示意性示出根据本发明第一实施例的第六修改例的半导 体器件的剖视图17是示意性示出根据本发明第一实施例的第七修改例的半导 体器件的剖视图18是示意性示出根据本发明第一实施例的第八修改例的半导 体器件的剖视图19是示意性示出根据本发明第一实施例的第九修改例的半导 体器件的剖视图20是示意性示出根据本发明第二实施例的配线基板的剖视
图21是示意性示出根据本发明第二实施例的第一修改例的配线 基板的剖视图22是示意性示出根据本发明第二实施例的第二修改例的配线 基板的剖视图2 3是示意性示出根据本发明第二实施例的第三修改例的配线 基板的剖视图24是示意性示出根据本发明第二实施例的第四修改例的配线 基板的剖视图；以及
图25是示意性示出根据本发明第二实施例的第五修改例的配线 基板的剖视图。
具体实施例方式
下面参考附图描述实现本发明的最佳实施方式。 (第一实施例)
参考图2至图3B描述根据本发明第一实施例的半导体器件。 首先参考图2描述根据本发明实施例的半导体器件。
15图2是示意性示出根据本发明实施例的半导体器件的剖视图。 如图2所示，根据本发明实施例的半导体器件IO具有半导体芯
片20、支撑板30、端子电极40、外部端子电极50和展开部分(fan
out section) 60。
半导体芯片20具有半导体器件10的电气功能。该半导体芯片 20具有与该半导体芯片的外部电连接的端子电极40。相邻的端子电 极40之间的间隔为第一间隔D1。例如，D1可以设为约50pm-10(^m。
半导体芯片20的与其上设置有端子电极40的一侧相反的一侧 通过粘合剂31连接在支撑板30上。支撑板30支撑半导体芯片20， 保证半导休器件10的机械强度，并同时散发在半导体芯片20中产生 的热量。
外部端子电极50设置在展开部分60的表面上。外部端子电极 50是与半导体器件10的外部电连接的端子电极。相邻的外部端子电 .极50之间的间隔为第二间隔D2 。例如，D2可以设置为约 150,-180,。
所有外部端子电极50中的相邻外部端子电极50之间的间隔D2 大于所有端子电极40中的相邻端子电极40之间的间隔Dl。也就是 说，相邻的外部端子电极50之间的最小间隔大于相邻的端子电极40 之间的最大间隔。
展开部分60具有绝缘层61、穿通电极62和金属配线63。该展 开部分连接具有第一间隔D1的端子电极40和具有第二间隔D2的外 部端子电极50。
绝缘层61设置成覆盖半导体芯片20和设置在半导体芯片20上 的端子电极40。穿通电极62连接在端子电极40上，并且设置成穿 透绝缘层61。金属配线63连接在穿通电极62上，并且作为绝缘层 61的表面上的配线。
绝缘层61覆盖通过粘合剂31连接在支撑板30上的半导体芯片 20的形成有端子电极40的一侧。如图2所示，绝缘层61可以覆盖 半导体芯片20的侧面。
绝缘层61、穿通电极62和金属配线63各自形成为至少一层。当D1大致上等于D2时，绝缘层61、穿通电极62和金属配线63各 自形成至少一层，并且端子电极40与外部端子电极50可以电连接。 然而，例如，如果D2明显大于Dl (如D2约为Dl的两倍)，则绝 缘层61、穿通电极62和金属配线63可以各自形成为多个层以避免 配线交叉。在本实施例中，如图2所示，绝缘层61、穿通电极62和 金属配线63从支撑板30和半导体芯片20起按顺序各自形成为三个 层(如绝缘层61、 61a和61b，穿通电极62、 62a和62b以及金属配 线63、 63a和63b)。外部端子电极50设置成与设置在展开部分60 的表面上的金属配线63b连接。
接下来，将描述根据本实施例所述半导体器件IO所具有的把半 导体芯片20的相邻端子电极40之间的第一间隔Dl加宽到相邻外部 端子电极50之间的第二间隔D2的展开功能、保证机械强度的功能 以及保证导热性的功能。 '
首先描述展开功能。
首先，穿通电极62连接在端子电极40上并且竖直地形成，因 此相邻穿通电极6 2之间的间隔与第 一 间隔D1相同。
接下来，在与五个穿通电极62连接的金属配线63的五个部分 中，除了左右部分以外，金属配线63的中间三个部分形成为与穿通 电极62的顶部连接，因此金属配线63的相邻部分之间的间隔与第一 间隔D1相同。然而，金属配线63的与左右两个穿通电极62连接的 部分从左右两个穿通电极62的位置向左边和右边设置，以将第一间 隔Dl加宽到第二间隔D2。在本实施例中，例如，金属配线63的位 于左边和右边的两个部分距中心穿通电极的距离为2XD2。
接下来，穿通电极62a连接在金属配线63上并且竖直地形成， 因此除了左右穿通电极62a以外的中间三个穿通电极62a中的相邻穿 通电极62a之间的间隔与第一间隔Dl相同，并且位于左边和右边的 每一个穿通电极62a距中心穿通电极62a的间隔均为2XD2。
接下来，在与五个穿通电极62a连接的金属配线63a的五个部 分中，金属配线63a的中心、左边和右边三个部分形成为与穿通电极 62a的顶部连接。然而，金属配线63a的位于从左边和右边起第二位的两个部分从相应穿通电极62a的位置向左边和右边设置，以将第一 间隔Dl加宽到第二间隔D2。在本实施例中，例如，金属配线63a 的位于从左边和右边起第二位的两个部分距中心穿通电极的距离为 D2。
接下来，穿通电极62b连接在金属配线63b上并且竖直地形成。 因此，五个穿通电极6 2 b中的相邻穿通电极6 2 b之间的间隔与第二间 隔D2相同。
接下来，金属配线63b的五个部分形成为连接在五个穿通电极 62b的顶部。因此，金属配线63b的五个部分中的相邻部分之间的间 隔与第二间隔D2相同。
最后，五个外部端子电极50形成为连接在金属配线63b的五个 部分上。因此，第一间隔Dl (端子电极40之间的间隔)被加宽至第 二间隔D2，并且端子电极40与外部端子电极50连接。
如上文所述，提供了将第一间隔DK相邻端子电极40之间的间 隔)加宽至第二间隔D2 (相邻外部端子电极50之间的间隔)的展开 功能。
接下来，将描述半导体器件10的保证机械强度的功能和保证导 热性的功能。
半导体器件10具有半导体芯片20、端子电极40以及与端子电 极40数量一样多的外部端子电极50。第二间隔D2 (相邻外部端子 电极50之间的间隔)比第一间隔Dl (相邻端子电极40之间的间隔) 大。因此，半导体器件10的面积比半导体芯片20的面积大。主要通 过支撑板30保证半导体器件10的机械强度大于半导体芯片20的机 械强度。在根据本实施例的半导体器件10中，使用粘合剂31和绝缘 层61将半导体芯片20固定在支撑板30上，从而也通过粘合剂31 和绝缘层61保证机械强度。
另一方面，半导体芯片20通过粘合剂31和绝缘层61与支撑板 30热接触。半导体芯片20自端子电极40起通过穿通电极62、 62a 和62b以及金属配线63、 63a和63b与外部端子电极50电连接和热 连接。因此，在根据本实施例的半导体器件10中，保证了散发在半
18导体芯片20中产生的热量的导热性。
接下来，将描述形成半导体器件10的优选材料。
首先，支撑板30的材料不受限制；然而，可以使用例如由铜板、
或铝板、或科瓦铁镍钴合金板等制成的金属板。绝缘层61的材料不 受限制；然而，可以例如使用环氧系树脂、苯酚系树脂、苯氧基树脂、
聚酰亚胺系树脂、聚亚苯基系树脂、聚烯烃系树脂或氟系树脂。穿通
电极62的材料不受限制；然而，可以例如使用铜。粘合剂31的材料 不受限制；然而，可以例如使用通过把银添加到环氧树脂中而形成的 高导热性环氧粘合剂或金硅合金。金属配线63的材料不受限制；然 而，可以例如使用锡、铬、钛、镍、锌、钴、金、铜等。外部端子电
极50的材料不受限制；然而，可以例如使用焊料。
(根据第一实施例的半导体器件的制造方法)
接下来，将参考图3A和图3B描述根据本实施例的半导体器件 的制造方法。
图3A和图3B是示意性示出根据本实施例的半导体器件的制造 方法的附图。
首先，在图3A (a)所示的半导体芯片安装步骤中，将半导体 芯片20粘接到支撑板30上。在这种情况下，将粘合剂31预先施加 在支撑板30的将要粘接半导体芯片20的粘接面上，其中该支撑板例 如由厚度为100)im-1000iim的铜板制成，然后将半导体芯片20放置 并粘接到施加有粘合剂31的支撑板30上。半导体芯片20粘接在支 撑板30上，使得其上设置有端子电极40的一侧露出来(朝上)。
接下来，在图3A (b)所示的绝缘层形成步骤中，形成由环氧 系树脂或聚酰亚胺系树脂制成的绝缘层61。同时，绝缘层61形成为 在高度为例如100lam-800nm的半导体芯片20的其上设置有端子电极 40的一侧进一步覆盖例如5pm-30nm的厚度。也就是说，绝缘层61 的厚度是半导体芯片20的高度(例如，10(Vm-800|im)与覆盖半导 体芯片20的端子电极40的厚度(例如，5pm-30)am)之和，并且半 导体芯片20的端子电极40被绝缘层61覆盖。绝缘层61还可以形成 为紧密地覆盖半导体芯片20的侧面21。在本实施例中，如图3A(b)所示，半导体芯片20的侧面21也被绝缘层61紧密地覆盖。
接下来，在图3A (c)所示步骤中，例如利用激光(但不限于 该方法)使绝缘层61形成延伸到端子电极40的通孔64。
接下来，在图3A (d)所示的穿通电极形成步骤和金属配线形 成步骤中，例如通过半加成法形成穿通电极62以填充通孔64，并且 形成与穿通电极62连接的金属配线63。
同时，将金属配线63的与图3A (d)所示的五个端子电极40 中的位于左边和右边的两个最外侧端子电极40连接的部分布置成向 左右两侧伸展，以加宽端子间隔。
接下来，在图3B (a)和图3B (b)所示步骤中，使形成绝缘层 61、形成带通孔64的绝缘层61、以及形成穿通电极62和金属配线 -63的步骤重复两次。然而，在第一次重复中，形成绝缘层61a、通孔 '64a、穿通电极62a和金属配线63a，在第二次重复中，形成绝缘层 61b、通孔64b、穿通电极62b和金属配线63b。绝缘层61a和61b 可以形成例如5(im-30^im的厚度。将金属配线63a的与图3B (a)所 示的五个端子电极40中的位于从左边和右边起第二位的两个端子电 极连接的部分布置成向左右两侧伸展，以加宽端子间隔。因此，如图 3B (b)所示，在第二次重复中，穿通电极62b与金属配线63b的几 个部分以比第一间隔Dl宽的第二间隔D2彼此等距地隔开。
接下来，在图3B (c)所示的外部端子电极形成步骤中，形成 与金属配线63b连接的外部端子电极50。通过焊料或由电镀法形成 的铜形成外部端子电极50。
如上文所述，根据本实施例所述的半导体器件，使半导体芯片 的端子电极间隔与C4凸点节距等普通端子间隔一致，由此可以使用 现有的配线基板，并且可以增强用于支撑半导体芯片的机械强度和用 于散发半导体芯片所产生的热量的导热性。
在根据本实施例的半导体器件10中，使用了三层绝缘层61、穿 通电极62和金属配线63来保证展开功能。然而，如果可以使任意端 子电极40与外部端子电极50连接而不相互交叉，那么层的数量和金 属配线的长度不限于此。在根据本实施例的半导体器件的制造方法中，虽然通过例如半
加成法形成穿通电极62、 62a和62b并且形成金属配线63、 63a和 63b，但是可以在分开的步骤中形成穿通电极62、 62a和62b和金属 配线63、 63a和63b。
(第一实施例的第一修改例) 接下来，将参考图4至图6描述本发明第一实施例的第一修改例。
首先z将参考图4描述根据本发明第一实施例的第一修改例的 半导体器件。
图4是示意性示出根据第一修改例的半导体器件的剖视图。在 下面的描述中，用相同的附图标记表示前面已经描述过的部件并且不 再描述这些部件(类似的注释适用于下面的修改例)。
根据第一修改例的半导体器件与根据第一实施例的半导体器件 的不同之处在于在支撑板上通过第一金属膜设置第二金属膜，并且 该第二金属膜形成有将要装入半导体芯片的安装孔。
参考图4，与根据第一实施例的半导体器件(在根据第一实施例 的半导体器件中，通过粘合剂将半导体芯片粘接在支撑板上，然后在 半导体芯片的设置有端子电极的一侧覆盖绝缘膜)不同，根据第一修 改例的半导体器件10a的特征在于在支撑板30上通过第一金属膜 32设置第二金属膜33，该第二金属膜形成有将要装入半导体芯片20 的安装孔34，并且半导体芯片20装入安装孔34中以使其上设置有 端子电极40的一侧露出来，并且通过粘合剂31粘接在安装孔34中。
如图4所示，根据第一修改例的半导体器件10a具有半导体芯 片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20、端子电极40和外部端子电极50的结构与根据第一 实施例的半导体器件10的结构相同。
另一方面，支撑板30的两个面都覆盖有第一金属膜32。第二金 属膜33通过第一金属膜32形成在支撑板30的一个面上。第二金属 膜33的厚度大致上等于半导体芯片20的高度。将第二金属膜33去 掉与半导体芯片20的平面形状大致相同的形状，以形成安装孔34。
21通过粘合剂31把半导体芯片20的与其上设置有端子电极40的一侧 相反的一侧粘接在安装孔34中。
在第一实施例中，作为展开部分60的一部分的第一绝缘层61 包括厚度与半导体芯片20的高度几乎相等的部分；然而，在第一修 改例中，第一绝缘层61在除了半导体芯片20与安装孔34之间的缝 隙以外的所有部分中具有覆盖半导体芯片20的端子电极40的厚度。
接下来，将描述展开功能、保证机械强度的功能和保证导热性 的功能。展开功能与第一实施例的展开功能类似。对于机械强度和导 热性，由于半导体芯片20被装入安装孔34中，由此半导体芯片20 的侧面覆盖有第二金属膜33。因此，与第一实施例相比，可以进一 步增强机械强度和导热性。
接下来，将描述形成半导体器件10a的优选材料。第一绝缘层 61、穿通电极62、粘合剂31、金属配线63和外部端子电极50可以 使用与第一实施例的材料相同的材料。-
支撑板30的材料不受限制；然而，可以例如使用镍板。第一金 属膜的材料不受限制；然而，可以例如使用金。第二金属膜的材料不 受限制*，然而，可以例如使用铜。
(根据第一实施例的第一修改例的半导体器件的第一制造方
法)
接下来，将参考图5A至图5C描述根据第一修改例的半导体器 件的第一制造方法。
图5A至图5C是示意性示出根据第一修改树的半导体器件的第 一制造方法的附图。
首先，如图5A (a)所示，提供由厚度为例如100^im-1000^n的 镍板制成的支撑板30。预先用金对由镍板制成的支撑板30的两面进 行电镀，以形成由厚度为例如30nm-400nm的金制成的第一金属膜 32。
接下来，在如图5A (b)所示的金属膜形成步骤中，用铜对通 过在支撑板30上镀金形成的第一金属膜32的顶部进行电镀，以形成 由厚度为例如100nm-800pm的铜制成的第二金属膜33 。100(im-800^im的厚度大致上等于半导体芯片20的高度(例如 100,-800,)。
接下来，在图5A (c)所示的安装孔形成步骤中，在第二金属 膜33上形成由干膜抗蚀剂35制成的抗蚀图案。也就是说，把厚度为 例如10|im-3(^m的干膜抗蚀剂35沉积在第二金属膜33上并使其曝 光和显影，然后去除与半导体芯片20的平面形状相对应的部分以形 成抗蚀图案。该抗蚀图案的形状与随后在第二金属膜33中形成的、 用于安装半导体芯片20的安装孔34的形状一致。
接下来，在图5A (d)所示的安装孔形成步骤中，通过以下方 式形成安装孔34:使用氯化铜作为蚀刻液并且使用由形成在第二金 属膜33上的干膜抗蚀剂35制成的抗蚀图案作为蚀刻保护膜，对由铜 制成的第二金属膜33进行蚀刻。同时，沿由铜制成的第二金属膜33 的深度方向进行蚀刻。当蚀刻到达通过镀金形成的第一金属膜32的 表面时，停止蚀刻过程，因而可以保证用于安装半导体芯片20的安 装孔34的、其上将要安装半导体芯片20的安装面36的平整度。安 装孔34的深度等于第二金属膜33的厚度，第二金属膜33的厚度大 致上等于半导体芯片20的高度(例如100pm-800nm)，因此安装孔 34的深度大致上等于半导体芯片20的高度。
接下来，在图5B (a)所示的安装孔粘接步骤中，把半导体芯 片20装入安装孔34，并且用粘合剂31把半导体芯片20粘接在安装 孔34中。虽然可以使用高导热性环氧粘合剂作为粘合剂31，但是因 为安装面36是由金形成的，所以也可以使用金硅合金通过共晶结合 法把半导体芯片20粘接在安装孔34中。
接下来，在图5B (b)所示的绝缘层形成步骤中，形成由环氧 系树脂或聚酰亚胺系树脂制成的绝缘层61。具体地说，形成厚度为 例如5pm-3(^m的绝缘层61，以便覆盖装入安装孔34中的半导体芯 片20的设置有端子电极40的一侧和第二金属膜33的表面。如上文 所述，安装孔34的深度大致上等于半导体芯片20的高度，因此装入 安装孔34中的半导体芯片20的设置有端子电极40的一侧与第二金 属膜33的表面大致上处于同一高度。另外，绝缘层61还填充在半导体芯片20的侧面21与安装孔34之间的缝隙中。因此，用绝缘层61 覆盖半导体芯片20的端子电极40以实现平坦化。
接下来，例如使用激光形成通孔64 (图5B (c))，然后通过 例如半加成法形成穿通电极62，并且形成金属配线63 (图5B(d))。 此外，重复图5B (b)至图5B (d)的步骤两次，以形成展开部分 60 (图5C (a)和5C (b))和外部端子电极50 (图5C (c))。图 5B (c)、图5B (d)和图5C (a)至图5C (c)所示的步骤与图3A (c)、图3A (d)和图3B (a)至图3B (c)所示的第一实施例的 制造方法的步骤相同。与第一实施例相同，在第一次重复中，形成绝 缘层61a、通孔64a、穿通电极62a和金属配线63a，而在第二次重 复中，形成绝缘层61b、通孔64b、穿通电极62b和金属配线63b。 (根据第一实施例的第一修改例的半导体器件的第二制造方
法)—
'接下来，将参考图5B至图6描述根据第一修改例的半导体器件 的第二制造方法。
该制造方法与根据第一修改例的半导体器件的第一制造方法的 不同之处在于，使用加成法形成带有安装孔的第二金属膜。
参考图6，与根据第一修改例的半导体器件的第一制造方法(在 根据第一修改例的半导体器件的第一制造方法中，在支撑板上形成第 二金属膜，然后形成与安装孔相对应的抗蚀图案，对第二金属膜进行 蚀刻以形成安装孔)不同，第二制造方法的特征在于当在支撑板上 形成第一金属膜之后，在形成第二金属膜之前，形成与安装孔相对应 的抗蚀图案，然后形成第二金属膜，再去除抗蚀图案，以在第二金属 膜中形成安装孔。
图6是示意性示出根据第一修改例的半导体器件的第二制造方 法的附图。参考图6 (a)至图6 (d)、图5B (a)至图5B (d)和 图5C (a)至图5C (c)描述该制造方法。
首先，如图6 (a)所示，提供由厚度为例如100|im-1000|Lim的 镍板制成的支撑板30。预先用金对由镍板制成的支撑板30的两面进 行电镀，以形成由厚度为例如30nm-400nm的金制成的第一金属膜32。该步骤与图5A (a)所示的根据第一修改例的半导体器件的第一 制造方法的步骤相同。
接下来，在图6 (b)所示步骤中，在第一金属膜32上形成由干 膜抗蚀剂35制成的抗蚀图案。也就是说，把厚度为例如10pm-3(^m 的干膜抗蚀剂35沉积在第二金属膜33上并使其曝光和显影，从而形 成具有与半导体芯片20的平面形状相对应的形状的抗蚀图案。该抗 蚀图案的形状与随后在第二金属膜33中形成的、用于安装半导体芯 片20的安装孔34的形状一致。然而，与根据第一修改例的半导体器 件的第一制造方法相比，该抗蚀图案形状是正反颠倒的图案形状。
接下来，在图6(c)所示步骤中，用铜对第一金属膜32的形成 有抗蚀图案的顶部进行电镀，以形成由厚度为例如10(^m-800)am的 铜制成的第二金属膜33。 lOO^im-SOOum的厚度大致上等于半导体芯 片20的高度(例如100,-800,)。
接下来，在图6(d)所示步骤中，使干膜抗蚀剂35的留下作为 抗蚀图案的全部面曝光和显影，然后剥掉干膜抗蚀剂。因此，第二金 属膜33形成了用于安装半导体芯片20的安装孔34。安装孔34的深 度等于第二金属膜33的厚度，第二金属膜33的厚度大致上等于半导 体芯片20的高度(例如100pm-800^n)，因而安装孔34的深度大 致上等于半导体芯片20的高度。
此后，从把半导体芯片20装入安装孔34并把半导体芯片20粘 接在安装孔34中的步骤至形成外部端子电极50的步骤的那些步骤， 与图5B (a)至图5B (d)和图5C (a)至图5C (c)所示的根据第 一修改例的半导体器件的第一制造方法的那些步骤相同。
如上文所述，根据第一修改例所述的半导体器件，可以使半导 体芯片的端子电极间隔与C4凸点节距等普通端子间隔一致，并且把 半导体芯片装入安装孔，由此可以进一步增强机械强度和导热性。
在根据第一修改例的半导体器件10a中，使用了三层绝缘层61、 穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意 端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和 金属配线的长度不限于此。
25在根据本实施例的半导体器件的制造方法中，虽然通过例如半
加成法形成穿通电极62、 62a和62b并且形成金属配线63、 63a和 63b，但是可以在分开的步骤中形成穿通电极62、 62a和62b和金属 配线63、 63a和63b。
(第一实施例的第二修改例) 接下来，将参考图7至图9描述本发明第一实施例的第二修改例。
首先，将参考图7描述根据本发明第一实施例的第二修改例的 半导体器件。
图7是示意性示出根据第二修改例的半导体器件的剖视图。 根据第二修改例的半导体器件与根据第一实施例的第一修改例
的半导体器件的不同之处在于通过支撑板表面处理膜在支撑板上形
成第一金属膜。
参考图7，与根据第一实施例的第一修改例的半导体器件(在根 据第一实施例的第一修改例的半导体器件中，第一金属膜直接形成在 支撑板上)不同，根据第二修改例的半导体器件10b的特征在于通 过支撑板表面处理膜37在支撑板30上形成第一金属膜32。
如图7所示，根据第二修改例的半导体器件10b具有半导体芯 片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20、端子电极40、外部端子电极50和展开部分60的结 构与根据第一实施例的第一修改例的半导体器件ioa的结构相同。
另一方面，支撑板30的两个面都覆盖有支撑板表面处理膜37， 并且每一个支撑板表面处理膜37的表面都覆盖有第一金属膜32。在 支撑板30的一个面上，在第一金属膜32的表面上形成第二金属膜 33。与第一实施例的第一修改例一样，第二金属膜33的厚度大致上 等于半导体芯片20的高度，并且形成安装孔34，然后把半导体芯片 20装入安装孔34并粘接在安装孔34中。
通过支撑板表面处理膜37在支撑板30上形成第一金属膜32的 目的是为了使用任何需要的材料组合作为支撑板30与第一金属膜32 的组合。也就是说，如果难以在支撑板30上直接形成用作第二金属膜33的阻蚀层的第一金属膜32，那么可以通过支撑板表面处理膜37 在支撑板30上形成第一金属膜32。
具体地说，为了例如使用铜板作为支撑板30并且例如使用镀金 而形成的金作为第一金属膜32，如果直接对铜板的顶部镀金，那么 铜和金会扩散，因而不能进行镀金。因此，把由例如镍制成的支撑板 表面处理膜37设置在支撑板30的表面上作为扩散阻挡层。可以使用
与第一实施例的第一修改例的材料相同的材料作为另一种优选材料。 该半导体器件具有与第一实施例的第一修改例的半导体器件的
功能类似的展开功能、保证机械强度的功能和保证导热性的功能。因 此，与第一实施例相比，尤其可以进一步增强机械强度和导热性。
(根据第一实施例的第二修改例的半导体器件的第一制造方
法)
接下来，将参考图8A至图8C描述根据^二修改例的半导体器 件的第一制造方法。
图8A至图8C是示意性示出根据第二修改例的半导体器件的第 一制造方法的附图。
首先，如图8A (a)所示，提供由厚度为例如100)im-1000^n的 铜板制成的支撑板30。预先用镍对由铜板制成的支撑板30的两面进 行电镀，以形成由厚度为例如3pm-10(im的镍制成的支撑板表面处理 膜37。接下来，进行镀金，以形成由厚度为例如30nm-400nm的金 制成的第一金属膜32。
接下来，进行镀铜，以形成由铜制成的第二金属膜33 (图8A (b));在第二金属膜33上形成由干膜抗蚀剂35制成的抗蚀图案 (图8A(c));通过把由铜制成的第二金属膜33蚀刻至第一金属 膜32的表面的方式形成安装孔34 (图8A (d));把半导体芯片20 装入安装孔34并粘接在安装孔34中(图8B(a));以及形成绝缘 层61以覆盖半导体芯片20的端子电极40 (图8B (b))。此外， 例如使用激光形成通孔64 (图8B (c))，然后通过例如半加成法 形成穿通电极62，并且形成金属配线63 (图8B (d))。图8A (b) 至图8A (d)和图8B (a)至图8B (d)所示的步骤与图5A (b)至图5A (d)和图5B (a)至图5B (d)所示的第一实施例的第一修改 例的制造方法的步骤相同。
接下来，重复图8B (b)至图8B (d)的步骤两次，以形成展开 部分60 (图8C (a)和图8C (b))和外部端子电极50 (图8C (c))。 图8C (a)至图8C (c)所示的步骤与图5C (a)至图5C (c)所示 的第一实施例的第一修改例的制造方法的步骤相同。与第一实施例的
第一修改例相同，在第一次重复中，形成绝缘层61a、通孔64a、穿 通电极62a和金属配线63a，而在第二次重复中，形成绝缘层61b、 通孔64b、穿通电极62b和金属配线63b。
(根据第一实施例的第二修改例的半导体器件的第二制造方
法)
'接下来，将参考图8B至图9描述根据第二修改例的半导体器件 的第二制造方法。
该制造方法与根据第二修改例的半导体器件的第一制造方法的
不同之处在于使用加成法形成带有安装孔的第二金属膜。
参考图9，与根据第二修改例的半导体器件的第一制造方法(在 根据第二修改例的半导体器件的第一制造方法中，在支撑板上形成第 二金属膜，然后形成与安装孔相对应的抗蚀图案，再对第二金属膜进 行蚀刻以形成安装孔)不同，第二制造方法的特征在于当在支撑板 上形成第一金属膜之后，在形成第二金属膜之前，形成与安装孔相对 应的抗蚀图案，然后形成第二金属膜，再去除抗蚀图案，以在第二金 属膜中形成安装孔。
图9是示意性示出根据第二修改例的半导体器件的第二制造方
法的附图。将参考图9 (a)至图9 (d)、图8B (a)至图8B (d) 和图8C (a)至图8C (c)描述该制造方法。
首先，如图9 (a)所示，提供由厚度为例如lOOpm-lOOOpm的 铜板制成的支撑板30。预先用镍对由铜板制成的支撑板30的两面进 行电镀，以形成由厚度为例如3|im-l(Him的镍制成的支撑板表面处理 膜37。接下来进行镀金，以形成由厚度为例如30nm-400nm的金制 成的第一金属膜32。该步骤与图8A (a)所示的根据第二修改例的半导体器件的第一制造方法的步骤相同。
接下来，在图9 (b)所示步骤中，在第一金属膜32上形成由干 膜抗蚀剂35制成的抗蚀图案。也就是说，把厚度为例如10pm-3(^m 的干膜抗蚀剂35沉积在第一金属膜32上并使其曝光和显影，以形成 具有与半导体芯片20的平面形状相对应的形状的抗蚀图案。该抗蚀 图案的形状与随后在第二金属膜33中形成的、用于安装半导体芯片 20的安装孔34的形状一致。然而，与根据第二修改例的半导体器件 的第一制造方法相比，该抗蚀图案形状是正反颠倒的图案形状。
接下来，在图9 (c)所示步骤中，用铜对第一金属膜32的形成 有抗蚀图案的顶部进行电镀，以形成由厚度为例如100^m-80(^m的 铜制成的第二金属膜33。 100nm-800pm的厚度大致上等于半导体芯 片20的高度(例如100(im-800nm)。
接下来，在图9(d)所示步骤中，使干膜抗蚀剂35的留下作为 抗蚀图案的全部面曝光和显影，然后剥掉干膜抗蚀剂。因此，第二金 属膜33形成了用于安装半导体芯片20的安装孔34。安装孔34的深 度等于第二金属膜33的厚度，第二金属膜33的厚度大致上等于半导 体芯片20的高度(例如100|am-80(^m)，因而安装孔34的深度大 致上等于半导体芯片20的高度。
此后，从把半导体芯片20装入安装孔34并把半导体芯片20粘 接在安装孔34中的步骤至形成外部端子电极50的步骤的这些步骤与 图8B (a)至图8B (d)和图8C (a)至图8C (c)所示的根据第二 修改例的半导体器件的第 一制造方法的步骤相同。
如上文所述，根据第二修改例所述的半导体器件，可以使用更 宽范围的材料作为支撑板和第一金属膜，可以使半导体芯片的端子电 极间隔与C4凸点节距等普通端子间隔一致，并且把半导体芯片装入 安装孔，由此可以进一步增强机械强度和导热性。
在根据第二修改例的半导体器件10b中，使用了三层绝缘层61、 穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意 端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和 金属配线的长度不限于此。
29在根据本实施例的半导体器件的制造方法中，虽然通过例如加 成法形成穿通电极62、 62a和62b并且形成金属配线63、 63a和63b， 但是可以在分开的步骤中形成穿通电极62、 62a和62b和金属配线 63、 63a和63b。
(第一实施例的第三修改例)
接下来，将参考图10至图IIC描述本发明第一实施例的第三修 改例。
首先，将参考图IO描述根据本发明第一实施例的第三修改例的
半导体器件。
图IO是示意性示出根据第三修改例的半导体器件的剖视图。
根据第三修改例的半导体器件与根据第一实施例的第二修改例 的半导体器件的不同之处在于，支撑板是带有铺设在绝缘板表面上的 铜箔的板。
参考图10，与根据第一实施例的第二修改例的半导体器件(在
根据第一实施例的第二修改例的半导体器件中，支撑板为金属板)不
同，根据第三修改例的半导体器件10c的特征在于支撑板30是带 有铺设在绝缘板表面上的铜箔的板。
如图10所示，根据第三修改例的半导体器件lOc具有半导体芯 片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20、端子电极40、外部端子电极50和展开部分60的结 构与根据第一实施例的第二修改例的半导体器件10b的结构相同。
另一方面，支撑板30是绝缘板而不是金属板。支撑板30具有 其上铺设有铜箔38的两个面。在支撑板30的每个面上，铜箔38的 表面覆盖有支撑板表面处理膜37，并且支撑板表面处理膜37的顶面 覆盖有第一金属膜32。在支撑板30的一个面上，在第一金属膜32 上形成第二金属膜33。与第一实施例的第二修改例一样，第二金属 膜33的厚度大致上等于半导体芯片20的高度，并且形成安装孔34， 然后把半导体芯片20装入安装孔34并粘接在安装孔34中。
支撑板30是绝缘板而不是金属板，从而能够使用普通绝缘板作 为母板。也就是说，根据第三修改例，即使使用例如玻璃纤维环氧树脂板作为支撑板30，也可以制造半导体器件IOC。
具体地说，可以使用例如玻璃纤维环氧树脂板作为支撑板30并 且使用例如镀金的金作为第一金属膜32。把铜箔38铺设在由玻璃纤 维环氧树脂板制成的支撑板30的表面上，由此可以把由例如镍制成 的支撑板表面处理膜37设置在铜箔38，并且可以使用镀金而形成的 金作为位于支撑板表面处理膜37上的第一金属膜32。与第一实施例 的第二修改例一样，在铜箔38上设置由镍制成的支撑板表面处理膜 37，以便通过镀金形成由金制成的第一金属膜32。
该半导体器件具有与第一实施例的第二修改例的半导体器件的
功能类似的展开功能、保证机械强度的功能和保证导热性的功能。因 此，与第一实施例相比，尤其可以进一步增强机械强度和导热性。
(根据第一实施例的第三修改例的半导体器件的第一制造方 法) '
接下来，将参考图IIA至图IIC描述根据第兰修改例的半导体 器件的第一制造方法。
图IIA至图IIC是示意性示出根据第三修改例的半导体器件的 第一制造方法的附图。
首先，如图11A (a)所示，提供由厚度为例如100pm-1000nm 的玻璃纤维环氧树脂板制成的支撑板30 。预先把厚度为例如 lOpm-lOOjim的铜箔38铺设在由玻璃纤维环氧树脂板制成的支撑板 30的两面上，接着在支撑板30的两面上，用镍对铜箔38的表面进 行电镀，以形成由厚度为例如3pm-10^im的镍制成的支撑板表面处理 膜37。接下来，在支撑板30的两面上，用金对支撑板表面处理膜37 的表面进行电镀，以形成由厚度为例如30nm-400nm的金制成的第一 金属膜32。
接下来，进行镀铜，以形成由铜制成的第二金属膜33 (图11A (b));在第二金属膜33上形成由干膜抗蚀剂35制成的抗蚀图案 (图llA(c));通过把由铜制成的第二金属膜33蚀刻至第一金属 膜32的表面的方式形成安装孔34 (图11A (d));把半导体芯片 20装入安装孔34并粘接在安装孔34中(图llB(a));以及形成绝缘层61以覆盖半导体芯片20的端子电极40 (图11B (b))。此 外，例如使用激光形成通孔64 (图11B (c))，然后通过例如半加 成法形成穿通电极62，并且形成金属配线63 (图11B (d))。图 11A (b)至图11A (d)和图11B (a)至图11B (d)所示的步骤与 图5A (b)至图5A (d)和图5B (a)至图5B (d)所示的第一实施 例的第 一 修改例的制造方法的步骤相同。
接下来，重复图11B (b)至图11B (d)的步骤两次，以形成展 开部分60 (图11C (a)和图11C (b))和外部端子电极50 (图11C (c))。图11C (a)至图11C (c)所示的步骤与图5C (a)至图 5C (c)所示的第一实施例的第一修改例的制造方法的步骤相同。与 第一实施例的第一修改例相同，在第一次重复中，形成绝缘层61a、 通孔-64a、穿通电极62a和金属配线63a，而在第二次重复中，形成 绝缘层.61b、通孔64b、穿通电极62b和金属配线63b。
('根据第一实施例的第三修改例的半导体器件的第二制造方
法)
接下来，将参考图IIB至图12描述根据第三修改例的半导体器 件的第二制造方法。
该制造方法与根据第三修改例的半导体器件的第一制造方法的
不同之处在于使用加成法形成带有安装孔的第二金属膜。
参考图12，与根据第二修改例的半导体器件的第一制造方法(在 根据第二修改例的半导体器件的第一制造方法中，在支撑板上形成第 二金属膜，然后形成与安装孔相对应的抗蚀图案，再对第二金属膜进
行蚀刻以形成安装孔)不同，第二制造方法的特征在于当在支撑板 上形成第一金属膜之后，在形成第二金属膜之前，形成与安装孔相对 应的抗蚀图案，然后形成第二金属膜，再去除抗蚀图案，以在第二金 属膜中形成安装孔。
图12是示意性示出根据第三修改例的半导体器件的第二制造方 法的附图。将参考图12 (a)至图12 (d)、图11B (a)至图11B (d) 和图11C (a)至图11C (c)描述该制造方法。
首先，如图12 (a)所示，提供由厚度为例如lOOnm-lOOOnm的
32玻璃纤维环氧树脂板制成的支撑板30。预先把厚度为例如 lOpm-lOOpm的铜箔38铺设在由玻璃纤维环氧树脂板制成的支撑板 30的两面上，接着在支撑板30的两面上，用镍对铜箔38的表面进 行电镀，以形成由厚度为例如3pm-l(^m的镍制成的支撑板表面处理 膜37。接下来，在支撑板30的两面上，用金对支撑板表面处理膜37 的表面进行电镀，以形成由厚度为例如30nm-400nm的金制成的第一 金属膜32。该步骤与图11A (a)所示的根据第三修改例的半导体器 件的第一制造方法的步骤相同。接下来，在图12 (b)所示步骤中，在第一金属膜32上形成由 干膜抗蚀剂35制成的抗蚀图案。也就是说，把厚度为例如10pm-3(^m 的干膜抗蚀剂35沉积在第一金属膜32上并使其曝光和显影，然后形 成具有与半导体芯片20的平面形状相对应的形状的抗蚀图案。该抗 蚀图案的形状与随后在第二金属膜33中形成的、用于安装半导体芯 片20的安装孔34的形状一致。然而，与根据第三修改例的半导体器 件的第一制造方法相比，该抗蚀图案形状是正反颠倒的图案形状。接下来，在图12 (c)所示步骤中，用铜对第一金属膜32的形 成有抗蚀图案的顶部进行电镀，以形成由厚度为例如100lam-800(am 的铜制成的第二金属膜33。 100pm-800nm的厚度大致上等于半导体 芯片20的高度(例如100(im-800pm)。接下来，在图12 (d)所示步骤中，使干膜抗蚀剂35的留下作 为抗蚀图案的全部面曝光和显影，然后剥掉干膜抗蚀剂。因此，第二 金属膜33形成了用于安装半导体芯片20的安装孔34。安装孔34的 深度等于第二金属膜33的厚度，第二金属膜33的厚度大致上等于半 导体芯片20的高度(例如100)im-80(^m)，因而安装孔34的深度 大致上等于半导体芯片20的高度。此后，从把半导体芯片20装入安装孔34并把半导体芯片20粘 接在安装孔34中的步骤至形成外部端子电极50的步骤的这些步骤与 图11B (a)至图11B (d)和图11C (a)至图11C (c)所示的根据 第三修改例的半导体器件的第一制造方法的步骤相同。如上文所述，根据第三修改例所述的半导体器件，可以使用更宽范围的材料作为支撑板，可以使半导体芯片的端子电极间隔与C4 凸点节距等普通端子间隔一致，并且把半导体芯片装入安装孔，由此 可以进一步增强机械强度和导热性。在根据第三修改例的半导体器件10c中，使用了三层绝缘层61、 穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意 端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和 金属配线的长度不限于此。在根据本实施例的半导体器件的制造方法中，虽然通过例如加 成法形成穿通电极62、 62a和62b并且形成金属配线63、 63a和63b， 但是可以在分开的步骤中形成穿通电极62、 62a和62b和金属配线 63、 63a和63b。'(第一实施例的第四修改例)接下来，将参考图13和图14描述本发明第一实施例的第四修 改例。 '首先，将参考图13描述根据本发明第一实施例的第四修改例的 半导体器件。图13是示意性示出根据第四修改例的半导体器件的剖视图。 根据第四修改例的半导体器件与根据第一 实施例的半导体器件的不同之处在于形成带有将要装入半导体芯片的安装孔的整块支撑板。参考图13，与根据第一实施例的半导体器件(在根据第一实施 例的半导体器件中，半导体芯片用粘合剂粘接在支撑板上，并且用绝 缘膜覆盖半导体芯片的设置有端子电极的一侧)不同，根据第四修改 例的半导体器件10d的特征在于形成带有将要装入半导体芯片20 的安装孔34的支撑板30，然后把半导体芯片20装入安装孔34，使 半导体芯片20的设置有端子电极40的一侧露出来，并且用粘合剂 31把该半导体芯片粘接在安装孔34中。如图13所示，根据第四修改例的半导体器件10d具有半导体芯 片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20、端子电极40和外部端子电极50的结构与根据第一实施例的半导体器件10的结构相同。另一方面，支撑板30是整块支撑板，并且去掉了支撑板3()的 形状与半导体芯片20的平面形状大致上相同并且深度与半导体芯片 20的高度大致上相同的部分，以形成安装孔34。半导体芯片20的与 设置有端子电极40—侧相反的一侧用粘合剂31粘接在安装孔34中。对于展开部分60，在根据第一实施例的半导体器件10中，第一 绝缘层61具有厚度与半导体芯片20的高度大致上相同的部分，以便 也覆盖半导体芯片20的侧面；而在第四修改例中，由于第一绝缘层 61具有覆盖被装入安装孔34中的半导体芯片20的设置有端子电极 40的一侧和支撑板30的结构，所以第一绝缘层61具有在所有部分 中大致上均匀的厚度。接下来，将描述展开功能、保证机械强度的功能和保证导热性 的功能。展开功能与第一实施例的展开功能类似。对于机械强度和导 热性，半导体芯片20被装入安装孔34，由此半导体.芯片20的侧面 被支撑板30覆盖。因此，与第一实施例相比，可以进一步增强机械 强度和导热性。接下来，将描述形成半导体器件10d的优选材料。第一绝缘层 61、穿通电极62、粘合剂31、金属配线63和外部端子电极50可以 使用与第一实施例的材料相同的材料。支撑板30的材料不受到特别的限定，只要能使支撑板30为机 械强度和导热性极好的板就行；可以使用铜板。(根据第一实施例的第四修改例的半导体器件的制造方法)接下来，将参考图14A至图14C描述根据第四修改例的半导体 器件的制造方法。图14A至图14C是示意性示出根据第四修改例的半导体器件的 第一制造方法的附图。首先，如图14A (a)所示，提供由厚度为例如100pm-100(^m 的铜板制成的支撑板30。接下来，在图14A (b)所示的安装孔形成步骤中，在由铜板制 成的支撑板30上形成由干膜抗蚀剂35制成的抗蚀图案。也就是说，35把干膜抗蚀剂35沉积在支撑板30上并使其曝光和显影，然后去除与 半导体芯片20的平面形状相对应的部分以形成抗蚀图案。该抗蚀图 案的形状与随后在支撑板30中形成的、用于安装半导体芯片20的安 装孔34的形状一致。接下来，在图14A (c)所示的安装孔形成步骤中，通过以下方 式形成安装孔34:使用氯化铜作为蚀刻液并且使用由形成在支撑板 30上的干膜抗蚀剂35制成的抗蚀图案作为蚀刻保护膜，对由铜制成 的支撑板30进行蚀刻。同时，沿由铜制成的支撑板30的深度方向进 行蚀刻。控制蚀刻时间，由此当达到与装入安装孔34中.的半导体芯 片20的高度大致上相同的深度时，完成蚀刻，从而形成安装孔34。 接下来，把半导体芯片20装入安装孔34并粘接在安装孔34中(图14B (a));形成绝缘层61以覆盖半导体芯片20的端子电极 40 (图'14B (b));例如使用激光形成通孔64 (图14B (c));以 及通过例如半加成法形成穿通电极62，并且形成金属配线63(图14B(d))。图14B (a)至图14B (d)所示的步骤与图5B (a)至图 5B (d)所示的第一实施例的第一修改例的制造方法的步骤枏同。.此外，重复图14B (b)至图14B (d)的步骤两次，以形成展开 部分60 (图14C (a)和图14C (b))和外部端子电极50 (图14C(c))。图14C (a)至图14C (c)所示的步骤与与图5C (a)至图 5C (c)所示的第一实施例的第一修改例的制造方法的步骤相同。与 第一实施例的第一修改例相同，在第一次重复中，形成绝缘层61a、 通孔64a、穿通电极62a和金属配线63a，而在第二次重复中，形成 绝缘层61b、通孔64b、穿通电极62b和金属配线63b。如上文所述，根据第四修改例的半导体器件，可以使用更宽范 围的材料作为支撑板，可以使半导体芯片的端子电极间隔与C4凸点 节距等普通端子间隔一致，并且把半导体芯片装入安装孔，由此可以 进一步增强机械强度和导热性。在根据第四修改例的半导体器件10d中，使用了三层绝缘层61、 穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意 端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和金属配线的长度不限于此。在根据本实施例的半导体器件的制造方法中，虽然通过例如半 加成法形成穿通电极62、 62a和62b并且形成金属配线63、 63a和 63b，但是可以在分开的步骤中形成穿通电极62、 62a和62b和金属 配线63、 63a和63b。(第一实施例的第五修改例)接下来，将参考图15描述根据本发明第一实施例的第五修改例 的半导体器件。—图15是示意性示出根据第五修改例的半导体器件的剖视图。根据第五修改例的半导体器件与根据第一实施例的半导体器件 IO的不同之处在于在一块支撑板上安装多个半导体芯片。参考图15，与根据第一实施例的半导体器件C在根据第一实施 例的半导体器件中，在一块支撑板上安装一个半导体芯片)不同，根 据第五修改例的半导体器件10e的特征在于在一块支撑板30上安 装多个半导体芯片20。如图15所示，根据第五修改例的半导体器件lOe具有半导体芯 片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20和端子电极40的结构与根据第一实施例的半导体器件 10的结构相同。另一方面，每一个半导体芯片20的与其上设置有端子电极40 的一侧相反的一侧用粘合剂31粘接在支撑板30上。将要安装在一块 支撑板30上的半导体芯片20的数量只要多于两个或更多就行，并不 受到特别的限定；例如，与根据第五修改例的半导体器件10e—样， 可以安装两个半导体芯片20。同时，与根据第一实施例的半导体器 件10相比，增加了支撑板30的平面面积。外部端子电极50形成为与半导体芯片20的端子电极40相对应。 因此，与根据第一实施例的半导体器件IO相比，增加了外部端子电 极50的数量。与根据第一实施例的半导体器件10 —样，展开部分60在其厚 度方向上的结构具有绝缘层61、 61a和61b、穿通电极62、 62a和62b以及金属配线63、 63a和63b。然而，因为在一块支撑板30上安装 了多个半导体芯片20，所以与根据第一实施例的半导体器件IO相比， 随着半导体芯片20的数量增加，穿通电极62、 62a和62b以及金属 配线63、 63a和63b的数量相应增加。
此外，可以通过金属配线63、 63a和63b连接多个半导体芯片20。
如上文所述，根据第五修改例的半导体器件，可以在一个半导 体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普通配 线基板的端子间隔相匹配。
(第一实施例的第六修改例)
接下来，将参考图16描述根据本发明第一实施例的第六修改例 的半导体器件。
图'16是示意性示出根据第六修改例的半导体器件的剖视图。 根据第六修改例的半导体器件与根据第一实施例的第一修改例
的半导体器件10a的不同之处在于在一块支撑板上安装多个半导体心片。
参考图16，与根据第一实施例的第一修改例的半导体器件(在 根据第一实施例的第一修改例的半导体器件中，在一块支撑板上安装 一个半导体芯片)不同，根据第六修改例的半导体器件10f的特征在 于在一块支撑板30上安装多个半导体芯片20。
如图16所示，根据第六修改例的半导体器件10f具有半导体芯 片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20和端子电极40的结构与根据第一实施例的第一修改例 的半导体器件10a的结构相同。另一方面，支撑板30、外部端子电 极50和展开部分60被修改与根据第一实施例的第五修改例的半导体 器件ioe所具有的结构(在根据第一实施例的半导体器件10中安装 多个半导体芯片20) —致。
此外，可以通过金属配线63、 63a和63b连接多个半导体芯片20。
如上文所述，根据第六修改例的半导体器件，可以在一个半导体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普通配 线基板的端子间隔相匹配。
(第一实施例的第七修改例)
接下来，将参考图n描述根据本发明第一实施例的第七修改例
的半导体器件。
图17是示意性示出根据第七修改例的半导体器件的剖视图。 根据第七修改例的半导体器件与根据第一实施例的第二修改例
的半导体器件10b的不同之处在于在一块支撑板上安装多个半导体芯片。
参考图17，与根据第一实施例的第二修改例的半导体器件(在 根据第一实施例的第二修改例的半导体器件中，在一块支撑板上安装 一个半导体芯片)不同，根据第七修改例的半导体器件10g的特征在 于在一块支撑板30上安装多个半导体芯片20。'
—如图17所示，根据第七修改例的半导体器件10g具有半导体芯 片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20和端子电极40的结构与根据第一实施例的第二修改例 的半导体器件10b的结构相同。另一方面，支撑板30、外部端子电 极5和展开部分60被修改成与根据第一实施例的第五修改例的半导 体器件10e所具有的结构(在根据第一实施例的半导体器件10中安 装多个半导体芯片20) —致。
此外，可以通过金属配线63、 63a和63b连接多个半导体芯片20。
如上文所述，根据第七修改例所述的半导体器件，可以在一个 半导体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普 通配线基板的端子间隔相匹配。
(第一实施例的第八修改例)
接下来，将参考图18描述根据本发明第一实施例的第八修改例 的半导体器件。
图18是示意性示出根据第八修改例的半导体器件的剖视图。 根据第八修改例的半导体器件与根据第一实施例的第三修改例的半导体器件IOC的不同之处在于在一块支撑板上安装多个半导体 心片。
参考图18，与根据第一实施例的第三修改例的半导体器件(在
根据第一实施例的第三修改例的半导体器件中，在一块支撑板上安装 一个半导体芯片)不同，根据第八修改例的半导体器件10h的特征在 于在一块支撑板30上安装多个半导体芯片20。
如图18所示，根据第八修改例的半导体器件10h具有半导体芯 片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20和端子电极40的结构与根据第一实施例的第三修改例 的半导体器件10c的结构相同。另一方面，支撑板30、外部端子电 极5和展开部分60被修改成与根据第一实施例的第五修改例的半导 体器件10e所具有的结构(在根据第一实施例的半导体器件10中安 装多个半导体芯片20) —致。
此外，'可以通过金属配线63、 63a和63b连接多个半导体芯片20。
如上文所述，根据第八修改例的半导体器件，可以在一个半导 体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普通配 线基板的端子间隔相匹配。
(第一实施例的第九修改例)
接下来，将参考图19描述根据本发明第一实施例的第九修改例 的半导体器件。
图19是示意性示出根据第九修改例的半导体器件的剖视图。 根据第九修改例的半导体器件与根据第一实施例的第四修改例
的半导体器件10d的不同之处在于在一块支撑板上安装多个半导体心片。
参考图19，与根据第一实施例的第四修改例的半导体器件(在
根据第一实施例的第四修改例的半导体器件中，在一块支撑板上安装
一个半导体芯片)不同，根据第九修改例的半导体器件10i的特征在 于在一块支撑板30上安装多个半导体芯片20。
如图19所示，根据第九修改例的半导体器件10i具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。 半导体芯片20和端子电极40的结构与根据第一实施例的第四修改例 的半导体器件10d的结构相同。另一方面，支撑板30、外部端子电 极5和展开部分60被修改成与根据第一实施例的第五修改例的半导 体器件10e所具有的结构(在根据第一实施例的半导体器件10中安 装多个半导体芯片20) —致。
此外，可以通过金属配线63、 63a和63b连接多个半导体芯片20。
如上文所述，根据第九修改例所述的半导体器件，可以在一个 半导体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普 通配线基板的端子间隔相匹配。 (第二实施例)
接下来，将参考图20描述根据本发明第二实施例的配线基板。 ~图20是示意性示出根据本发明第二实施例的配线基板的剖视图。
如20所示，根据本实施例的配线基板100具有半导体器件10 和配线基板基体70。
半导体器件10与根据第一实施例的半导体器件10相同，并且 具有半导体芯片20、支撑板30、端子电极40、外部端子屯极50和 展开部分60。第一间隔Dl (相邻端子电极40之间的间隔)与第二间 隔D2 (相邻外部端子电极50之间的间隔)的关系为DKD2。 Dl不 受限制；然而，Dl例如为50)im-100^im。 D2不受限制；然而，D2 例如为150^n-180pm。
配线基板基体70是形成配线基板以安装半导体器件10的基体。 该配线基板基体具有配线基板端子电极71，其设置在配线基板基 体70的表面上，并与半导体器件10的外部端子电极50—一对应； 配线基板背面端子电极72，其设置在配线基板基体70的背面，并与 配线基板端子电极71电连接；以及绝缘层73，其设置在配线基板基 体70的表面和背面上。配线基板端子电极71之间的间隔等于第二间 隔D2 (半导体器件10的相邻外部端子电极50之间的间隔)并且为150^im-180|im (C4凸点节距等普通端子间隔)。也就是说，配线基 板基体70是现有技术中广泛使用的配线基板的基体。
半导体器件10的外部端子电极50焊接并电连接在配线基板基 体70的配线基板端子电极71上。也就是说，配线基板100与半导体 器件10电连接。
如上文所述，根据第二实施例的配线基板，可以把具有以比C4 凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体芯片 安装在具有以普通端子间隔布置的连接端子的配线基板上。 (第二实施例的第一修改例)
接下来，将参考图21描述根据本发明第二实施例的第一修改例 的配线基板。
图21是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同 之处在于安装在配线基板上的半导体器件是根据第一实施例的第一 修改例的半导体器件10a。
参考图21，与根据第二实施例的配线基板(在根据第二实施例 的配线基板中安装的是根据第一实施例的半导体器件10)不同，根 据该修改例的配线基板100a的特征在于安装的是根据第一实施例 的第一修改例的半导体器件10a。
如图21所示，根据修改例的配线基板100a具有半导体器件10a 和配线基板基体70。
半导体器件10a与根据第一实施例的第一修改例的半导体器件 10a相同，并且具有以第一间隔Dl布置的端子电极40和以第二间隔 D2 (>D1)布置的外部端子电极50。配线基板基体70具有配线基板 端子电极71，该配线基板端子电极71以第二间隔D2 (>D1)布置， 并与半导体器件10a的外部端子电极50 —一对应。与第二实施例一 样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以 比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体 芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。(第二实施例的第二修改例) 接下来，将参考图22描述根据本发明第二实施例的第二修改例 的配线基板。
图22是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同
之处在于安装在配线基板上的半导体器件是根据第一实施例的第二 修改例的半导体器件10b。
参考图22，与根据第二实施例的配线基板(在根据第二实施例 的配线基板中安装的是根据第一实施例的半导体器件10)不同，根
据该修改例的配线基板100b的特征在于安装的是根据第一实施例
的第二修改例的半导体器件10b。
如图22所示，根据修改例的配线基板100b具有半导体器件10b 和配线基板基体70。
'半导体器件10b与根据第一实施例的第二修改例的半导体器件 10b相同，并且具有以第一间隔Dl布置的端子电极40和以第二间隔 D2 (>D1)布置的外部端子电极50。配线基板基体70具有配线基板 端子电极71，该配线基板端子电极71以第二间隔D2 (>D1)布置， 并与半导体器件10b的外部端子电极50 —一对应。与第二实施例一 样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以 比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体 芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。 (第二实施例的第三修改例)
接下来，将参考图23描述根据本发明第二实施例的第三修改例 的配线基板。
图23是示意性示出根据该修改例的配线基板的剖视图。 根据该修改例的配线基板与根据第二实施例的配线基板的不同
之处在于安装在配线基板上的半导体器件是根据第一实施例的第三
修改例的半导体器件10c。
参考图23，与根据第二实施例的配线基板(在根据第二实施例的配线基板中安装的是根据第一实施例的半导体器件10)不同，根 据该修改例的配线基板IOOC的特征在于安装的是根据第一实施例 的第三修改例的半导体器件IOC。
如图23所示，根据修改例的配线基板100c具有半导体器件10c 和配线基板基体70。
半导体器件10c与根据第一实施例的第三修改例的半导体器件 10c相同，并且具有以第一间隔Dl布置的端子电极40和以第二间隔 D2 (>D1)布置的外部端子电极50。配线基板基体70具有配线基板 端子电极71，该配线基板端子电极71以第二间隔D2 (>D1)布置， 并与半导体器件10c的外部端子电极50 —一对应。与第二实施例一 样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以 比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体 芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。 (第二实施例的第四修改例)
接下来，将参考图24描述根据本发明第二实施例的第四修改例 的配线基板。
图24是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同 之处在于安装在配线基板上的半导体器件是根据第一实施例的第四 修改例的半导体器件10d。
参考图24，与根据第二实施例的配线基板(在根据第二实施例 的配线基板中安装的是根据第一实施例的半导体器件10)不同，根 据该修改例的配线基板100d的特征在于安装的是根据第一实施例 的第四修改例的半导体器件10d。
如图24所示，根据修改例的配线基板100d具有半导体器件10d 和配线基板基体70。
半导体器件10d与根据第一实施例的第四修改例的半导体器件 10 d相同，并且具有以第 一 间隔D1布置的端子电极4 0和以第二间隔 D2(>D1)布置的外部端子电极50。配线基板基体70具有配线基板端子电极71，该配线基板端子电极71以第二间隔D2 (>D1)布置， 并与半导体器件10d的外部端子电极50—一对应。与第二实施例一 样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以 比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体 芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。 (第二实施例的第五修改例)
接下来，将参考图25描述根据本发明第二实施例的第五修改例 的配线基板。
图25是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同 之处在于安装在配线基板上的半导体器件是根据第一实施例的第五 修改例的半导体器件10e。 '
~参考图25，与根据第二实施例的配线基板(在根据第二实施例 的配线基板中安装的是根据第一实施例的半导体器件10)不同，根 据该修改例的配线基板100e的特征在于安装的是根据第一实施例 的第五修改例的半导体器件10e。
如图25所示，根据修改例的配线基板100e具有半导体器件10e 和配线基板基体70。
半导体器件10e与根据第一实施例的第五修改例的半导体器件 10e相同，并且具有以第一间隔Dl布置的端子电极40和以第二间隔 D2 (>D1)布置的外部端子电极50。配线基板基体70具有配线基板 端子电极71，该配线基板端子电极71以第二间隔D2 (>D1)布置， 并与半导体器件lOe的外部端子电极50 —一对应。与第二实施例一 样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以 比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体 芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。
权利要求
1.一种半导体器件的制造方法，包括半导体芯片安装步骤把半导体芯片安装在支撑板上，并使所述半导体芯片的设置有多个端子电极的一侧露出来；绝缘层形成步骤形成绝缘层以覆盖所述半导体芯片的设置有多个端子电极的一侧；穿通电极形成步骤形成穿通电极，所述穿通电极与所述端子电极连接并穿透所述绝缘层；金属配线形成步骤在所述绝缘层上形成与所述穿通电极连接的金属配线；以及外部端子电极形成步骤在所述金属配线上形成用于使所述金属配线与外部连接的外部端子电极，其中，相邻的所述外部端子电极之间的间隔大于相邻的所述端子电极之间的间隔。
2. 根据权利要求1所述的半导体器件的制造方法，其中，所述半导体芯片安装步骤是用粘合剂把所述半导体芯片 粘接在所述支撑板上。
3. 根据权利要求1或2所述的半导体器件的制造方法，其中，所述支撑板是铜板或科瓦铁镍钴合金板。
4. 根据权利要求1或2所述的半导体器件的制造方法， 其中，所述绝缘层是由环氧系树脂或聚酰亚胺系树脂制成的。
5. 根据权利要求1所述的半导体器件的制造方法， 其中，所述半导体芯片安装步骤包括金属膜形成步骤在所述支撑板上形成第一金属膜，并且 在所述第一金属膜上形成第二金属膜；安装孔形成步骤使所述第二金属膜形成用于安装所述半 导体芯片的安装孔；以及安装和粘接步骤把所述半导体芯片装入所述安装孔，并 用粘合剂把所述半导体芯片粘接在所述安装孔中。
6. 根据权利要求5所述的半导体器件的制造方法，其中，所述安装孔形成步骤是把干膜抗蚀剂沉积在所述第二金 属膜上，使所述干膜抗蚀剂曝光和显影以形成与所述安装孔相对应的 抗蚀图案，然后蚀刻形成有所述抗蚀图案的所述第二金属膜。
7. 根据权利要求5或6所述的半导体器件的制造方法，其中，所述支撑板是铜板、科瓦铁镍钴合金板、镍板和玻璃纤 维环氧树脂板中的任一种板。
8. 根据权利要求5或6所述的半导体器件的制造方法， 其中，所述第一金属膜含有金。
9. 根据权利要求5或6所述的半导体器件的制造方法， 其中，所述第二金属膜是由铜制成的。
10. 根据权利要求l所述的半导体器件的制造方法， 其中，所述半导体芯片安装步骤包括安装孔形成步骤使所述支撑板形成用于安装所述半导体 芯片的安装孔；以及安装和粘接步骤把所述半导体芯片装入所述安装孔，并用粘合剂把所述半导体芯片粘接在所述安装孔中。
11. 根据权利要求IO所述的半导体器件的制造方法，其中，所述装孔形成步骤是把干膜抗蚀剂沉积在所述支撑板上， 使所述干膜抗蚀剂曝光和显影以形成与所述安装孔相对应的抗蚀图案，然后蚀刻形成有所述抗蚀图案的所述支撑板。
12. 根据权利要求10或11所述的半导体器件的制造方法， 其中，所述支撑板是铜板或科瓦铁镍钴合金板。
13. —种半导体器件，包括 半导体芯片；支撑板，其支撑所述半导体芯片； 多个端子电极，其设置在所述半导体芯片上； 多个外部端子电极，其使所述端子电极与外部连接；以及 展开部分，其使所述端子电极与所述外部端子电极电连接，所 述展开部分包括绝缘层，其覆盖所述端子电极；穿通电极，其与所述端子电极连接并穿透所述绝缘层；以及金属配线，其与所述穿通电极连接并形成在所述缘层上， 其中，相邻的所述外部端子电极之间的间隔大于相邻的所述端 子电极之间的间隔。
14. 根据权利要求13所述的半导体器件，其中，所述半导体芯片用粘合剂粘接在所述支撑板上，并且所 述半导体芯片的设置有所述端子电极的一侧覆盖有所述绝缘层。
15. 根据权利要求13或14所述的半导体器件，还包括-第一金属膜，其设置在所述支撑板上；以及第二金属膜，其通过第一金属膜设置在所述支撑板上，所述第 二金属膜具有用于安装所述半导体芯片的安装孔，其中，所述半导体芯片被装入所述安装孔中，使得所述半导体 芯片的设置有所述端子电极的一侧露出来，并且所述半导体芯片用粘 合剂粘接在所述安装孔中。
16. 根据权利要求13或14所述的半导体器件，其中，所述支撑板形成有用于安装所述半导体芯片的安装孔，并且所述半导体芯片被装入所述安装孔中，使得所述半导体芯片的 设置有所述端子电极的一侧露出来，并且所述半导体芯片用粘合剂粘 接在所述安装孔中。
17. 根据权利要求13或14所述的半导体器件， 其中，安装有多个所述半导体芯片。
18. —种配线基板，包括 根据权利要求13或14所述的半导体器件； 配线基板基体，其上安装有所述半导体器件；以及 配线基板端子电极，其设置在所述配线基板基体上，并与所述外部端子电极一一对应，其中，所述外部端子电极与所述配线基板端子电极电连接。
全文摘要
本发明公开了一种半导体器件的制造方法、半导体器件以及配线基板。在半导体器件的制造方法中，把半导体芯片安装在支撑板上，使该半导体芯片的设置有多个端子电极的一侧露出来。形成绝缘层以覆盖半导体芯片的设置有端子电极的一侧。形成与端子电极连接并穿透绝缘层的穿通电极。在绝缘层上形成与穿通电极连接的金属配线。形成与金属配线连接的外部端子电极。作为第二间隔的相邻外部端子电极之间的间隔大于作为第一间隔的相邻端子电极之间的间隔。
文档编号H01L23/485GK101515554SQ20091000698
公开日2009年8月26日 申请日期2009年2月18日 优先权日2008年2月18日
发明者堀内章夫, 宫坂俊次 申请人:新光电气工业株式会社