专利名称：图案形成方法、半导体装置的制造方法以及制造装置的利记博彩app
技术领域：
本发明涉及用于形成在半导体晶圆等基板上实施等离子 蚀刻等蚀刻处理时所使用的掩膜的图案形成方法、半导体装置 的制造方法以及半导体装置的制造装置。
背景技术：
以往，在半导体装置等的制造工序中，在半导体晶圆等基 板上实施等离子蚀刻等蚀刻处理，形成微细的电路图案等。在 这样的蚀刻处理工序，通过使用光致抗蚀剂的光刻工序形成掩膜。
在这样的光刻工序，为了应对所形成的图案的微细化，开 发了各种技术。作为其中之一，有所谓的两次图形曝光法。该
两次图形曝光法通过进行以下两个工序这2阶段的图案形成 涂敷光致抗蚀剂、进行曝光、显影，形成第l图案的第l光刻工 序；在该第l光刻工序后，再次涂敷光致抗蚀剂、曝光、显影， 形成第2图案的第2光刻工序，能形成比用 一次形成图案的场合 更加微细的间隔的掩膜(例如，参照专利文献l)。另外，众所 周知，在使用由无机材料构成的硬掩膜的技术中，是通过自动 调整，不需要多次的曝光工序来形成图案(例如，参照专利文 献2。)。
专利文献l:美国专利第7064078号说明书 专利文献2:美国专利申请公开第2007/0148968号说明书 如上所述，在形成光致抗蚀剂的掩膜的两次图形曝光技术 中，具有两次光刻工序中的两次曝光工序。因此，存在如下问 题工序变得复杂，半导体装置的制造成本增大，在第2次曝光工序中相对于第l次曝光工序难以高精度地进行定位，难以 实现高精度的图案形成。另外，在上述使用硬掩膜的两次图形 曝光的技术中，存在不能形成比曝光边界更细的微细图案这样 的问题。
发明内容
本发明是为应对上述现有情况而做成的，目的在于提供一 种图案形成方法、半导体装置的制造方法以及半导体装置的制
造装置，不需要第2次曝光工序就能高精度地形成比曝光边界 更细的微细图案，与现有技术相比，简化了工序和降低了半导 体装置的制造成本。
技术方案l的发明是形成成为掩膜的规定形状的图案的图 案形成方法，该掩膜用于对基板上的被蚀刻层进行蚀刻，其特 征在于，包括以下工序对由光致抗蚀剂构成的第l掩膜材料 层进行图案形成而形成第l图案的第l图案形成工序；用于减小 上述第l图案的宽度而使该第l图案的宽度形成为规定宽度的 修整工序；在上述第l图案的表面上形成由上述光致抗蚀剂和 能选择性地除去的材料构成的边界层的边界层形成工序；在上 述边界层的表面上形成由能选择性地除去上述边界层的材料构 成的第2掩膜材料层的第2掩膜材料层形成工序；为了露出上述 边界层的顶部而除去上述第2掩膜材料层的 一部分的第2掩膜 材料除去工序；蚀刻上述边界层而露出上述第l图案，并且形 成在上部具有上述第2掩膜材料层的第2图案的边界层蚀刻工 序。
技术方案2的发明是技术方案1所述的图案形成方法，其特 征在于，在上述边界层形成工序中，形成上述边界层，上述边 界层的厚度与通过上述修整工序减小了宽度的上述第l图案的规定宽度相等。
技术方案3的发明是技术方案1或2所述的图案形成方法， 其特征在于，上述第2掩膜材料层由光致抗蚀剂构成。
技术方案4的发明是技术方案1所述的图案形成方法，其特 征在于，在上述边界层形成工序中，由CVD形成由Si02构成的 上述边界层。
技术方案5的发明是技术方案1所述的图案形成方法，其特 征在于，包括以下工序在上述修整工序和上述边界层形成工 序之间，进行使上述第l图案的表面改性或固化的处理的第l图 案表面处理工序；在上述边界层蚀刻工序之后，减小上述第2 图案的宽度而形成规定宽度的第2图案修整工序。
技术方案6的发明是技术方案1所述的图案形成方法，其特 征在于，在上述第l图案形成工序中，形成以规定间隔形成有 多个相同图案的重复图案部、和形成在上述重复图案部的周边 的周边电路图案部。
技术方案7的发明是技术方案1所述的图案形成方法，其特 征在于，在上述第2掩膜材料除去工序和上述边界层蚀刻工序 之间，包括以下工序在上述第2掩膜材料层以及上述边界层 上，形成由上述光致抗蚀剂和能选择性地除去的材料构成的第 2边界层的第2边界层形成工序；在上述第2边界层上形成由规 定图案的光致抗蚀剂构成的第3掩膜材料层的第3掩膜材料层 形成工序；将上述第3掩膜材料层作为掩膜而将上述第2边界层 蚀刻为规定的图案、将该规定图案的上述第2边界层作为掩膜 来蚀刻上述第2掩膜材料层的蚀刻工序。
技术方案8的发明是具有隔着掩膜来对基板上的被蚀刻层 进行蚀刻的工序的半导体装置的制造方法，其特征在于，用包 括以下工序的图案形成方法形成上述掩膜对由光致抗蚀剂构成的第l掩膜材料层进行图案形成而形成第l图案的第l图案形
成工序；用于减小上述第l图案的宽度而使该第l图案的宽度形
成为规定宽度的修整工序；在上述第l图案的表面上形成由上
形成工序；在上述边界层的表面上形成由能选择性地除去上述 边界层的材料构成的第2掩膜材料层的第2掩膜材料层形成工 序；为了露出上述边界层的顶部而除去上述第2掩膜材料层的 一部分的第2掩膜材料除去工序；蚀刻上述边界层而露出上述 第l图案，并且形成在上部具有上述第2掩膜材料层的第2图案 的边界层蚀刻工序。
技术方案9的发明是技术方案8所述的半导体装置的制造 方法，其特征在于，在上述边界层形成工序中，形成上述边界
层，上述边界层的厚度与通过上述修整工序减小了宽度的上述 第l图案的规定宽度相等。
技术方案10的发明是技术方案8或9所述的半导体装置的 制造方法，其特征在于，上述第2掩膜材料层由光致抗蚀剂构 成。
技术方案11的发明是技术方案8所述的半导体装置的制造 方法，其特征在于，在上述边界层形成工序，由CVD形成由Si02 构成的上述边界层。
技术方案12的发明是技术方案8所述的半导体装置的制造 方法，其特征在于，包括以下工序在上述修整工序和上述边 界层形成工序之间，进行使上述第l图案的表面改性或固化的 处理的第l图案表面处理工序；在上述边界层蚀刻工序之后， 减小上述第2图案的宽度而形成规定宽度的第2图案修整工序。
技术方案13的发明是技术方案8所述的半导体装置的制造 方法，其特征在于，在上述第l图案形成工序中，形成以规定间隔形成有多个相同图案的重复图案部、和形成在上述重复图 案部的周边的周边电路图案部。
技术方案14的发明是技术方案8所述的半导体装置的制造 方法，其特征在于，在上述第2掩膜材料除去工序和上述边界 层蚀刻工序之间，包括以下工序在上述第2掩膜材料层以及 上述边界层上，形成由上述光致抗蚀剂和能选择性地除去的材 料构成的第2边界层的第2边界层形成工序；在上述第2边界层 上形成由规定图案的光致抗蚀剂构成的第3掩膜材料层的第3 掩膜材料层形成工序；将上述第3掩膜材料层作为掩膜而将上 述第2边界层蚀刻为规定的图案、将该规定图案的上述第2边界 层作为掩膜来蚀刻上述第2掩膜材料层的蚀刻工序。
技术方案15的发明是形成用于对基板上的被蚀刻层进行 蚀刻的掩膜的半导体装置的制造装置，其特征在于，包括以下 部件对由光致抗蚀剂构成的第l掩膜材料层进行图案形成而 形成第l图案的第l图案形成部件；用于减小上述第l图案的宽 度而使该第l图案的宽度形成为规定宽度的修整部件；在上述 第1图案的表面上形成由上述光致抗蚀剂和能选择性地除去的 材料构成的边界层的边界层形成部件；在上述边界层的表面上 形成由能选择性地除去上述边界层的材料构成的第2掩膜材料 层的第2掩膜材料层形成部件；为了露出上述边界层的顶部而 除去上述第2掩膜材料层的 一部分的第2掩膜材料除去部件；蚀 刻上述边界层而露出上述第l图案，并且形成在上部具有上述 第2掩膜材料层的第2图案的边界层蚀刻部件。
技术方案16的发明是技术方案15所述的半导体装置的制 造装置，其特征在于，包括进行使上述第l图案的表面改性 或固化的处理的第l图案表面处理部件；用于减小上述第2图案 的宽度而使该第2图案的宽度形成为规定宽度的第2图案修整
ii部件。
根据本发明，能提供一种图案形成方法、半导体装置的制
造方法以及半导体装置的制造装置，不需要第2次曝光工序， 就能高精度地形成比曝光边界更细的微细图案，与现有技术相 比，简化了工序和降低了半导体装置的制造成本。
图l是用于说明本发明的 一 实施方式的图案形成方法以及 半导体装置的制造方法的图。
图2是表示图1的方法的工序的流程图。
图3是表示本发明的一实施方式的半导体装置的制造 装置的构成的框图。
图4是用于说明本发明的其它实施方式的图案形成方 法以及半导体装置的制造方法的图。
图5是表示图4的方法的工序的流程图。
图6是表示本发明的其它实施方式的半导体装置的制
造装置的构成的框图。
图7是用于说明本发明的其它实施方式的图案形成方法以 及半导体装置的制造方法的图。
图8是用于说明侧壁间隔层转印图形化技术(sidewall transfer)的图案形成工序的图。
具体实施例方式
以下参照附图对本发明的实施方式进行说明。图l是示意性地放大表示本发明的实施方式的基板的局
部、表示本实施方式的工序的图，图2是表示本实施方式的工 序的流程图。如图l所示，在基板101上，形成有由不同的材料 形成的第1层102、第2层103、第3层104等多个层。这些层中 的至少l个(第3层104)为被蚀刻层。
首先，如图l (a)所示，进行第l图案形成工序(图2的步 骤201),即，在第3层104上，通过涂敷、曝光、显影工序，形 成由形成图案成规定图案的光致抗蚀剂构成的第1图案105。作 为用于形成该第1图案105的光致抗蚀剂(第l掩膜材料)，为了 形成更加微细的图案，优选使用ArF保护膜，例如可以使用正 型的化学增幅型保护膜等。
接着，如图l (b)所示，进行修整工序(图2的步骤202 ), 即，减小第1图案105的宽度而形成规定宽度。该修整工序可以 用以下方法进行例如，长时间地浸渍在高温或高浓度的显影 液中的方法；在涂敷酸性材料或者在暴露于酸性的蒸汽环境中 之后进行显影的方法；在进行前处理 一 浸渍在高温或高浓度、 或者长时间地浸渍在显影液中之后，涂敷酸性材料，或者在暴 露于酸性的蒸汽环境中之后进行显影的方法；在涂敷酸性材料 或者在暴露于酸性的蒸汽环境中之后，在将中和酸的胺系材料 涂敷在图案顶部或暴露于蒸汽环境中之后，进行显影的方法。
接着，如图1 ( c)所示，进行边界层形成工序(图2的步 骤203 )，即，在第1图案105的表面以及露出的第3层104的表 面上成膜，形成规定膜厚的边界层106。该边界层106需要由构 成第l图案105的上述光致抗蚀剂和能选择性地除去的材料构 成。作为边界层106的材料能适合使用例如Si02等无机材料。 在由SiO2形成边界层106的情况下，需要在低于第1图案105的 耐热温度的温度下成膜。该边界层106需要沿第1图案105的形状，在其顶部以及侧壁部以均匀的厚度成膜，由此形成边界层
106的表面形状为沿着第1图案105的形状。因此，例如，在低 温的CVD中，净争另'J是通过MLD( Molecular Layer Deposition) 或ALD (Atomic Layer Deposition)也能以原子层水平的賴「 度成膜。另外，根据该边界层106的膜厚决定后述的第2图案的 宽度，因此该边界层10 6的膜厚例如与在上述修整工序中减小 了之后的第1图案105的宽度相同。
接着，如图1 ( d)所示，进行第2掩膜材料层形成工序(图 2的步骤204)，即，覆盖边界层106的表面地形成第2掩膜材料 层107。该第2掩膜材料层107需要由能选择性地除去边界层106 的材料构成，例如，可以使用光致抗蚀剂或者有机膜等。在使 用光致抗蚀剂的情况下，既可以使用与用于形成上述第l图案 105的光致抗蚀剂相同的光致抗蚀剂，也可以使用与之不同种 类的光致抗蚀剂(例如，在第l图案105是ArF保护膜的情况下， 使用KrF保护膜)。在这种情况下，第2掩膜材料层107可以通 过用旋涂装置等涂敷或利用CVD装置成膜等方法形成。
接着，如图l(e)所示，进行第2掩膜材料除去工序(图2 的步骤205 ),即，除去在上述工序形成的第2掩膜材料层107 的一部分(表层)，直至露出边界层106的顶部。该第2掩膜材 料除去工序可以使用由化学药水溶解除去的方法、用干蚀刻除 去的方法、利用CMP化学和物理地除去的方法等。
接着，如图1 ( f)所示，进行边界层蚀刻工序(图2的步骤 206 ),即，对第1图案105以及第2掩膜材料层107,选择性地 蚀刻边界层106并将边界层106除去，使第1图案105露出并且形 成在上部具有第2掩膜材料层107的第2图案。在这种情况下， 边界层106是例如使SiO2等无机材料，因此对于是光致抗蚀剂 的第1图案10 5以及是光致抗蚀剂或有机膜等的第2掩膜材料层107来说，能很容易选择性地蚀刻边界层106。该边界层蚀刻工 序可以通过使用例如稀氟酸等的湿蚀刻或干蚀刻工艺进行。
通过上述那样的工序完成了成为蚀刻的掩膜的图案。而 且，将该图案作为掩膜，如图l(g)所示，进行下层的第3层 104等的蚀刻。
如上所述，本实施方式的图案形成方法，仅通过用于形成 第1图案105的1次曝光工序，不需要第2次曝光工序。因此，由 于不需要第2次曝光工序中的位置对准，在该位置对照时不会 产生错位，所以，能高精度地形成图案，而且，与现有技术相 比，简化了工序，降低了半导体装置的制造成本。另外，通过 修整第1图案105，能形成比由曝光装置形成的曝光边界更微细 的图案。
图3是表示用于进行上述图案形成方法的半导体装置的制 造装置的构成的图。如该图所示，半导体装置的制造装置300, 包括第1图案形成部301;修整部302;边界层形成部303;第 2掩膜材料层形成部304;第2掩膜材料除去部305;边界层蚀刻 部306。另外，上述各部由用于输送半导体晶圆等基板的基板 输送路径310连接。
第1图案形成部301用于形成上述第1图案105,包括涂敷装 置、曝光装置以及显影装置等。修整部302用于进行上述修整 工序，包括用于将半导体晶圆等浸渍在显影液等化学药水中或 暴露于蒸汽环境中的装置等。边界层形成部303用于形成上述 边界层106,包括CVD装置等成膜装置。第2掩膜材料层形成部 304用于形成上述第2掩膜材料层107，包括涂敷光致抗蚀剂等 的涂敷装置或者形成有机膜等的成膜装置。第2掩膜材料除去 部305用于进行除去上述第2掩膜材料层107的一部分、直至露 出边界层10 6的顶部的第2掩膜材料除去工序，包括湿蚀刻或干蚀刻装置，或者CMP装置。边界层蚀刻部306对上述第1图案 105以及第2掩膜材料层107,进行选择性地蚀刻边界层106并将 边界层106除去的边界层蚀刻工序，包括湿蚀刻或干蚀刻装置。 利用这样构成的半导体装置的制造装置300，能执行上述实施 方式中的一连串的工序。
以下，参照图4、 5对本发明的其它实施方式进行说明。图 4是示意性地放大表示基板的局部、表示本实施方式的工序的 图，图5是表示本实施方式的工序的流程图。另外，在图4、 5 中，在与图l、 2相对应的部分标上相同的附图标记。
在本实施方式，在图4、 5所示的修整工序(图4 ( b)，图5 的步骤202 )和边界层形成工序(图4 ( d),图5的步骤203 )之 间具有进行使第1图案105的表面105a改性或固化的处理的第1 图案表面处理工序(图4(c),图5的步骤211)。与此同时，在 边界层蚀刻工序(图4 ( g),图5的步骤206)之后具有减小第2 图案的宽度而形成规定宽度的第2图案修整工序(图4 ( h),图 5的步骤212)。而且，这两工序以外的工序，与上述图l、 2所 示的实施方式相同。
在上述第l图案表面处理工序(图4 ( c),图5的步骤211) 中，例如通过曱硅烷化处理等，使第l图案105的表面105a改性 或固化，由此，使其对在以后的工序中使用的显影液或稀料 (thinner )、氟酸等化学药水具有抗性。另外，该表面处理除 了曱硅烷化处理以外，只要是使第1图案105对以后的工序中使 用的显影液或稀料、氟酸等化学药水具有抗性，也可以是任何 一种处理。另外，只要第l图案105的至少表面105a被改性或固 化即可，也可以不仅仅是表面105a,甚至第1图案105的内部也 被改性或固化。
另外，在第2图案修整工序(图4(h)，图5的步骤212)中，使用例如与修整工序(图4 (b),图5的步骤202 )同样方法、或其它的修整方法，修整第2图案。此时，由于第1图案105的表面105a被改性或固化，所以，能独立地只修整第2图案。
在本实施方式，通过增加了上述第l图案表面处理工序和第2图案修整工序，从而，能特别高精度地将第2图案的宽度(CD)等控制为所期望的值。即，在上述实施方式中，虽然根据边界层106的膜厚决定第2图案的宽度，但在本实施方式中，通过独立地只修整第2图案，从而能高精度地将其宽度等控制为所期望的值。
图6是表示用于进行上述图案形成方法的本实施方式的半导体装置的制造装置结构的图，在图6中，对与图3对应的部分标上相同的附图标记。如该图所示，半导体装置的制造装置300a与上述半导体装置的制造装置300同样，包括第l图案形成部301;修整部302;边界层形成部303;第2掩膜材料层形成部304;第2掩膜材料除去部305;边界层蚀刻部306以及基板输送路径310。另外，除了上述构成之外，半导体装置的制造装置300a还包括第1图案表面处理部311和第2图案修整部312。
第1图案表面处理部311是例如通过甲硅烷化处理等，使第1图案105的表面105a改性或固化，由此使其对在以后的工序中使用的显影液、稀料、氟酸等化学药水具有抗性。在由该第l图案表面处理部311进行曱硅烷化处理的情况下，第l图案表面处 理 部 311 包 括 将 例 如 DMSDMA(Dimethylsilyldimethylamine )、 DMSDEA ( 二曱基硅烷基二乙胺)、TMSDMA ( trimethylsilydimethylamine )、TMSDEA( Trimethylsilyldiethylamine三曱基硅烷基二乙胺)等曱硅烷化气体供给到半导体晶圓等的机构。另外，第2图案修整工序312是用于进行上述第2图案修整工序，包括用于将半
17导体晶圆等浸渍在显影液等化学药水中或暴露于蒸汽环境中的装置。
像上述那样形成的窄间距的重复图案，例如，可以在
NAND型闪存器等半导体装置上使用。作为形成上述那样的窄间距的重复图案的方法，以前人们所熟知的例如是所谓侧壁间隔层转印图形化技术的方法。
如图8所示，在该侧壁间隔层转印图形化技术中，在使用光致抗蚀剂的光刻工序形成的第1图案601的侧壁部(侧壁)上形成成为掩膜的膜602，通过除去最初形成的第l图案601，因此由1个图案形成2个图案而形成窄间距的图案。
在这种场合，如图8(a)所示，在第1图案601的图案侧壁部(侧壁)上形成的图案，在侧壁部的周围全周上形成环状。因此，如图8 ( b )所示，为了去除环的不需要部分(端环)，进行第2次光刻工序。而且，之后从图8 ( c)所示的状态，除去第1图案601而将侧壁部的图案作为掩膜使用。因此，当在上述那样的重复图案的周围形成周边电路等图案时，要进行第3
次光刻工序，形成周边电路等图案。
其原因在于在形成局部与重复图案连接的周边电路等图案的情况下，由于重复图案是如上所述那样在第1图案601的侧壁部(侧壁)上形成的图案，所以在最初的光刻工序不能形成与重复图案连接的周边电路等图案，而且，第2次的光刻工序用于消除端环，若不经由该工序，则不能形成与重复图案连接的图案。
与此相反，在上述实施方式中，由在第l图案形成工序形成的光致抗蚀剂构成的第1图案105的 一部分最后作为重复图案的 一部分保留下来，因此在该第1图案形成工序中的光刻工序中，能形成局部与重复图案连接的周边电路等图案。图7(a) ~ ( k)是表示另外一种情况的实施方式的工序的图，表示例如如NAND型闪存器那样，形成有窄间距的重复图案的存储单元部、和与该存储单元部电气连接的周边电路等的情况，在上部示意性地表示截面结构，在下部示意性地表示平面结构。
在本实施方式中，如图7(a)所示，在相当于图l(a)所示的第l图案形成工序的工序，形成以^见定间隔形成有多个相同图案的重复图案部501、和形成在重复图案部501的周边的周边电路图案部502。周边电路图案部502的一部分也可以是与重复图案部501连接。
接着，如图7(b) ~ (e)所示，进行以下工序图l所示的修整工序(b);形成规定膜厚的边界层106的边界层形成工序(c);覆盖边界层106的表面地形成第2掩膜材料层107的第2掩膜材料层形成工序(d);除去第2掩膜材料层107的一部分(表层)、直至露出边界层106的顶部的第2掩膜材料除去工序(e)。
接着，进行第2边界层形成工序(f),即，在第2掩膜材料层107、边界层106上，形成由光致抗蚀剂和能选择性地除去的材料(例如Si02等)构成的第2边界层120。
接着，进行第3掩膜材料层形成工序(g),即，在第2边界层120上形成由规定图案的光致抗蚀剂构成的第3掩膜材料层121。该第3掩膜材料层121为能除去第2掩膜材料层107的不需要部分的图案。
然后，进行蚀刻工序，即，将第3掩膜材料层121作为掩膜而将第2边界层120蚀刻成规定的图案(h),将该规定的图案的第2边界层120作为掩膜来蚀刻第2掩膜材料层107的不需要的部分(i)。
然后，进行蚀刻边界层106的、相当于图l (f)所示的边界层蚀刻工序的工序(j),由此完成成为蚀刻的掩膜的图案。
然后，将该图案作为掩膜，进行蚀刻下层的第3层104等的、相当于图l (g)所示的蚀刻工序的工序(k)。
如上所述，在本实施方式，由两次光刻工序能形成重复图案和周边电路等图案。
以上，虽然对本发明的一实施方式进行了说明，但本发明并不限于这些实施方式，当然能进行各种变形。
权利要求
1. 一种图案形成方法，是形成成为掩膜的规定形状的图案的图案形成方法，该掩膜用于对基板上的被蚀刻层进行蚀刻，其特征在于，包括以下工序对由光致抗蚀剂构成的第1掩膜材料层进行图案形成而形成第1图案的第1图案形成工序；用于减小上述第1图案的宽度而使该第1图案的宽度形成为规定宽度的修整工序；在上述第1图案的表面上形成由上述光致抗蚀剂和能选择性地除去的材料构成的边界层的边界层形成工序；在上述边界层的表面上形成由能选择性地除去上述边界层的材料构成的第2掩膜材料层的第2掩膜材料层形成工序；为了使上述边界层的顶部露出而除去上述第2掩膜材料层的一部分的第2掩膜材料除去工序；以及蚀刻上述边界层而露出上述第1图案，并且形成在上部具有上述第2掩膜材料层的第2图案的边界层蚀刻工序。
2. 根据权利要求l所述的图案形成方法，其特征在于， 在上述边界层形成工序中，形成上述边界层，上述边界层的厚度与通过上述修整工序减小了宽度的上述第l图案的规定 宽度相等。
3. 根据权利要求1或2所述的图案形成方法，其特征在于， 上述第2掩膜材料层由光致抗蚀剂构成。
4. 根据权利要求l所述的图案形成方法，其特征在于， 在上述边界层形成工序中，利用CVD形成由Si02构成的上述边界层。
5. 根据权利要求l所述的图案形成方法，其特征在于，包 括以下工序在上述修整工序和上述边界层形成工序之间，进行使上述第l图案的表面改性或固化的处理的第l图案表面处理工序；在上述边界层蚀刻工序之后，减小上述第2图案的宽度而 形成规定宽度的第2图案修整工序。
6. 根据权利要求l所述的图案形成方法，其特征在于， 在上述第l图案形成工序中，形成以规定间隔形成有多个相同图案的重复图案部、和形成在上述重复图案部的周边的周 边电路图案部。
7. 权利要求l所述的图案形成方法，其特征在于，在上述第2掩膜材料除去工序和上述边界层蚀刻工序之 间，包4舌以下工序在上述第2掩膜材料层以及上述边界层上，形成由上述光 致抗蚀剂和能选择性地除去的材料构成的第2边界层的第2边 界层形成工序；在上述第2边界层上形成由规定图案的光致抗蚀剂构成的 第3掩膜材料层的第3掩膜材料层形成工序；将上述第3掩膜材料层作为掩膜而将上述第2边界层蚀刻 为规定的图案、将该规定图案的上述第2边界层作为掩膜来蚀 刻上述第2掩膜材料层的蚀刻工序。
8. —种半导体装置的制造方法，其是具有隔着掩膜对基 板上的被蚀刻层进行蚀刻的工序的半导体装置的制造方法，其 特征在于，用包括以下工序的图案形成方法形成上述掩膜对由光致抗蚀剂构成的第l掩膜材料层进行图案形成而形 成第l图案的第l图案形成工序；用于减小上述第l图案的宽度而使该第l图案的宽度形成 为规定宽度的修整工序；在上述第1图案的表面上形成由上述光致抗蚀剂和能选择性地除去的材料构成的边界层的边界层形成工序；在上述边界层的表面上形成由能选择性地除去上述边界层的材料构成的第2掩膜材料层的第2掩膜材料层形成工序；为了使上述边界层的顶部露出而除去上述第2掩膜材料层的 一部分的第2掩膜材料除去工序；蚀刻上述边界层而露出上述第l图案，并且形成在上部具有上述第2掩膜材料层的第2图案的边界层蚀刻工序。
9. 根据权利要求8所述的半导体装置的制造方法，其特征 在于，在上述边界层形成工序中，形成上述边界层，上述边界层 的厚度与由上述修整工序减小了宽度的上述第l图案的规定宽 度相等。
10. 根据权利要求8或9所述的半导体装置的制造方法，其 特征在于，上述第2掩膜材料层由光致抗蚀剂构成。
11. 根据权利要求8所述的半导体装置的制造方法，其特 征在于，在上述边界层形成工序中，利用CVD形成由Si02构成的上 述边界层。
12. 根据权利要求8所述的半导体装置的制造方法，其特 征在于，包括以下工序在上述修整工序和上述边界层形成工序之间，进行使上述 第l图案的表面改性或固化的处理的第l图案表面处理工序；在上述边界层蚀刻工序之后，减小上述第2图案的宽度而 形成规定宽度的第2图案修整工序。
13. 根据权利要求8所述的半导体装置的制造方法，其特 征在于，在上述第l图案形成工序中，形成以规定间隔形成有多个 相同图案的重复图案部、和形成在上述重复图案部的周边的周 边电路图案部。
14. 根据权利要求8所述的半导体装置的制造方法，其特 征在于，在上述第2掩膜材料除去工序和上述边界层蚀刻工序之 间，包括以下工序在上述第2掩膜材料层以及上述边界层上，形成由上述光 致抗蚀剂和能选择性地除去的材料构成的第2边界层的第2边 界层形成工序；在上述第2边界层上形成由规定图案的光致抗蚀剂构成的 第3掩膜材料层的第3掩膜材料层形成工序；将上述第3掩膜材料层作为掩膜而将上述第2边界层蚀刻 为规定的图案、将该规定图案的上述第2边界层作为掩膜来蚀 刻上述第2掩膜材料层的蚀刻工序。
15. —种半导体装置的制造装置，其是形成用于对基板上 的被蚀刻层进行蚀刻的掩膜的半导体装置的制造装置，其特征 在于，包括以下部件对由光致抗蚀剂构成的第l掩膜材料层进行图案形成而形 成第l图案的第l图案形成部件；用于减小上述第l图案的宽度而使该第l图案的宽度形成 为规定宽度的修整部件；在上述第l图案的表面上形成由上述光致抗蚀剂和能选择 性地除去的材料构成的边界层的边界层形成部件；在上述边界层的表面上形成由能选择性地除去上述边界层 的材料构成的第2掩膜材料层的第2掩膜材料层形成部件；为了使上述边界层的顶部露出而除去上述第2掩膜材料层的 一部分的第2掩膜材料除去部件；蚀刻上述边界层而露出上述第l图案，并且形成在上部具 有上述第2掩膜材料层的第2图案的边界层蚀刻部件。
16.根据权利要求15所述的半导体装置的制造装置，其特 征在于，包括进行使上述第l图案的表面改性或固化的处理的第l图案 表面处理部件；用于减小上述第2图案的宽度而使该第2图案的宽度形成 为规定宽度的第2图案修整部件。
全文摘要
本发明提供一种图案形成方法、半导体装置的制造方法以及制造装置，不需要第2次曝光工序，就能高精度地形成比曝光边界更细的微细图案，与现有技术相比简化了工序和降低了半导体装置的制造成本。该图案形成方法是形成成为掩膜的图案的方法，包括形成第1图案(105)的工序；修整第1图案(105)的宽度的工序；在第1图案(105)的表面上形成边界层(106)的工序；在边界层(106)的表面上形成第2掩膜材料层(107)的工序；为了使边界层(106)的顶部露出而除去第2掩膜材料层(107)的一部分的工序；蚀刻边界层(106)而露出第1图案(105)，并且形成在上部具有第2掩膜材料层(107)的第2图案的工序。
文档编号H01L21/00GK101510503SQ20091000695
公开日2009年8月19日 申请日期2009年2月13日 优先权日2008年2月15日
发明者八重樫英民, 志村悟, 早川崇 申请人:东京毅力科创株式会社