专利名称：具有在p-型层内钝化的半导体发光器件的利记博彩app
技术领域：
本发明披露涉及一种半导体发光器件。更具体而言，本发明涉及一种新的能有效 降低漏电流并增强器件可靠性的在P-型层内钝化的半导体发光器件。
背景技术：
期待固态照明能引领下一代照明技术。高亮度发光二极管(HB-LEDs)从作为显示 器件的光源至替代用于传统照明的灯泡，其应用越来越广泛。一般来说，成本、效率及亮度 是决定LED商业价值的三个最重要的因素。LED产生的光来自有源区，该区夹于受主掺杂层(ρ-型掺杂层)和施主掺杂层 (η-型掺杂层)之间。当LED被施以正向电压时，载流子，包括来自ρ-型掺杂层的空穴和来 自η-型掺杂层的电子，在有源区复合。在直接带隙材料中，这种复合过程释放出光子形式 的能量，或是波长对应有源区内材料带隙能量的光。为了保证LED的高效率，理想的是载流子只在有源区复合，而不会在其他地方如 LED横侧表面上复合。然而，由于在LED横侧表面上的晶体结构的陡峭结束，使得在这样的 表面上有大量的复合。此外，LED表面对其周围的环境非常敏感，这常导致额外的杂质和缺 陷。环境诱致的损害会严重地降低LED的可靠性和稳定性。为了将LED与诸多的环境因素 如湿气、离子杂质、外部电场、热等隔绝，并维持LED的功能性和稳定性，重要的是保持表面 洁净和保证可靠的LED封装。另外，同样关键的是应用表面钝化来保护表面。这种表面钝 化包括在LED表面上沉积非反应材料组成的薄层。图1图示了用于具有垂直电极结构的LED的传统钝化方法。这种LED结构从上至 下具有钝化层100，η-侧(或P-侧)电极102，η-型(或ρ-型)掺杂半导体层104，基于 多量子阱(MQW)结构的有源层106，ρ-侧(或η-侧)电极110，以及衬底112。钝化层阻止了不想发生的载流子在LED表面上复合。对于图1中所示的垂直电极 LED结构来说，表面复合倾向于发生在MQW有源区106的侧面。然而，用常规钝化层形成的 侧面覆盖，如图1中所示的层100，效果不甚理想。这种弱的侧面覆盖通常是由标准的薄膜 沉积技术，如等离子增强化学汽相沉积(PECVD)和磁控溅射沉积来实现。由钝化层形成的 侧面覆盖的质量在具有更陡峭台阶，如台阶高于2μπι的器件中更差，而对于大多数垂直电 极LED来说也是如此。在这样的情况下，钝化层常含有大量的孔，孔的存在会大大降低其阻 止载流子表面复合的能力。反过来，增大的表面复合率提高了反向漏电流量，导致LED效率 和稳定性的下降。此外，形成P-侧电极的金属会扩散至p-n结，使漏电流上升。
发明内容
本发明的一个实施例提供一种半导体发光器件，该器件包括衬底，位于所述衬底 上的第一掺杂半导体层，位于所述第一掺杂半导体层上的第二掺杂半导体层以及位于所述 第一和第二掺杂半导体层之间的多量子阱(MQW)有源层。该器件还包括与所述第一掺杂半 导体层连接的第一电极，其中部分所述第一掺杂半导体层被钝化，且所述第一掺杂半导体层的钝化部分实质上将第一电极与第一掺杂半导体层的边缘隔离，从而降低表面复合。该 器件进一步包括与所述第二掺杂半导体层连接的第二电极以及钝化层，其实质上覆盖所述 第一和第二掺杂半导体层以及MQW有源层的侧墙，以及未被所述第二电极覆盖的所述第二 掺杂半导体层的部分水平表面。在该实施例的一个变型中，所述衬底包括下列材料中的至少一种Cu，Cr, Si，以及 SiC0在该实施例的一个变型中，所述钝化层包括下列材料中的至少一种SiOx，SiNx以 及 SiOxNy。在该实施例的一个变型中，所述第一掺杂半导体层是P-型掺杂半导体层。 在该实施例的另一个变型中，所述P-掺杂层半导体层的钝化部分未被Pt覆盖，并 且是通过选择性低温退火处理使钝化部分内掺杂剂处于不被激活的状态而形成的。在该实施例的另一变型中，所述P-型掺杂半导体层的钝化部分是通过选择性钝 化处理将氢离子引入钝化部分来形成。在该实施例的一个变型中，所述第二掺杂半导体层是Π-型掺杂半导体层。在该实施例的一个变型中，所述MQW有源层包括GaN和InGaN。在该实施例的一个变型中，所述钝化层由下列方法中的一种来形成等离子增强 化学汽相沉积(PECVD)，磁控溅射沉积，以及电子束(e-束)蒸发。在该实施例的一个变型中，钝化层的厚度为300 10000埃。
图1图示了用于具有垂直电极结构的LED的常规钝化方法。图2A图示了根据本发明一个实施例的具有被预制图形化成沟槽和台面的部分衬底。图2B图示了根据本发明一个实施例的被预制图形化的衬底的横截面视图。图3给出图表说明根据本发明一个实施例的制备具有在P-型层内钝化的发光器 件的过程。图4给出图表说明根据本发明一个实施例的制备具有在P-型层内钝化的发光器 件的过程。
具体实施例给出以下描述，以使得本领域技术人员能够制造和使用本发明，且这些描述是在 一定应用及其需求的背景下提供的。公开实施例的许多修改对本领域技术人员来说是显而 易见的，且在不偏离本发明精神实质和范围的前提下，这里限定的一般原理可以被应用至 其他实施例。因此，本发明并不限于所公开的实施例，而是与权力要求的最大范围一致。本发明的实施例提供一种制备具有在ρ-型层内钝化的LED器件的方法。ρ-型层 内的钝化部分与单独的钝化层相结合可有效地降低载流子的表面复合率，提高LED器件的 可靠性。在本发明的一个实施例中，取代在多层半导体结构(包括η-型掺杂层，ρ-型掺杂 层和有源层)的外部表面上只沉积单个钝化层的做法，在P-型层内也形成钝化部分。P-型 层内钝化层部分的存在为ρ-η结的侧面和ρ-侧电极之间提供的有效地隔离，从而减少漏电流。制备衬底InGaAlNdnxGayAl1^yN, 0<=x<=l，0<=y<=l)是制造短波长发光器件的 最理想的材料之一。为了在常规大尺寸衬底(如Si晶片)上制造无裂纹多层InGaAlN结 构，这里介绍一种预制图形化衬底成沟槽和台面的生长方法。预制图形化衬底成沟槽和台 面能有效地的释放衬底和多层结构之间由于晶格系数和热膨胀系数不匹配导致的多层结 构内的应力。图2A图示了根据本发明一个实施例的应用光刻和等离子刻蚀技术而具有预刻蚀 图案的部分衬底的顶视图。刻蚀得到方形台面200和沟槽202。图2B通过图示根据本发 明一个实施例的沿着图2A中水平线AA’的被预制图形化的衬底的横截面视图，更加清楚地 图示了台面和沟槽的结构。正如图2B所示，沟槽204的侧墙有效地形成隔离台面结构的侧 面，如台面206和部分台面208和210。每个台面限定一个独立的表面区域用于生长单个的 半导体器件。应注意的是，也可以应用不同的光刻和刻蚀技术在半导体衬底上形成沟槽和台 面。同样应注意的是，除了形成图2A中所示正方形台面200外，通过改变沟槽202的图案 可以形成其他可选的几何图案。这些可选几何图案中的一些可包括但不限于三角形，长方 形，平行四边形，六边形，圆形，或是其他不规则图形。通过诜择件退火在D-型层内钝化图3给出图表说明根据本发明一个实施例制备具有在P-型内钝化的发光器件的 过程。在步骤3A中，被预制图形化成沟槽和台面的衬底制备后，应用多种生长技术，可包括 但不限于金属有机化学汽相沉积(MOCVD)，可形成MGaAlN多层结构。多层结构可包括衬底 302，可以是Si晶片；η-型掺杂半导体层304，可以是Si掺杂GaN层；有源层306，可以是多 周期GaN/InGaN MQW结构；以及ρ-型掺杂半导体层308，可以是Mg掺杂GaN层。ρ-型层和 η-型层之间的生长顺序可以颠倒。应注意的是，MOCVD生长的ρ-型层308，可以是Mg掺杂 GaN层，通常表现出半绝缘性，因此，热退火过程用于激活ρ-型掺杂剂Ote离子)。在步骤:3Β中，在ρ-型掺杂半导体层上形成薄金属层310，覆盖ρ-型层的中间部 分。金属层310可包括几种类型的金属，如镍(Ni)，金(Au)，钼(Pt)及其合金。在本发明 的一个实施例中，薄金属层310包括与ρ-型层接触的Pt层。Pt的存在使得应用低温热退 火过程来激活P-型掺杂剂成为可能。金属层310可应用蒸发技术如电子束(e-束)蒸发 来沉积。在步骤3C中，对多层结构316进行低温热退火。结果，被薄金属层310覆盖的这 部分P-型层308内的受体被激活，形成实质上导电的P-型区域312。另一方面，薄金属层 310未覆盖的部分ρ-型掺杂层308内的受体仍处于未激活状态，形成实质上绝缘(或钝化) 的区域314。图表3D图示了低温退火过程后的多层结构的顶视图。在步骤3E中，多层结构316被倒置并与支撑导电结构318邦定。应注意的是，在 一个实施例中，支撑导电结构318包括支撑衬底320和邦定层322。此外，可在金属层上沉 积邦定金属层，以促进邦定进程。支撑衬底层320是导电的且可包括硅(Si)，铜(Cu)，碳化 硅(SiC)，铬(Cr)，以及其他材料。邦定层322可包括金(Au)。图表3F图示了邦定后的多 层结构。应注意的是，邦定后，金属层310和邦定层322粘在一起以形成ρ-侧电极324。
在步骤3G中，衬底302被去除。可用于去除衬底层302的技术可包括但不限于 机械打磨，干法刻蚀，化学刻蚀，以及上述方法的任何组合。在一个实施例中，衬底302的去 除是通过应用化学刻蚀法来完成。化学刻蚀法包括将多层浸入在一种基于氢氟酸，硝酸和 醋酸的溶液中。应注意的是，可选的是，支撑衬底层320可以在化学刻蚀过程中得到保护。在步骤:3H中，去除多层结构的边缘以降低表面复合中心和确保高材料质量贯穿 整个器件。尽管如此，如果生长程序能够保证多层结构良好的边缘质量，那么这种边缘去除 操作就是可选的。在步骤31中，边缘去除后，η-侧电极3 在多层结构上形成。n_侧电极的金属成 分和形成过程可与多层310相同。在步骤3J中，沉积上钝化层328。能用于形成上钝化层的材料包括但不限于下列 材料SiOx，SiNx以及SiOxNy。多种薄膜沉积技术，如PECVD和磁控溅射沉积，可用于沉积上 钝化层。上钝化层的厚度可是300 10000埃。在本发明的一个实施例中，上钝化层的厚 度大约是2000埃。在步骤I中，对上钝化层3 应用光刻图形化和刻蚀，以暴露η-侧电极。通过诜择件钝化在D-型内钝化图4给出图表说明根据本发明一个实施例制备具有在P-型层内钝化的发光器件 的过程。步骤4Α与3Α相同，形成了 InGaAlN多层半导体结构，其包括衬底402，η_型掺杂 半导体层404，有源层406，以及ρ-型掺杂半导体层408。在步骤4Β中，对多层结构进行高温热退火处理。结果，在ρ-型层408内的ρ-型 掺杂剂或是受体被激活。于是形成了实质上导电的P-型层410。在步骤4C中，在特定的区域内如钝化区域412选择性钝化导电ρ-型层410。选 择性钝化过程可通过先用掩膜保护P-型层的中间部分，然后将多层结构暴露在吐或NH3等 离子中来实现。H离子能有效地钝化ρ-型层未被保护的区域，形成实质上的绝缘区域412。 钝化处理后，去除掩膜。图表4D显示了选择性钝化处理后多层结构的顶视图。在步骤4Ε中，在ρ-型层410上沉积金属层414。金属层414可包括几种类型的金 属，如Ni，Au，Pt及其合金。金属层414可应用蒸发技术如电子束(e_束)蒸发来沉积来形 成。在步骤4F中，多层结构416被倒置与支撑导电结构418邦定。应注意的是，在一 个实施例中，支撑导电结构418包括支撑衬底420与邦定层422。此外，在金属层414上可 沉积邦定金属层，用于促进邦定进程。支撑衬底层420是导电的且可包括硅(Si)，铜(Cu)， 碳化硅(SiC)，铬(Cr)以及其他材料。图表4G图示了绑定后的多层结构。应注意的是，邦 定后，金属层414和邦定层422粘在一起以形成η-侧电极424。在步骤4Η中，去除衬底402。可用于去除衬底层402的技术可包括但不限于机 械打磨，干法刻蚀，化学刻蚀，以及上述方法的任何组合。在一个实施例中，采用化学刻蚀处 理来完成衬底402的去除。化学刻蚀处理包括将多层浸入一种基于氢氟酸，硝酸和醋酸的 溶液中。应注意的是，可选的是，衬底层420在这种化学刻蚀中能得到保护。在步骤41中，去除多层结构的边缘，以减少表面复合中心和确保高材料质量贯穿 整个器件。尽管如此，如果生长程序能保证多层结构良好的边缘质量，那么这种边缘去除操 作就非必需的。
在步骤4J中，边缘去除后，在多层结构上形成η-侧电极4 。η_侧电极的金属成 分和形成过程与金属层414相同。在步骤4Κ中，沉积上钝化层428。可用于形成上钝化层的材料包括但不限于 SiOx, SiNx和SiOxNy。多种薄膜沉积技术，如PECVD和磁控溅射沉积，可用于沉积上钝化层。 上钝化层的厚度可是300 10000埃。在本发明一个实施例中，上钝化层的厚度大约是2000埃。在步骤4L中，光刻图形化并刻蚀上钝化层428，以暴露n_侧电极426。给出本发明实施例的上述描述只旨在说明和解释，它们并非无穷尽或是将本发明 限于所公开的形式。因此，对本领域技术人员来说，许多修改和变型是显而易见的。此外， 上述公开并非旨在限制本发明。许多实施例的范围由其所附权利要求限定。
权利要求
1.一种半导体发光器件，该器件包括 衬底；位于所述衬底上的第一掺杂半导体层； 位于所述第一掺杂半导体层上的第二掺杂半导体层； 位于所述第一和第二掺杂半导体层之间的多量子阱(MQW)有源层； 与所述第一掺杂半导体层连接的第一电极；其中部分所述第一掺杂半导体层被钝化，且所述第一掺杂半导体层的钝化部分实质上 将所述第一电极与所述第一掺杂半导体层的边缘隔离，从而降低表面复合。 与所述第二掺杂半导体层连接的第二电极；以及钝化层，其大体上覆盖所述第一和第二掺杂半导体层以及MQW有源层的侧面，以及未 被所述第二电极覆盖的所述第二掺杂半导体层的部分水平表面。
2.根据权利要求1所述的半导体发光器件，其特征在于所述衬底包括下列材料中的至 少一种Cu，Cr，Si 以及 SiC。
3.根据权利要求1所述的半导体发光器件，其特征在于所述钝化层包括下列材料中的 至少一种氧化硅(SiOx),氮化硅(SiNxj)以及氧氮化硅(SiOxNy)。
4.根据权利要求1所述的半导体发光器件，其特征在于所述第一掺杂半导体层是P-型 掺杂半导体层。
5.根据权利要求4所述的半导体发光器件，其特征在于所述ρ-型掺杂半导体层的钝化 部分未被Pt覆盖，并且由选择性低温退火处理使钝化部分中掺杂剂不被激活而形成。
6.根据权利要求4所述的半导体发光器件，其特征在于所述ρ-型掺杂半导体层的钝化 部分通过选择性钝化法处理，将氢离子引入至钝化部分来形成。
7.根据权利要求1的半导体发光器件，其特征在于所述第二掺杂半导体层是η-型掺杂 半导体层。
8.根据权利要求1的半导体发光器件，其特征在于所述MQW有源层包括GaN和InGaN。
9.根据权利要求1所述的半导体发光器件，其特征在于所述钝化层通过下列方法中的 至少一种来形成等离子增强化学汽相沉积(PECVD)，磁控溅射沉积，或电子束(e-束)蒸发。
10.根据权利要求1所述的半导体发光器件，其特征在于所述钝化层的厚度为300 10000 埃。
11.一种用于制备半导体发光器件的方法，该方法包括在第一衬底上制备多层半导体结构，其中所述多层半导体结构包括第一掺杂半导体 层，MQff有源层及第二掺杂半导体层；在所述第一掺杂半导体层内形成钝化部分，从而实质上隔离所述第一掺杂半导体层的 边缘和随后形成的第一电极；形成与所述第一掺杂半导体层连接的第一电极； 将所述多层结构邦定至第二衬底上； 去除所述第一衬底；形成与所述第二掺杂半导体层连接的第二电极；以及形成钝化层，其大体上覆盖第一和第二掺杂半导体层以及MQW有源层的侧面，以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分表面。
12.根据权利要求11所述的方法，其特征在于所述衬底包括下列材料中的至少一种 Cu, Cr, Si 以及 SiC。
13.根据权利要求11所述的方法，其特征在于所述钝化层包括下列材料中的至少一 种氧化硅(SiOx),氮化硅(SiNx,)以及氧氮化硅(SiOxNy)。
14.根据权利要求11所述的方法，其特征在于所述第一掺杂半导体层是P-型掺杂半导体层。
15.根据权利要求14所述的方法，其特征在于在所述ρ-型掺杂半导体层内形成钝化部 分包括在低温退火处理期间通过引入Pt至未钝化部分来选择性激活未钝化部分中的ρ-型 掺杂剂。
16.根据权利要求14所述的方法，其特征在于所述在ρ-型掺杂半导体层内形成钝化部 分包括先激活整个P-型层内的掺杂剂，再通过引入氢离子至钝化部分来选择性钝化一部 分P-型层。
17.根据权利要求11所述的方法，其特征在于所述第二掺杂半导体层是η-型掺杂半导体层。
18.根据权利要求11所述的方法，其特征在于所述MQW有源层包括GaN和InGaN。
19.根据权利要求11所述的方法，其特征在于所述第一衬底包括由沟槽和台面组成的 预制图形。
20.根据权利要求11所述的方法，钝化层可利用下列方法中的至少一种来形成等离 子增强化学汽相沉积(PECVD)，磁控溅射沉积或电子束(e-束)蒸发。
21.根据权利要求11所述的方法，其特征在于所述钝化层的厚度为300 10000埃。
全文摘要
一种半导体发光器件，该器件包括衬底；第一掺杂半导体层；位于所述第一掺杂层上的第二掺杂半导体层，以及位于所述第一和第二掺杂半导体层之间的多量子阱(MQW)有源层。该器件还包括与所述第一掺杂半导体层连接的第一电极，其中部分所述第一掺杂半导体层被钝化，且所述第一掺杂半导体层的钝化部分实质上将所述第一电极与所述第一掺杂半导体层的边缘隔离，从而降低表面复合。该器件进一步包括与所述第二掺杂半导体层连接的第二电极以及钝化层，其大体上覆盖所述第一和第二掺杂半导体层以及MQW有源层的侧面，以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分水平表面。
文档编号H01L21/20GK102067340SQ200880130785
公开日2011年5月18日 申请日期2008年8月19日 优先权日2008年8月19日
发明者江风益, 汤英文, 王立, 莫春兰 申请人:晶能光电(江西)有限公司