用于去除氧化膜的基板清洗方法

专利名称：用于去除氧化膜的基板清洗方法
技术领域：
本发明涉及一种包括基板表面的处理、特别是IV族半导体表面的处理的半导体器 件的制造设备和制造方法。
背景技术：
传统地，对半导体Si基板进行湿法清洗(wet-cleaning)。然而，湿法清洗具有 如下问题在干燥状态下不能完全去除水迹；不能控制很薄的氧化膜的蚀刻；需要大设备 等等。此外，当半导体基板在湿法清洗之后长时间暴露于大气中时，产生如下问题在半 导体基板的表面上形成自然氧化膜并且在基板表面上吸收碳原子以抑制Si单晶的成膜； 产生凹凸不平的膜外形；在栅极绝缘膜(gate insulation film)的界面处产生杂质能级 (impurity level)等等。因此，在成膜之前，通过进行UHV真空加热到750°C以上或在H2气氛下加热到 SOO0C以上来去除表面氧化膜。然而，随着器件的小型化和介电绝缘膜/金属电极的使用， 需要在较低的温度下制造器件。因此，需要在650°C以下的温度进行器件的制造。结果，湿 法清洗具有局限性，出现了对干法清洗(dry-cleaning)方法的需求，其中，干法清洗在成 膜之前在真空中进行半导体基板的处理。使用氩等离子体的逆溅射(reverse sputtering) 方法是该方法的一个示例(日本特开平10-147877号)。然而，所公开的方法也可能切断 半导体基板表面上的Si-Si键。在该情况下，产生如下问题在缺少Si的部分(Si-absent portion)立即形成氧化膜；污染物质容易附着到Si的悬键(dangling bond)；溅射的氧化 物和污染物质再次附着到基板的侧壁。这些问题对后续的步骤造成不利的影响(诸如阻止 外延生长(印itaxialgrowth)和在硅化物界面上形成高阻抗部分等)。此外，对器件造成损 伤也是一个问题。日本特开2001-144028号说明了 在使用等离子体化的F2气从基板的表面去除 氧化硅膜之后，照射氢自由基(radical)，以去除附着到基板的表面的F成分。日本特开平 04-96226号说明了 在使用F2气从基板的表面去除Si自然氧化膜之后，将自由基化的氢照 射到基板，以由氢来结束成键操作(bondingoperation)。日本特开平06-120181号说明了 如下的技术在由HF等离子体去除基板表面上的氧化膜之后，使用氢离子且由氢来结束基 板表面上的成键操作。然而，因为等离子化的F2气不仅包含自由基化的氟气也包含离子化 的氟气。因此，产生了在从基板表面去除氧化硅膜时产生凹凸不平的表面的问题。此外，存 在不仅去除基板上的氧化硅膜还去除基板自身的一部分的可能。另外，因为半导体基板暴 露于等离子体中，因此，Si-Si键也被切断。在该情况下，产生如下问题在缺少Si的部分 立即形成氧化膜；污染物质容易附着到Si的悬键；溅射的氧化物和污染物质再次附着到基 板的侧壁。这些问题对后续的步骤造成不利的影响(诸如阻止外延生长和在硅化物界面上 形成高阻抗部分)。此外，对器件造成损伤也是一个问题。根据本公开，气体被等离子体积 极地分解，从而产生氢自由基和氢离子。当由氢自由基和氢离子去除基板表面上的氟残留 物时，产生基板被来自室的金属污染的问题和由于基底Si上的大蚀刻速率而过度蚀刻的问题等。此外，因为作为反应生成物的HF容易再次附着到基板的表面，因此，不能获得充分 的F去除效果。日本特开2001-102311号说明了 诸如氟气等清洗气体被供给到具有等离子体形 成室的等离子体形成部，其中，该等离子体形成室与放置基板的成膜室被具有贯通板的导 入孔的板分开，从而，通过在等离子体形成部中产生等离子体而产生自由基，氟自由基经由 导入孔被导入到包括基板的成膜空间，由此将自由基照射到基板，用于清洗基板。日本特开 2002-500276号公开了一种基板清洗方法，该方法使用板来分配由远程等离子体源(remote plasma source)激发的气体并且通过该板供给自由基以清洗基板。然而，因为半导体基板 的表面不能暴露在抑制自由基的激发能(excitation energy)的空气中，所以不能进行具 有高的Si选择性的蚀刻，于是，产生了在不使表面粗糙度劣化的情况下不能去除自然氧化 膜的问题。日本特开2002-217169号公开了如下的设备与由高速气流产生的摩擦应力的物 理作用同时地，在真空中进行整体清洗步骤，以去除异物。根据该公开，抑制了真空输送过 程中对杂质的吸收和自然氧化物的产生，因此提高了生产效率。然而，即使能够去除异物， 自然氧化膜和表面粗糙度仍然以原子层厚度的量级残留在表面上。也就是，为了通过在真 空中连续输送来达到器件特性改进的效果，需要控制处于原子层厚度的量级的Si和自然 氧化膜的高选择性蚀刻的清洗技术，并且需要在不将基板暴露在空气中的情况下进行基板 的输送和在基板上成膜。这种控制技术和真空操作应该提供半导体和介电绝缘膜之间的接 合部的界面状态低以及膜中的固定电荷少的良好的器件特性。日本特开平10-172957号说明了 能够通过由远程等离子体源激发的氩气、氦气、 氙气、氢气和在下游侧导入HF气的混合气体来有选择地去除氧化膜；在硅基板上没有发现 损伤。然而，该去除技术不能满足近年来对于平坦性的要求。[专利文献1]日本特开2001-144028号[专利文献2]日本特开平04(1992)-96226号[专利文献3]日本特开平06(1994)-120181号[专利文献4]日本特开2001-102311号[专利文献5]日本特表2002-500276号

发明内容
发明要解决的问题根据传统的从基板表面去除自然氧化膜和有机物的湿法清洗表面处理，因为清洗 后的基板在大气中被输送到后续的成膜步骤，所以存在如下问题由于将空气成分吸收到 基板表面而在界面上残留自然氧化膜和诸如碳原子等杂质导致器件特性劣化。当表面经受 干法清洗处理后的基板在真空中经受处理而不在界面上残留自然氧化膜和诸如碳原子等 杂质时，虽然能够去除基板表面上的自然氧化膜和诸如有机物和碳等杂质，但是干法清洗 会使基板表面的平坦性劣化。此外，基板表面的差的平坦性产生了使所制造的器件的特性 劣化的问题。用于解决问题的方案为了解决上述问题，完成了本发明。根据本发明的发明人的研究，由等离子体产生
6的自由基经由形成于将等离子体形成室与处理室分开的分隔板上的多个孔而被导入到处 理室中，自由基与单独被导入到处理室中的处理气体混合，因此抑制自由基的激发能，由此 能够以高的Si选择性进行基板表面处理，从而发现，能够在不使基板表面的平坦性劣化的 情况下进行去除自然氧化膜和有机物的表面处理。本发明提供一种清洗基板的方法，所述方法包括如下步骤将基板放置在 处理室中；转变等离子体形成气体；经由等离子体分离用的等离子体约束电极板 (plasma-confinement electrod印late)的自由基通过孔将等离子体中的自由基导入到处 理室中；将处理气体导入到处理室中以与处理室中的自由基混合；以及由自由基和处理气 体的混合气体清洗基板的表面。本发明提供一种清洗基板的方法，其中，基板的表面是IV族半导体材料，等离子 体形成气体和处理气体分别包含HF。等离子体形成气体中的HF占等离子体形成气体的总气体流量的比例优选处于 0. 2至1. 0的范围，更优选处于0. 5至1. 0的范围。处理气体中的HF占处理气体的总气体 流量的比例优选处于0. 2至1. 0的范围，更优选处于0. 75至1. 0的范围。本发明提供一种清洗基板的方法，其中，等离子体分离用的等离子体约束电极板 具有用于将等离子体中的自由基导入到处理室中的多个自由基导入孔和用于将处理气体 导入到处理室中的多个处理气体导入孔，从而，自由基和处理气体经由各自的导入孔向处 理室中的基板的表面排出。本发明提供一种制造半导体器件的方法，所述方法包括如下步骤根据上述方法 在清洗室中清洗IV族半导体基板的表面；将清洗后的基板在不暴露于大气的状态下经由 输送室从清洗室输送到外延室；在外延室中在基板的表面上外延生长外延单晶层。本发明提供一种制造半导体器件的方法，所述方法包括如下步骤将根据上述方 法形成有外延层的基板在不暴露于大气的情况下经由输送室从所述外延室移动到溅射室 中；在溅射室中将介电膜溅射到所述外延层上；将形成有介电膜的基板在不暴露于大气的 情况下经由输送室从溅射室移动到氧化-氮化室；在氧化-氮化室中进行介电膜的氧化、氮 化或氧氮化。本发明提供一种根据上述方法制造半导体器件的方法，其中，所述介电膜由从Hf、 La、Ta、Al、W、Ti、Si、Ge所构成的组中选出的一方或其合金制成。本发明提供一种根据上述方法清洗基板的方法，其中，通过向等离子体形成气体 施加高频电力而将等离子体形成气体转换成等离子体，高频电力的密度处于0. 001ff/cm2至 0. 25ff/cm2的范围，优选处于0. 00Iff/cm2至0. 125ff/cm2的范围，更优选处于0. 00Iff/cm2至 0. 025ff/cm2 的范围。本发明提供一种等离子体分离型的基板处理设备，所述设备通过在真空室中由等 离子体形成气体形成等离子体而产生自由基，由自由基和处理气体进行基板处理，所述基 板处理设备包括用于将导入到其中的等离子体形成气体转变成等离子体的等离子体形成 室；处理室，其包括基板保持件，在该基板保持件上放置待处理的基板；等离子体分离用的 等离子体约束电极板，其具有形成于等离子体形成室和处理室之间的多个自由基通过孔， 中空结构的等离子体约束电极板具有形成为朝向处理室开口的多个处理气体导入孔，并且 具有被布置成供给处理气体用的气体导入管，其中等离子体形成室内的等离子体形成空间容纳有用于通过从高频电源供给的电力而产生等离子体的高频施加电极；高频施加电极 具有贯通其中的多个通孔；等离子体形成室还容纳有用于将等离子体形成气体导入到等离 子体形成室的等离子体形成气体导入簇射板；等离子体形成气体导入簇射板具有多个气体 排出口，该气体排出口用于将等离子体形成气体导入到沿设置有多个自由基通过孔的等离 子体分离用的等离子体约束电极板延伸的电极。本发明提供一种基板处理设备，其中，在等离子体形成气体导入簇射板上开口的 多个气体孔的直径是2mm以下，优选是1. 5mm以下。本发明提供一种基板处理设备，其中，在上述基板处理设备中，体积比V2/V1处于 0. 01至0. 8的范围，其中，V2是电极的多个通孔的总体积，Vl是所述高频施加电极的包括 所述通孔在内的总体积。本发明提供一种根据上述设备的基板处理设备，其中，施加到高频施加电极的高 频电力的密度处于0. 001W/cm2至0. 25ff/cm2的范围，优选处于0. 001W/cm2至0. 125ff/cm2的 范围，更优选处于0. 00Iff/cm2至0. 025ff/cm2的范围。本发明提供一种根据上述设备的基板处理设备，其中，被导入到等离子体形成室 的等离子体形成气体是含HF的气体，被导入到处理室的气体是含HF的气体。本发明提供一种制造半导体器件的设备，所述设备包括基板清洗室，其包括上述 基板处理设备；外延生长室，其用于在基板上形成外延层；输送室，其用于在不将基板暴露 于大气的情况下将来自基板清洗室的基板输送到外延生长室。本发明提供一种根据上述设备的制造半导体器件的设备，该设备还包括用于形成 介电膜的溅射室，从而允许在不将基板暴露于大气的情况下经由输送室将来自清洗室或外 延生长室的基板输送到溅射室。本发明提供一种根据上述设备的制造半导体器件的设备，该设备还包括用于介电 膜的氧化、氮化或氧氮化的氧化-氮化室，从而允许在不将基板暴露于大气的情况下经由 输送室将来自清洗室、外延生长室或溅射室的基板输送到氧化-氮化室。发明的效果本发明进行一种如下的基板处理该基板处理与现有技术中的湿法清洗相比能够 减少半导体基板的表面上的自然氧化膜和有机杂质，能够在不使基板表面的平坦性劣化的 情况下去除自然氧化膜和有机物。根据本发明，为了从半导体基板的表面去除自然氧化膜和有机杂质的污染物，HF 气体或至少包含HF的混合气体被用做等离子体形成气体和处理气体，自由基从等离子体 形成室被导入到处理室，作为构成元素并且包含HF的气体分子被同时导入到处理室，从而 将半导体基板的表面暴露于抑制自由基的激发能的上述气体中，由此能够在不使基板表面 的平坦性劣化的情况下去除自然氧化膜和有机物。在半导体基板上不产生金属污染物和等 离子体损伤。虽然现有技术中的湿法清洗需要基板处理和诸如退火处理等后续步骤等一个 以上的步骤，但是本发明只需要一个步骤就能进行基板处理，这有效地获得了期望的效果， 减小了成本，显著地提高了处理速度。此外，等离子体形成气体使用簇射板使得允许均一地 导入等离子体形成气体，电极部使用通孔使得即使在低电力的情况下也能放电，使用设置 有多个自由基通过孔的等离子体分离用的等离子体约束电极板使得所生成的等离子体中 的自由基被均一地被导入到处理室中。通过使用HF作为等离子体形成气体，将自由基从等离子体形成室导入到处理室，并且同时将HF导入到处理室，该表面处理提供了原子层厚度 的量级的很好的表面粗糙度，然后能够实现在表面上形成单晶Si膜和SiGe膜。通过进行基板表面处理的第一步骤和在不将单晶膜暴露于大气的情况下输送该 基板的第二步骤，界面处的杂质量比在空气中输送时出现的杂质量少，从而获得了良好的 器件特性。通过进行基板表面处理的第一步骤、形成单晶膜的第二步骤、溅射介电材料以形 成膜的第三步骤、进行氧化、氮化或氧氮化的第四步骤、以及在不将金属材料和溅射膜暴露 于大气的情况下在真空中输送金属膜和溅射膜的第五步骤，半导体和绝缘膜之间的接合界 面上的杂质量变得比在空气中输送时的杂质量少，这提供了与在现有技术中获得的氧化膜 的界面状态密度和固定电荷密度等同的界面状态密度和固定电荷密度，并且提供了具有小 磁滞的C-V曲线，提供了小的漏电流，由此获得了良好的器件特性。


图1是用于本发明的成膜设备的构造示例的示意图。图2是安装在用于本发明的设备中的控制器的示意图。图3A是用于本发明的表面处理设备的构造示例的示意图。图3B是本发明的表面处理设备中的等离子体约束电极板的放大剖视图。图3C是本发明的表面处理设备中的等离子体约束电极板的从处理室侧观察的放 大图。图3D是本发明的表面处理设备中的等离子体约束电极板的从处理室侧观察的示 意图。图4A是本发明的表面处理设备中的高频施加电极部的结构示例的示意图。图4B是本发明的表面处理设备中的高频施加电极部的结构示例的立体图。图4C是示出在本发明的表面处理设备中在V2/V1处于0. 01至0. 8的范围的条件 下在整个放电室中产生放电的图。图4D是示出在本发明的表面处理设备中在V2/V1 < 0. 01的条件下放电不均衡导 致不均一的自由基供给到基板的状态的图。图4E是示出在本发明的表面处理设备中在V2/V1 > 0. 8的条件下不产生放电从 而自由基没有被供给到基板的状态的图。图5A是示出等离子体形成气体导入簇射板(feed showerplate)的等离子体形成 气体导入孔附近的放大截面的示意图，其示出了等离子体形成气体导入孔的形状示例1。图5B是示出等离子体形成气体导入簇射板的等离子体形成气体导入孔附近的放 大截面的示意图，其示出了等离子体形成气体导入孔的形状示例2。图5C是示出等离子体形成气体导入簇射板的等离子体形成气体导入孔附近的放 大截面的示意图，其示出了等离子体形成气体导入孔的形状示例3。图5D是示出等离子体形成气体导入簇射板的等离子体形成气体导入孔附近的放 大截面的示意图，其示出了等离子体形成气体导入孔的形状示例4。图5E是示出等离子体形成气体导入簇射板的等离子体形成气体导入孔附近的放 大截面的示意图，其示出了等离子体形成气体导入孔的形状示例5。
9
图5F是基板面内的氧化硅膜的蚀刻速率的分布图，其示出了根据本发明的用于 将等离子体形成气体导入到等离子体室的气体导入簇射板的效果。图6是示出在本发明的实施例中获得的高频电力密度(power density)变化的情 况下的自然氧化膜/Si的图。图7是示出用于本发明的UV、X射线和微波激发自由基表面处理设备的结构示例 的示意图。图8是示出用于本发明的催化剂化学激发自由基表面处理设备的结构示例的示 意图。图9是示出用于本发明的表面处理方法的示意图。图10是用于本发明的输送控制程序的流程图。图11是用于本发明的成膜控制程序的流程图。图12是示出通过本发明的实施例获得的基板处理之后的表面粗糙度(Ra)和表面 的SEM图像的图。图13是示出表面粗糙度(Ra)对处理气体中的HF的比例的依赖性的图，其将根据 本发明的包含HF的等离子体形成气体的情况与现有技术中的等离子体形成气体仅由Ar制 成的情况相比较。图14示出了由本发明的实施例获得的在Si和SiGe的生长之后的表面的SEM图像。图15是示出由本发明的实施例获得的界面处的氧和碳的原子密度的图。图16是由本发明的实施例获得的C-V曲线图。图17是示出由本发明的实施例获得的界面状态密度和固定电荷密度与现有技术 中获得的界面状态密度和固定电荷密度的比较的图。图18是示出由本发明的实施例获得的等价氧化膜厚度(EOT)和漏电流之间的关 系的图。图19是示出由本发明的处理制造的MOS-FET的示意图。
具体实施例方式以下将说明本发明的实施例。以下将参考

本发明的实施方式。本实施例涉及将本发明应用于图1中示出的成膜设备1的情况，其集中于如下处 理使用图3A至图3D所示的表面处理设备100通过第一步骤去除形成于Si基板的自然氧 化膜(native oxidefilm)和有机物。用作样品的基板5是S i单晶基板(直径为300mm)，其允许被放置在干净的空气 中以在该基板上形成自然氧化膜。基板5被基板输送机构(未示出)输送到装载锁定室 (load-lockchamberMO，并且被放置在该装载锁定室中。然后，由抽真空系统(未示出)对 装载锁定室50进行抽真空。在抽真空到期望压力、即IPa以下之后，打开装载锁定室和输 送室之间的闸阀(gate valve，未示出)，输送室中的输送机构(未示出)将基板5经由输 送室60输送到表面处理设备100，并且将基板5放置在基板保持件114上。<表面处理设备的说明>
图3A示出了本发明的表面处理设备100。表面处理设备100包括处理室113和等离子体形成室108，其中，处理室113装配 有能够放置基板5的基板保持件114。处理室113和等离子体形成室108被等离子体分离 用的等离子体约束电极板110分隔开，其中，在等离子体约束电极板110中具有多个自由 基通过孔111。等离子体约束电极板110由导电材料制成并且被接地。在等离子体形成室 108中具有等离子体形成气体导入簇射板107。板状的高频施加电极104位于等离子体形 成气体导入簇射板107和等离子体约束电极板110之间。高频施加电极104具有多个电极 通孔105，该电极通孔105从高频施加电极104的前表面贯通到后表面以均一地稳定放电。 高频施加电极104被连接到高频电源103并且可以供给高频电力。作为沿等离子体形成室 的横向与等离子体约束电极板110几乎平行地延伸的板状构件，高频施加电极104由绝缘 体118a支撑并且被固定到等离子体形成室的壁。在高频施加电极104的两侧，分别存在上 部等离子体形成空间109a和下部等离子体形成空间109b。上部等离子体形成空间109a与高频施加电极104和等离子体形成气体导入簇射 板107接触。下部等离子体形成空间109b与高频施加电极104和等离子体约束电极板110 接触。图3B示出了等离子体约束电极板110的放大截面图。图3C示出了从处理室观察 的等离子体约束电极板110的放大图。如这些图所示，等离子体约束电极板110与基板保 持件114的基板支撑面相对，并且等离子体约束电极板110具有从等离子体形成空间109 贯通到基板清洗处理室121的自由基导入孔111。多个自由基导入孔111被分布形成于等 离子体约束电极板110的表面。等离子体约束电极板110具有用于将处理气体导入到基板清洗处理室121的处理 气体导入路径120、处理气体导入空间119以及处理气体导入孔112。在等离子体约束电极 板110的面上与多个自由基导入孔111中的至少一部分并置地形成多个处理气体导入孔 112，其中，处理气体导入孔112在等离子体约束电极板110上从与等离子体约束电极板110 的处理气体导入路径120连通的处理气体导入空间119朝向基板清洗处理室121开口。等 离子体约束电极板110具有如下中空结构处理气体导入路径120沿横向(分隔等离子体 形成室108与处理室113的方向)贯通等离子体约束电极板110，并且处理气体经由处理气 体导入空间119从处理气体导入路径120喷射。通过将处理气体导入到处理气体导入路径 120，处理气体经由多个处理气体导入空间119和多个处理气体导入孔112被均一地供给到 基板清洗处理室121中的基板5。这些处理气体导入路径120、处理气体导入空间119和处理气体导入孔112不直接 与等离子体形成空间109和自由基导入孔111接触。因此，从自由基导入孔111导入到处 理空间的自由基和从处理气体导入孔112导入的处理气体以几乎彼此平行地流动的方式 从等离子体约束电极板的面导入到基板清洗处理室121中的基板面。然后，自由基和处理 气体在基板清洗处理室121中首次被混合在一起。等离子体形成气体通过等离子体形成气体供给系统101和等离子体形成气体供 给管102，并且经由在等离子体形成气体导入簇射板107上开口的等离子体形成气体导入 孔106进入等离子体形成室108中的等离子体形成空间109a、电极通孔105和等离子体形 成空间109b，然后被升高至规定的压力。
一旦从高频电源103向高频施加电极104供给电力，就开始在等离子体形成空间 109a和109b中放电。等离子体约束电极板110起到接地电极的作用。因为等离子体形成 气体导入簇射板107所连接到的等离子体形成室108的室壁被接地，所以等离子体形成气 体导入簇射板107也起到接地电极的作用。将等离子体约束电极板110接地保证了稳定的 放电。将等离子体形成气体导入簇射板107接地也保证了稳定的放电。簇射板可以是绝缘体。在该情况下，被定位于簇射板的后侧的室壁也起到接地电 极的作用。等离子体约束电极板110将等离子体形成室108与基板清洗处理室121分隔 开。在基板清洗处理室中被清洗的基板5被放置成与等离子体约束电极板的面相对。等离 子体形成空间109a和109b中的等离子体中产生的自由基经由形成于等离子体约束电极板 110并且使等离子体形成室与基板清洗处理室连通的多个自由基导入孔111被导入到基板 清洗处理室121中。允许电中性的自由基通过自由基导入孔而进入基板清洗处理室121。 然而，也允许非常少的诸如离子等带电粒子通过形成于等离子体约束电极板110的自由基 导入孔111。等离子体约束电极板110的自由基导入孔111限制等离子体放电并且允许电 中性的自由基通过。通过将等离子体约束电极板110接地，能够进一步改进限制等离子体 放电的性能和允许电中性的自由基通过的性能。另外，将等离子体约束电极板110接地提 供了遮蔽而不会向基板清洗处理室121泄漏高频。如果等离子体约束电极板110没有被接 地，则施加到高频施加电极104的高频不会被等离子体约束电极板110遮蔽，并且等离子体 约束电极板110用作电极，这可能导致在处理室中的基板清洗处理室121中发生放电。将 等离子体约束电极板110接地能够防止等离子体侵入到处理室中的基板清洗处理室121中 并且防止在基板清洗处理室121中产生等离子体。用于抑制导入自由基的激发能的未激发的处理气体经由处理气体供给管115从 处理气体供给系统116导入到处理气体导入路径120，并且在处理气体导入路径120中扩 散，然后被导入到处理气体导入空间119，然后经由处理气体导入孔112被进一步导入到基 板清洗处理室121。从自由基导入孔111导入到处理空间的自由基和从处理气体导入孔112导入的处 理气体在基板清洗处理室121中首次被混合在一起，以对被放置成与基板清洗处理室121 相对的基板5进行规定的处理。此后，由排气系统117排出基板清洗处理室121中的气体。只要自由基导入孔111具有允许电中性的自由基通过并且阻止带电粒子通过的 功能即可，自由基导入孔111的形状不限于图中示出的形状。例如，如图3B和图3C所示， 自由基导入孔111具有如下形状与基板清洗处理室121相对的一侧的直径比与等离子体 形成空间109相对的一侧的直径大。然而，两侧的直径也可以是相同的。作为可选方案，自 由基导入孔111的与基板清洗处理室121相对的一侧的直径可以比与等离子体形成空间 109相对的一侧的直径小。在图3B和图3C中，自由基导入孔111的形状在基板清洗处理室 121侧具有锪孔(spot-facing)，其中，窄孔从锪孔的底面延伸并且朝向等离子体形成空间 开口。然而，窄孔的数量可以多于一个。此外，锪孔可以在等离子体空间侧开口，并且窄孔 可以从锪孔的底面贯通到处理室，或者窄孔的数量可以多于一个。图3D是示出从处理室侧观察的等离子体约束电极板110的示意图。自由基导入孔111和处理气体导入孔112被分布在等离子体约束电极板110的整个面上并且在等离子体约束电极板110的整个面上开口。径向上的均一分布保证了向基板 均一地供给在等离子体形成室中产生的自由基，并且保证了同时向基板均一地供给单独导 入的处理气体。与经由单独的供给管从例如基板清洗处理室121的侧壁导入处理气体的情 况相比，本发明的以平行于自由基导入的方式从等离子体约束电极板的面供给处理气体的 结构不仅在基板的待清洗处理的整个表面上的均一性方面更有效，而且在通过抑制自由基 的激发能而进行Si的自然氧化膜的选择性蚀刻方面也更有效。自由基导入孔111和处理气体导入孔112的分布不限于上述情况，在基板处理的 面内分布最优均一化的要求下，诸如响应基板清洗处理室121中的基板处理的反应造成的 气体浓度比的波动等，可以改变上述分布。例如，与中央区域相比，自由基导入孔111在外 周区域的分布密度可以增加或减小。类似地，与中央区域相比，处理气体导入孔112在外周 区域的分布密度可以增加或减小。在这些情况下，自由基导入孔111的从中央区域到外周 区域的分布密度的减小或增加可以是线性的或者是指数的。等离子体形成气体通过等离子体形成气体供给系统101和等离子体形成气体供 给管102，然后经由形成于等离子体形成气体导入簇射板107的等离子体形成气体导入孔 106进入等离子体形成室108中的等离子体形成空间109。通过该结构，能够将等离子体形 成气体均一地导入到等离子体形成室108中的等离子体形成空间109。如上所述，由等离子体形成气体产生的自由基经由形成于等离子体约束电极板 110的自由基导入孔111被导入到处理室113，其中，等离子体约束电极板110将处理室113 和等离子体形成室108分隔开。仅允许诸如自由基等电中性的分子或原子从形成于等离子 体约束电极板110的自由基导入孔111通过以从等离子体形成室108进入处理室113，并且 允许等离子体中的非常少的离子从自由基导入孔111通过以进入处理室113。当等离子体 形成室108中的离子密度是大约IX IOltl个/cm3时，由观察到的电流值算出的处理室113中 的离子密度是5 X IO2个/cm3。该值表示离子密度被减少到一千万分之一以下，这意味着实 际上允许非常少的离子进入处理室113。相反地，取决于自由基的寿命，在等离子体形成室 中产生的自由基的总量的大约百分之几至大约百分之几十的自由基被输送到处理室113。为了使带电粒子被用作等离子体，与设备的内部长度相比，德拜长度(Debye length)必须足够小。如果在处理室中存在上述离子密度的等离子体并且假设电子温度为 1 5eV，则算出德拜长度为大约0. 3m 0. 7m。然而，因为实际的半导体制造设备的内部长 度最大是大约0. 3m以下，所以处理室中的上述离子密度暗示了处理室中的带电粒子没有 等离子体的性质。图4A示出了从设备的上方观察的在如图3A所示的等离子体形成室108中以板状 沿横向延伸的高频施加电极104。图4B是高频施加电极104的立体图。高频施加电极104 具有从其前表面贯通到后表面的多个电极通孔105。高频施加电极104采用的通孔105是 具有如图4A和图4B所示的形状的通孔。由于电极通孔105，即使在0.25W/cm2以下的低电 力下，电极也能够均一地放电，从而能够将自由基均一地导入到处理室113。电极通孔105 的体积V2与高频施加电极104的包括电极通孔105在内的总体积Vl的体积比V2/V1优选 处于0. 01至0. 8的范围。在V2/V1在0. 01至0. 8的范围的情况下，如图4C所示，可以获 得均一的放电，从而将自由基均一地供给到处理室。如果多个电极通孔105的总体积V2过 小、即V2/V1 < 0. 01，则如图4D所示，出现孤立的放电(segregated discharge)，从而使自由基的分布劣化。当V2/V1> 0.8时，如图4E所示，放电失败从而不能供给自由基。为了 以低的高频电力密度(0. 001ff/cm2至0. 25ff/cm2)实现稳定且均一的自由基分布，比值V2/ Vl应该至少处于0. 01至0. 8的范围，优选处于0. 04至0. 37的范围。该实施例选择0. 14 至0. 16的范围。形成于等离子体形成气体导入簇射板107的等离子体形成气体导入孔106的直径 优选是2mm以下，更优选是1. 5mm以下。在等离子体形成气体导入孔106的直径是2mm以 下且优选是1. 5mm以下的情况下，基板5的表面处理的均一性被显著地提高。结果，发现能 够缩短处理时间。这种现象暗示了由在上述等离子体形成空间109a和109b以及高频施加 电极104的电极通孔105中产生的等离子体中的自由基能够稳定且均一地被供给到基板清 洗处理室121中的基板5。对于等离子体形成气体导入孔106的最小直径，只要孔106具有 允许等离子体形成气体通过的功能，任何值都是适用的。如果等离子体形成气体导入孔106的直径大于2mm，则基板5的表面处理的均一性 显著地劣化。劣化的均一性需要很长的处理时间。该现象暗示了自由基不能被均一地供给 到基板清洗处理室121。图5A至图5E示出了等离子体形成气体导入簇射板107的等离子体形成气体导入 孔106的直径为2mm以下的形状的示例。图5A至图5E分别示出了等离子体形成气体导入 簇射板107的等离子体形成气体导入孔106附近的放大截面图。如图5A所示，等离子体形 成气体导入孔106可以是垂直孔，或者如图5B和图5C所示，等离子体形成气体导入孔106 在其一侧可以具有锪孔。锪孔可以如图5C所示地向等离子体形成空间109a侧开口，也可 以如图5B所示地向另一侧开口。如图5D和图5E所示，等离子体形成气体导入孔106可以 是如下的锥形如图5E所示，等离子体形成空间109a侧的直径比另一侧的直径大；或者如 图5D所示，等离子体形成空间109a侧的直径比另一侧的直径小。对于等离子体形成气体 导入孔106的直径是1. 5mm以下的情况而言，孔形状的示例是相同的。图5F是示出该实施例中的等离子体形成气体导入簇射板107的效果的图。在如 下条件下确定放置在处理室中的基板上的氧化硅膜的蚀刻速率作为等离子体形成气体的 HF气体的流率为lOOsccm ；高频电力密度为0. 0Iff/cm2且处理室的内部压力为50Pa。在图5F 中，横轴表示基板表面的位置，纵轴表示由基板表面的中心的蚀刻速率规范化的氧化硅膜 的蚀刻速率。如图5F所示，当将采用等离子体形成气体导入簇射板的情况901与作为现有 技术的导入方法的不采用等离子体形成气体导入簇射板而采用横向导入的情况902相比 较时，经由簇射板进行导入的情况901在面内蚀刻速率方面具有更好的均一性。该结果的 可能的原因是将气体均一地导入到等离子体形成空间109保证了等离子体形成空间109 中的活性中心(active species)的均一的浓度分布，并且该现象有助于得到上述结果。因 此，与由于下述高频施加电极104的电极通孔105导致的均一的等离子体形成效果一起，可 以确定地将自由基更均一地供给到处理室。以下将说明使用本发明的图1所示的成膜设备1来制造半导体器件的方法。将从作为第一步骤的基板处理步骤及其条件开始说明。用于第一步骤的设备是图 3A至图3D所示的基板处理设备100。作为等离子体形成气体，流率为lOOsccm的HF被供给到等离子体形成室108，从而 在等离子体形成部中产生等离子体。等离子体中的自由基经由形成于等离子体分离用的等离子体约束电极板110的自由基导入孔111被供给到处理室113，其中，等离子体约束电极 板110设置有多个自由基通过孔111。为了抑制自由基的激发能，作为处理气体的HF经由 处理气体导入孔112以lOOsccm的流率被供给到处理室113。用于等离子体产生的高频电 力密度是0. OlW/cm2，压力是50Pa，处理时间是5min，并且基板5的温度是25°C。在0. OOlff/ cm2至0. 25ff/cm2的范围的高频电力密度下产生用于基板清洗处理的等离子体，该范围是膜 沉积处理的情况下的等离子体的高频电力密度的范围的大约几十分之一(several tenth) 至几分之一。比该电力密度高的高频电力密度使得难以进行自然氧化膜的选择性蚀刻。图12示出了在本发明的第一步骤之后观察到的表面粗糙度与传统的干法处理 和湿法处理的结果的比较。如图12所示，由本发明的第一步骤获得的表面粗糙度Ra是 0. 18nm，该粗糙度是与由利用稀氢氟酸溶液湿法处理(湿法清洗)得到的0. 17nm的表面粗 糙度Ra几乎一样好的粗糙度。对于没有供给作为处理气体的HF气体的情况，表面粗糙度 Ra变成2. Onm，这是大的粗糙度。此外，即使当处理时间延长到10分钟时，也确认表面粗糙 度Ra为0. 19nm，该粗糙度是小粗糙度。表面平坦性由于与硅有关地选择性地去除表面自然 氧化膜和有机物而被改善。可能的机理是使由等离子体产生的高激发能的HF与作为处理 气体单独导入的未激发的HF碰撞，从而形成激发能被抑制的HF，激发能被抑制的HF在不蚀 刻表面的Si原子的情况下选择性地去除表面自然氧化膜。观察到的结果确认了 使用本发 明能够通过不需要高温预处理的干法清洗来实现与湿法清洗的表面粗糙度等同的表面粗 糙度。获得根据本发明的表面粗糙度的条件只是通过将由等离子体产生的具有高激发 能的HF与作为处理气体单独导入的未激发的HF混合和碰撞来形成激发能被抑制的HF。因 此，只要满足上述条件，本实施例的结构就不受限制。也就是，根据本实施例，由等离子体产生的自由基经由作为形成于等离子体约束 电极板110的多个通孔的自由基导入孔111朝向基板供给，同时经由形成于电极板的多个 处理气体供给孔供给处理气体。然而，从均一性的角度考虑，具体地，当需要对大直径的基 板进行均一处理时，需要向基板均一地供给自由基和未激发的处理气体。为此，在本实施例 中，优选采用如下结构该结构允许从与基板相对的电极板喷射地供给自由基，并且也允许 同时喷射地供给处理气体。虽然本实施例通过施加高频形成等离子体来产生自由基，但是也可以通过由微波 和其它方法形成等离子体来产生自由基。具体地，也可以施加如图7所示的由UV、X射线和 微波激发而产生的自由基和如图8所示的由催化剂化学激发而产生的自由基。在图7中， 从导入室203向等离子体气体照射UV、X射线和微波，以将等离子体气体转化成等离子体。 在图7中，附图标记5表示基板；附图标记201表示等离子体形成气体供给系统；附图标记 202表示等离子体形成气体供给管；附图标记204表示等离子体分离用的等离子体约束电 极板，其设置有多个自由基通过孔；附图标记205表示自由基导入孔；附图标记206表示处 理气体导入孔；附图标记207表示处理室；附图标记208表示基板保持件；附图标记209表 示处理气体供给管；附图标记210表示处理气体供给系统；附图标记211表示排气系统。处 理气体系统具有与图3A至图3D的结构相同的结构。图8示出了由加热催化剂体303将气 体转化成等离子体的结构。附图标记5表示基板；附图标记301表示等离子体形成气体供给 系统；附图标记302表示等离子体形成气体供给管；附图标记304表示等离子体分离用的等离子体约束电极板，其设置有多个自由基通过孔；附图标记305表示自由基导入孔；附图 标记306表示处理气体导入孔；附图标记307表示处理室；附图标记308表示基板保持件； 附图标记309表示处理气体供给管；附图标记310表示处理气体供给系统；附图标记311表 示排气系统。处理气体系统具有与图3A至图3D的结构相同的结构。关于被导入到等离子体形成室中的等离子体形成气体，本实施例只使用HF。等离 子体形成气体只需要至少包含HF，具体地，可以使用被Ar稀释的HF。通过产生等离子体并 且使该等离子体通过等离子体约束电极板110，自由基进入到处理室113中。对于进入处理 室113中的处理气体，本实施例只使用HF。处理气体只需要至少包含HF，具体地，可以使用 被Ar稀释的HF。通过将经由形成于等离子体约束电极板110的自由基导入孔111导入到 处理室113的自由基与从处理气体导入孔112导入的处理气体混合，创造了能抑制自由基 的激发能的气氛。然后，与基板材料的Si相关地选择性地去除基板表面上的自然氧化膜和 有机物，由此在抑制表面粗糙化的同时进行基板表面处理。图13是表面粗糙度(Ra)对处理气体中的HF的比例的依赖性的图，其将根据本发 明的包含HF的等离子体气体的情况与现有技术中的仅由Ar制成等离子体气体的情况相比较。根据作为现有技术的日本特开平10-172957号，能够通过由远程等离子体源激发 的氩气、氦气、氙气、氢气与导入到下游侧的HF气体的混合气体而选择性地去除氧化膜；在 硅基板上没有发现任何的损伤。然而，该去除不能满足近年来对平坦性的要求。等离子体 形成气体中的HF的比例的表达式HF/(HF+Ar) = 0表示使用单独的Ar作为等离子体形成 气体的现有技术的情况。如图13所示，与现有技术中的使用单独的Ar作为等离子体形成 气体、即HF/(HF+Ar) = 0的情况相比，本发明的在等离子体形成气体中包含HF的情况提供 了明显良好的表面粗糙度(Ra)。等离子体形成气体和处理气体中的HF与Ar的混合比的变 化使得去除自然氧化膜之后的表面粗糙度变化。可以发现等离子体形成气体中的HF与等 离子体形成气体的总气体流量的比例优选处于0. 2至1. 0的范围，为了进一步获得与湿法 清洗后的表面粗糙度等同的0. 5nm以下的表面粗糙度，HF与等离子体形成气体的总气体流 量的比例优选处于0. 6至1. 0的范围。在等离子体形成气体和处理气体中只包含HF的情 况下，去除自然氧化膜之后的表面粗糙度变得最小、即变得平坦。即使对于HF气体被用作将被供给到等离子体形成室108的等离子体形成气体且 自由基经由形成于等离子体分离用的等离子体约束电极板110的多个自由基导入孔111被 供给的情况，当处理气体仅由Ar构成时，也不能去除基板表面上的自然氧化膜，并且不能 获得表面处理的目的，其中，等离子体约束电极板110设置有多个自由基通过孔111。对于 HF气体被用作等离子体形成气体并且不供给作为处理气体的气体的情况，表面粗糙度变成 2. 5nm，这比使用HF作为处理气体的情况差。本实施例使用Si基板。然而，本发明的基板表面处理不限于Si基板的表面处理。 具体地，仅要求基板表面具有诸如Si和SiGe等IV族半导体的结构。更具体地，基板表面 处理可以适用于去除诸如粘附或沉积到玻璃基板上的薄Si层等IV族半导体的表面上的自 然氧化膜和有机污染物的情况。施加到高频施加电极104的高频电力密度优选处于0. 00Iff/cm2至0. 25ff/cm2的范 围。
16
图6示出了在使用HF气体作为等离子体形成气体并且使用HF作为处理气体的情 况下自然氧化膜/Si (自然氧化膜对Si的蚀刻速率比)对高频电力密度的依赖性。高频电 力密度的减小抑制了 Si蚀刻，从而仅选择性地蚀刻自然氧化膜。自然氧化膜的蚀刻量除以 Si的蚀刻量的值被定义为“自然氧化膜/Si”。高频电力密度的减小相对地减小了 Si的蚀 刻量，使得“自然氧化膜/Si”增加。另一方面，高频电力密度的增加显著增加了 Si的蚀刻， 从而减小了“自然氧化膜/Si”。高频电力密度的增加导致Si的蚀刻，这使得表面变粗糙。 为了减小表面粗糙度，需要增加“自然氧化膜/Si”并且减小高频电力密度。为此，高频电力 密度被选择成处于0. 00Iff/cm2至0. 25ff/cm2的上述范围，优选处于0. 00Iff/cm2至0. 125W/ cm2的范围，更优选处于0. 00Iff/cm2至0. 025ff/cm2的范围。然后，将对作为第二步骤的Si和SiGe外延单晶生长步骤及其条件进行说明。对以下的处理进行说明使用如图1所示的成膜设备1和如图3A至3D所示的表 面处理设备100进行第一步骤以去除形成于Si基板的自然氧化膜，然后该基板经由真空输 送室60被输送到CVD设备以进行第二步骤，在该第二步骤中，在基板的处理后的表面上进 行Si和SiGe的单晶膜的生长。在第一步骤中，基板的表面被处理，然后，在第二步骤中，在如下条件下在CVD设 备20中处理基板3min 基板温度为600°C，以36sCCm的速率供给Si2H6，压力保持在2E_3Pa。 此后，在如下条件下处理基板3min 基板温度为600°C，以36sCCm的速率分别供给Si2H6和 GeH4，压力保持在4E-3Pa。如图14所示，如此处理的基板使得Si上的SiGe单晶生长的表面 粗糙度与使用稀氢氟酸的湿法清洗所处理的基板的表面粗糙度等同，这提供了良好的SiGe 单晶膜。如图15所示，与在进行湿法清洗之后进行上述Si/SiGe生长的情况相比，本实施 例的情况使得Si基板与生长的Si之间的界面处的氧和碳的原子密度较小。具体地，界面 处的氧和碳的原子密度为2X102°个/cm3以下。该现象的原因是在清洗基板之后，在不将 基板暴露于空气的情况下在真空中输送该基板抑制了对氧杂质和碳杂质的吸收。在CVD设 备20中的Si和SiGe的单晶膜的生长的处理中，可以使用诸如Si2H6和GeH4等氢化气体 (hydrogenated gas)；氢化气体与诸如B2H6、PH3和AsH3等掺杂材料气体(doping material gas)的混合气体；或用SiH4代替Si2H6。下面对作为第三步骤的介电膜溅射成膜步骤、作为第四步骤的所形成的介电膜的 氧化氮化(oxidation-nitrification)步骤和作为第五步骤的电极溅射步骤进行说明。在 第二步骤之后，对基板进行处理，以制造FET器件。该处理包括第三步骤，经由输送室60 将基板输送至溅射设备40，在溅射设备40中进行介电材料的溅射成膜；第四步骤，经由输 送室60将基板输送到氧化_氮化设备30，以在氧化-氮化设备30中氧化介电材料；和第 五步骤，经由输送室60将基板输送到溅射设备40，以在溅射设备40中溅射金属电极材料。 设备10至50分别被各自的输送或处理控制器70至74控制。除了溅射之外，可以通过CVD来进行第三步骤中的介电材料成膜。类似地，除了溅 射之外，可以通过CVD来进行第五步骤中的金属电极材料的成膜。利用图3A所示的表面处理设备100，进行第一步骤以去除自然氧化膜，进行第二 步骤以使Si单晶膜生长。然后，基板5在不暴露于空气的情况下通过真空输送室60并且 进入介电-电极溅射设备40，其中，在该设备中进行HF的溅射成膜，基板在介电材料的表 面不暴露于空气的情况下经由真空输送室60被输送到氧化-氮化设备30，以氧化所形成的介电材料膜，从而进行等离子体和自由基的氧化。此外，基板5在不暴露于空气的情况下 经由真空输送室60被输送到介电_电极溅射设备40，从而进行溅射而形成TiN电极的膜。 评价所获得的装置的特性。图16、图17和图18示出了数据。图16示出了通过分别测量由本发明制备的试样的电容和由现有技术(采用湿法 清洗代替第一步骤)制备的试样的电容并且向电极部施加电压而得到的C-V曲线。与提供 大约30mV的磁滞(hysteresis)的现有技术的试样相比，本发明的试样获得磁滞为IOmV的 良好结果。图17示出了由本发明获得的试样和由现有技术获得的试样(采用湿法清洗代替 第一步骤)之间的界面状态密度和固定电荷密度的比较。通过本发明的处理制备试样，以 确定C-V曲线，由该曲线算出界面状态密度和固定电荷密度。如图17所示，因为在第一步 骤的基板清洗之后，由第二步骤形成的Si膜的表面上的氧杂质和碳杂质少，因此，界面状 态密度和固定电荷密度均比现有技术中的小。该现象是在干法清洗之后在真空中连续处理 的效果。图1所示的成膜设备1具有对各处理设备和各输送设备在真空中进行全部处理进 行控制的控制器。也就是，输送控制器70在输入部接收从相关设备产生的输入信号，运行 被程序化以根据处理器的流程进行操作的输送程序，从而向相关设备输出用于经由真空输 送器将基板输送到各处理设备的动作指令(actioncommand)。处理控制器A 71至处理控制 器D 74接收来自处理设备的输入信号，运行被程序化以根据流程进行操作的程序，从而向 相关设备输出动作指令。控制器70或71至74的结构是如图2的附图标记81所示的由输 入部82、具有程序和数据的存储部83、处理器84和输出部85组成的结构。该结构基本上 是控制相关设备的计算机结构。图10示出了输送控制器70和处理控制器A至D(71至74)的控制。在步骤610 中，制备形成有自然氧化膜的Si基板。输送控制器70产生使装载锁定设备50达到IPa以 下的真空的指令(步骤611)。此外，输送控制器70产生使表面处理设备100达到lE-4Pa 以上的真空水平的真空的指令，然后经由输送室60将基板5移动到表面处理设备100并且 将该基板放置在基板保持件上。处理控制器A 71控制上述第一步骤、即控制向基板5施加 基板处理的顺序(步骤613)。输送控制器70控制CVD成膜设备20抽真空，以产生lE_4Pa以下的真空水平的真 空，然后经由输送室60将基板5从表面处理设备100移动到CVD成膜设备20，从而将基板 5放置在CVD成膜设备20中。处理控制器B 72控制上述第二步骤、即控制在CVD成膜设备20中处理单晶生长 (步骤615)。之后，处理控制器B 72经由输送室60将基板移动到介电-电极溅射设备40， 以进行第三步骤、即介电_电极溅射成膜(步骤616)。处理控制器C 73控制第三步骤、即控制介电-电极溅射设备40中的成膜处理(步 骤617)。输送控制器70在氧化-氮化设备30中建立lE-4Pa以下的真空水平的真空，并 且经由输送室60将基板5从介电-电极溅射设备40移动到氧化-氮化设备30中(步骤 618)。处理控制器D 74进行控制以在氧化-氮化设备30中进行第四步骤(步骤619)。之 后，处理控制器D 74经由输送室60将基板5移动到介电-电极溅射设备40以进行第五步 骤、即金属电极溅射成膜(步骤620)。处理控制器C 73进行控制以在介电-电极溅射设备40中执行实施例3的成膜处理(步骤621)。然后，输送控制器70利用装载锁定设备50将 输送室60开放至大气(步骤622)。通过本发明的上述处理，制造图19所示的MOS场效应晶体管(FET) 90。采用HfO 膜作为介电栅极绝缘膜95，该介电栅极绝缘膜95在Si基板95的源区(source region) 92 和漏区(drainregion) 93之间位于栅极94的下方。除了 HfO，优选栅极绝缘膜95包括Hf、 La、Ta、Al、W、Ti、Si、Ge 或其合金的膜，更具体地，可采用 HfN、HfON, HfLaO, HfLaN, HfLaON, HfAlLaO, HfAlLaN, HfAlLaON, LaAlO, LaAlN, LaAlON, LaO、LaN、LaON、HfSiO、HfSiON0 各自 的介电常数位于3. 9至100的范围，并且固定电荷密度处于0至IX IO11CnT2的范围。栅极 绝缘层的膜厚度被设定成位于0. 5nm至5. Onm的范围。术语“固定电荷”也被称为“固定氧化膜电荷”，意思是存在于SiO2膜中且被固定 在SiO2膜中的电荷，并且不在电场中迁移等。固定氧化膜电荷是由氧化膜的结构缺陷引起 的，并且取决于氧化膜的形成状态或氧化膜的热处理。通常地，在Si-SiO2界面附近存在源 自于硅中的Si的悬键的正的固定电荷。固定氧化膜电荷使得MOS结构的C-V特性沿栅极 电压轴平行地移动。由C-V法来确定固定电荷密度。作为图19中的MOS-FET的栅极94，采用诸如Ti、Al、TiN、TaN和W等金属；多晶硅 (B(硼)_掺杂p型或P(磷)_掺杂:n型)；以及Ni-FUSI(完全硅化物，fully silicide)。由本发明的方法制备的半导体/绝缘体膜接合、即由如下方法制备的半导体/绝 缘体膜接合使得固定电荷和界面状态比在空气输送中制备的接合中的固定电荷和界面状 态小对Si基板的形成有自然氧化膜的表面进行处理，使Si基板在不暴露于空气的情况下 生长Si单晶膜，在不将基板暴露于空气的情况下进行溅射，以形成诸如Hf等介电膜，对该 介电膜进行氧化和氮化。因此，如图16所示，该接合使得C-V曲线具有小的磁滞和小的漏 电流，由此提供良好的器件特性。术语“界面状态”表示在不同种类的半导体的接合界面上 出现的电子的能量水平和在半导体与金属或绝缘材料之间的接合界面上出现的电子的能 量水平。因为界面上的半导体面变成原子间的键断裂的状态，所以出现被称为悬键的非键 合状态，从而产生允许捕获电荷的能量水平。界面上的杂质或缺陷也产生允许捕获电荷的 能量水平、即界面状态。一般地，界面状态显示了长的响应时间并且是不稳定的，从而经常 对器件特性造成不利的影响。低的界面状态意味着更好的界面。由C-V法确定界面状态密 度。如图1所示，本发明的成膜设备使用具有如下单元的构造表面处理单元100、CVD 成膜单元20、介电-电极溅射单元40、氧化-氮化单元30、装载锁定室50以及输送室60。 然而，这些单元中的每一方的数量不一定是一个，根据吞吐量、膜结构等，这些单元中的每 一方的数量可以大于1个。例如，为了增加吞吐量，可以由均具有装载和卸载功能的多个装 载锁定室代替该装载锁定室。此外，例如，可以由两个以上的溅射单元来代替该溅射单元 30，其中该多个溅射单元中的每个溅射单元均具有形成介电膜和形成电极的功能。然而，为了有效地利用根据本发明的允许在保持平坦面的同时进行干法基板表面 处理的基板处理方法，优选地，表面处理单元100、CVD成膜单元20、装载锁定室50以及输 送室60中的每一方均具有至少一个。利用该构造，装载锁定室的存在使得可以在稳定的抽 真空气氛中高吞吐量地进行干法基板表面处理，在不将基板暴露于空气的情况下通过在真 空中经由输送室将基板输送到CVD成膜单元而进行的成膜允许Si基板表面和CVD成膜Si/SiGe层之间的界面保持良好的状态。另外，为了有效地利用根据本发明的允许在保持平坦面的同时进行干法基板表面 处理的基板处理方法，优选地，表面处理单元100、介电-电极溅射单元40、装载锁定室50 以及输送室60中的每一方均具有至少一个。利用该构造，装载锁定室的存在使得可以在稳 定的抽真空气氛中高吞吐量地进行干法基板表面处理，在不将基板暴露于空气的情况下经 由输送室通过在真空中将基板输送到介电-电极溅射单元40而进行的成膜允许Si基板表 面与作为通过对Si基板表面进行溅射而制备的绝缘膜的基底(base)的介电膜或导电膜之 间的界面保持良好的状态。虽然本实施例没有给出图中的CVD成膜单元20的具体结构，但是只要该单元设置 有室、用于加热保持基板用的基板保持件和保持在基板保持件上的基板二者的基板加热机 构、用于供给包含原料气体(raw material gas)的气体以进行CVD成膜的气体导入机构、 以及用于排出室内空气的排气部件，可以采用任何类型的外延成膜单元。类似地，图中没有给出溅射单元40的具体结构。然而，只要该单元具有室、用于 保持基板的基板保持件、用于将气体导入到室中的机构、用于排出室内空气的排气部件、用 于安装由介电体或导电金属制成的靶材的溅射阴极、高频电力供给机构或直流电力供给机 构，溅射单元40可以是任何类型的单元。用于将由介电体或导电金属制成的靶材安装在溅射单元40中的溅射阴极(未示 出)的数量不一定是一个，为了形成多个连续的或不连续的膜，或为了在其上安装多个靶 材，可以采用多个溅射阴极。从所形成的膜的厚度分布的均一性的角度考虑，优选地，基板 保持件设置有使所安装的基板转动的转动机构。为了允许通过反应溅射而成膜，优选地，溅 射单元40的气体导入机构不仅导入诸如Ar等惰性气体，而且导入诸如N2和O2等反应气 体，或者导入反应气体与Ar气的混合气体。
权利要求
一种基板清洗设备，所述基板清洗设备包括等离子体形成室(108)、容纳有基板保持件的基板清洗处理室(121)、将所述等离子体形成室与所述基板清洗处理室分隔开的等离子体约束电极板(110)，其中在所述等离子体形成室中具有与所述等离子体约束电极板平行地沿所述等离子体形成室的横向延伸的板状的高频施加电极，所述高频施加电极具有多个通孔(105)，所述通孔从所述高频施加电极的前表面贯通到后表面地形成，比值V2/V1被设定在0.01至0.8的范围，其中，V1是所述高频施加电极的包括所述通孔在内的总体积，V2是所述通孔的总体积；所述等离子体约束电极板具有多个自由基导入孔(111)，所述自由基导入孔被分布形成于所述等离子体约束电极板的表面，用于使所述等离子体形成室与所述基板清洗处理室连通；所述等离子体约束电极板还具有多个处理气体导入孔，所述处理气体导入孔被分布形成于所述等离子体约束电极板的表面，并且所述处理气体导入孔与所述自由基导入孔的至少一部分并置；以及所述等离子体约束电极板被构造成与所述基板保持件的基板支撑面相面对，其中，所述等离子体形成室中产生的等离子体中的自由基经由所述自由基导入孔被导入到所述基板清洗处理室中，同时，处理气体经由所述处理气体导入孔被导入到所述基板清洗处理室中，从而，从所述等离子体约束电极板的表面朝向放置于所述基板保持件的基板的表面导入所述自由基和所述处理气体。
2.根据权利要求1所述的基板清洗设备，其特征在于，所述等离子体约束电极板具有 处理气体导入路径，所述处理气体导入路径在将所述等离子体形成室与所述基板清洗处理 室分隔开的方向上横断地通过所述等离子体约束电极板，所述多个处理气体导入孔中的每 一个处理气体导入孔均与所述处理气体导入路径连接，被供给到所述处理气体导入路径的 处理气体经由所述处理气体导入孔被导入到所述基板清洗处理室中。
3.一种基板清洗方法，其用于清洗放置于基板清洗处理室(121)中的半导体基板的表 面上的氧化膜，所述方法包括如下步骤在等离子体形成室(108)中激发包含HF的等离子体形成气体，以产生等离子体； 经由分布形成于等离子体约束电极板(110)的表面的多个自由基导入孔而将所述等 离子体中的自由基选择性地从所述等离子体形成室导入到所述基板清洗处理室中，其中， 所述等离子体约束电极板用于将所述等离子体形成室与所述基板清洗处理室分隔开； 将包含未激发的HF的处理气体导入到所述基板清洗处理室中；以及 由被导入到所述基板清洗处理室中的所述自由基和所述处理气体的混合氛围气对所 述半导体基板的表面上的所述氧化膜进行清洗处理，其中，经由分布形成于所述等离子体约束电极板的表面并且与所述自由基导入孔的至少一 部分并置的多个处理气体导入孔，以与自由基导入几乎平行的方式将所述处理气体从所述 等离子体约束电极板的表面导入到所述基板清洗处理室中。
4.根据权利要求3所述的基板清洗方法，其特征在于，所述半导体基板是Si基板，通过 蚀刻以去除所述Si基板上的氧化膜而清洗所述Si基板。
5.一种在MOS结构中形成栅极绝缘膜的方法，所述方法包括如下步骤 由权利要求4所述的方法清洗Si基板的表面；将表面被清洗后的所述Si基板在该Si基板不暴露于大气的情况下移动到外延室中， 以在所述外延室中在该表面被清洗后的所述Si基板上形成外延层；将形成有所述外延层的所述Si基板在该Si基板不暴露于大气的情况下移动到溅射室 中，以通过对所述外延层进行溅射而在所述外延层上形成介电膜；以及将形成有所述介电膜的所述Si基板在该Si基板不暴露于大气的情况下移动到氧 化_氮化室，以通过对所述介电膜进行氧化、氮化或氧氮化而形成所述栅极绝缘膜。
6.根据权利要求5所述的方法，其特征在于，所述介电膜由从Hf、La、Ta、Al、W、Ti、Si、 Ge所构成的组中选出的一方或其合金制成。
7.一种在基板清洗设备中清洗基板表面的方法，所述基板清洗设备包括等离子体形成 室(108)、基板清洗处理室(121)、以及将所述等离子体形成室与所述基板清洗处理室分隔 开的等离子体约束电极板(110)，所述方法包括如下步骤将板状基板与所述等离子体约束电极板的表面相面对地放置在所述基板清洗处理室中；经由多个自由基导入孔(111)将在所述等离子体形成室中产生的等离子体中的自由 基从所述等离子体形成室导入到所述基板清洗处理室中，其中，所述自由基导入孔被分布 形成于所述等离子体约束电极板的表面，用于使所述等离子体形成室与所述基板清洗处理 室连通；以及将未激发的处理气体导入到所述基板清洗处理室中，其中，在所述等离子体形成室中沿横向延伸的板状的高频施加电极向所述等离子体形成室 施加高频电力密度处于0. 001ff/cm2至0. 25ff/cm2的范围的高频电力，所述高频施加电极具 有从其前表面贯通到后表面而形成的多个通孔(105)，比值V2/V1被设定在0. 01至0. 8的 范围，其中，Vl是所述高频施加电极的包括所述通孔在内的总体积，V2是所述通孔的总体 积；以及经由分布形成于所述等离子体约束电极板的表面并且与所述自由基导入孔的至少一 部分并置的多个处理气体导入孔(112)，以与所述自由基导入平行的方式将所述处理气体 导入到所述基板清洗处理室，其中，所述处理气体导入孔与所述基板的表面相面对。
8.根据权利要求7所述的清洗基板表面的方法，其特征在于，所述基板的表面上的氧 化膜被清洗。
9.根据权利要求8所述的清洗基板表面的方法，该方法是清洗IV族半导体材料基板的 表面上的氧化膜的方法，其中，通过将包含HF的等离子体形成气体导入到所述等离子体形 成室而产生等离子体，所述处理气体包含HF。
10.根据权利要求9所述的清洗基板表面的方法，其特征在于，HF占所述等离子体形成 气体的总气体流量的比例处于0. 2至1. 0的范围。
11.根据权利要求10所述的清洗基板表面的方法，其特征在于，所述处理气体仅是HF。
12.根据权利要求7所述的清洗基板表面的方法，其特征在于，所述等离子体气体经由 簇射板(107)被导入到所述等离子体形成室中，所述簇射板具有与所述高频施加电极相面 对的内表面，所述等离子体形成气体经由分布形成于所述簇射板的内表面的多个等离子体 形成气体导入孔(106)被导入到所述等离子体形成室中。
13.—种在MOS结构中形成栅极绝缘膜的方法，所述方法包括如下步骤由权利要求9所述的方法清洗Si基板的表面上的氧化膜；将表面被清洗后的所述Si基板在该Si基板不暴露于大气的情况下移动到外延室中， 以在该表面被清洗后的所述Si基板上形成外延层；将形成有所述外延层的所述Si基板在该Si基板不暴露于大气的情况下移动到溅射室 中，以通过溅射在所述外延层上形成介电膜；以及将形成有所述介电膜的所述Si基板在该Si基板不暴露于大气的情况下移动到氧 化_氮化室，以通过对所述介电膜进行氧化、氮化或氧氮化而形成所述栅极绝缘膜。
14.根据权利要求13所述的形成栅极绝缘膜的方法，其特征在于，所述介电膜由从Hf、 La、Ta、Al、W、Ti、Si、Ge所构成的组中选出的一方或其合金制成。
全文摘要
当由等离子体产生的自由基经由形成于将等离子体形成室(108)与处理室分隔开的分隔板上的多个孔(111)而被导入到处理室时，自由基与单独被导入到处理室中的处理气体混合，抑制自由基的激发能，由此能够以高的Si选择性进行基板表面处理，这能够在不使基板表面的平坦性劣化的情况下进行去除自然氧化膜和有机物的表面处理。等离子体中的自由基经由等离子体分离用的等离子体约束电极板(110)的自由基通过孔(111)被导入到处理室，处理气体被导入到处理室(121)以与处理室中的自由基混合，然后由自由基和处理气体的混合气体清洗基板表面。
文档编号H01L21/304GK101919030SQ20088012093
公开日2010年12月15日 申请日期2008年9月19日 优先权日2007年11月2日
发明者池本学, 清野拓哉, 真下公子 申请人:佳能安内华股份有限公司