专利名称：用于本地互连网络(lin)总线和类似物的装置接口的自适应静电放电(esd)保护的利记博彩app
技术领域：
本发明涉及例如在汽车电子元件中使用的能够介接到本地互连网络(LIN)总线和类似物的集成电路装置，且更明确地说，涉及在处置、插入LIN总线和类似物中或从LIN 总线和类似物移除时实现较高的静电放电(ESD)稳健性，且在对LIN总线和类似物进行操 作时具有较高的直接功率注入(DPI)抗扰性。
背景技术：
汽车中的电子元件的不断增加的重要性伴随的是增长的挑战和对低成本、可靠的 电子系统和子系统的需要，所述电子系统和子系统需要与传感器和致动器介接的输入-输 出装置。这些系统和子系统未被隔离，且必须彼此通信。历史上，已使用离散的较小集成电路来建构汽车电子元件。所述集成电路依靠专 门的专用有线通信方案(至少针对许多传感器系统来说)，且将功率输出直接连线到致动 器。这导致较大的印刷电路板(PCB)、较大的引擎控制单元(ECU)外壳大小，以及过多的布 线束。布线伴随的是其它问题，因为其浪费空间、增加重量和费用、遭受交通工具的电磁噪 声，且可能难以进行故障检修和维护。幸运的是，交通工具连网标准和混合信号半导体工艺中的进步正在解决这些问 题，且引入将智能系统分布在整个交通工具中的新的可能性。交通工具连网标准化的趋势 包含广泛采用控制器区域网络(CAN)和本地互连网络(LIN)架构，现在是版本2. 1。这些网络标准正在汽车系统中提供性能与成本优化之间的平衡。CAN提供用于底 盘、动力传动系和主体中枢通信的高速网络，而LIN满足对用于传感器和致动器子系统的 简单网络的需要，其通过标准化来降低成本且改进稳健性。CAN的广泛使用和LIN的可用性 符合混合信号半导体工艺技术的进步，其可将较小的汽车系统所需要的所有功能性聚集到 单个集成电路(IC)或少数几个IC上，以实现更先进的系统。虽然LIN原本是以交通工具的主体电子元件为目标的，但其正在以新的方式用在 主体电子元件外部的实施方案来提供其价值。在可用的汽车电子总线标准中，LIN提供对 通常专用于单个系统的大多数传感器和致动器的通信需要的最佳解决方案。所述传感器 和致动器可被视为子系统，且由LIN良好地服务，LIN已被界定以担负交通工具中的子网络 的任务。20千位每秒(kbps)的最大LIN指定数据速率对于大多数传感器和致动器来说是 足够的。LIN是时间触发的主-从网络，其消除了对在同时报告的装置之间进行仲裁的需 要。LIN是使用单个有线通信总线来实施的，其减少了布线和线束需要，且因此有助于节省 重量、空间和成本。LIN标准由LIN协会特别针对交通工具子网络应用的低成本实施方案而定义，LIN 标准非常符合当今的混合信号半导体工艺的集成能力。LIN协议实现相当大的成本降低，因 为其十分简单，且经由异步串行接口(UART/SCI)来操作，且从属节点是自同步的且可使用 芯片上RC振荡器代替晶体或陶瓷谐振器。因此，硅实施方案是价廉的，使得LIN非常适合通常用以制造用于汽车子系统的信号调节和输出IC的混合信号处理技术。LIN主节点通常是LIN子网络到CAN网络的桥节点，且每一交通工具通常将具有若干LIN子网络。主LIN节点具有较高的复杂性和控制，而从属LIN节点通常较简单，从而实 现其在单一 IC子系统中的集成。通过使用标准化交通工具连网架构，有可能建立特征和特 性丰富的系统，其仅需要三根电线(LIN、电池和接地)。出于可靠性和安全操作的明显原因，对于所有LIN模块来说，都需要对静电放电 (ESD)和直接功率注入(DPI)两者的极高抗扰性。此高ESD和DPI抗扰性特别适用于LIN 模块的连接到外部世界的引脚(例如，电池引脚、LIN引脚等)。LIN模块的连接到系统(外部世界)的引脚在模块被处置或插入系统中时高度地 暴露于ESD放电。LIN模块必须能够被任何人安全地安装或移除。因此，对于所有LIN模块 引脚来说，ESD抗扰性需非常高(大于几千伏)，因为用于处置电模块的标准工业规则无法 在汽车工业中适当地实行。另外，一旦安装好，连接到LIN系统的任何引脚就可能经历来自其它通信总线和/ 或电源线的高电平的干扰。原因在于通信总线和电源线出于成本原因而无法与高效的屏蔽 或差分信号线(CAN除外)连线。因此，汽车的电系统和控制系统中存在的较高干扰电平不 得影响在LIN总线上运输的所要数据的完整性。因此，对于直接路由到LIN模块的连接器的芯片的任何引脚来说，需要非常高的 对ESD和DPI两者的抗扰性。用于ESD保护的常用装置是接地栅极金属氧化物半导体 (GGMOS)晶体管，其栅极通过ESD保护电阻器接地。增强用于相应外部连接(引脚)的ESD 保护的GGMOS晶体管的ESD稳健性的常用技术是在GGMOS晶体管保护装置的漏极与栅极之 间具有某种电容性耦合。遗憾的是，此ESD保护技术显著增加了引脚对噪声干扰或DPI的敏感性漏极与栅 极之间的电容性耦合允许较高频率到达保护装置的栅极，且将保护装置接通。这破坏了所 要的数据流。因此，电容性耦合使高DPI稳健性显著降级。因此，标准ESD保护技术不太适 合实现对DPI和类似物的较高的噪声和干扰抗扰性。
发明内容
在处置、安装和/或从系统移除装置时，需要对装置进行ESD保护，且当装置在系 统中操作时需要较高DPI稳健性。如上文所论述，LIN模块和类似物在其被处置时或者在其 安装到LIN系统中或从LIN系统移除时必须具有非常好的ESD稳健性。而且，LIN模块在 其连接到LIN系统且操作时，必须具有对DPI、电磁干扰(EMI)和类似物的稳健抗扰性。幸 运的是，这两种情形并不同时发生。因此，ESD稳健性和DPI/EMI抗扰性要求可独立于设计 观点而考虑。因此，根据本发明的教示，通过在待保护引脚上不存在(或存在低水平)DPI时，使 用金属氧化物半导体(MOS)静电放电(ESD)装置的漏极与栅极之间的显著电容性耦合，且 接着在所述引脚上检测到DPI时，以可控方式断开、旁路和/或衰减此电容性耦合，酌情允 许稳健的ESD保护或DPI/EMI抗扰性。根据本发明的具体实例实施例，具有自适应静电放电(ESD)保护和噪声信号抑制 的集成电路装置包括外部连接，其适于连接到数据总线；数据总线接口，其耦合到所述外部连接；电路功能件，其耦合到所述数据总线接口 ；ESD保护电路，其耦合到所述外部连接 以及所述集成电路装置的共用区(common) ；ESD增强电容器，其耦合到所述外部连接；ESD 电容器控制，其中所述ESD电容控制在所述ESD电容器控制的输入处于第一电压时，将所述 ESD增强电容器耦合到所述ESD保护电路中，且在所述ESD电容器控制的输入处于第二电 压时，使所述ESD增强电容器从所述ESD保护电路去耦；高通滤波器，其耦合到所述外部连 接，其中所述高通滤波器放行高频噪声信号但不放行低频数据信号；以及信号振幅检测器， 其耦合到所述高通滤波器，其中当所述高频噪声信号存在于所述外部连接上时，所述信号 振幅检测器将所述第二电压施加到所述ESD电容器控制，且当外部连接上实质上不存在高 频噪声信号时，所述信号振幅检测器将所述第一电压施加到所述ESD电容器控制。根据本发明的另一具体实例实施例，一种具有自适应静电放电(ESD)保护和噪声 信号抑制的集成电路装置包括外部连接，其适于连接到数据总线；数据总线接口，其耦合 到所述外部连接；电路功能件，其耦合到所述数据总线接口 ；ESD保护电路，其耦合到所述 外部连接以及所述集成电路装置的共用区；ESD增强电容器，其耦合到所述外部连接；ESD 电容器控制，其中所述ESD电容控制在所述ESD电容器控制的输入处于特定控制电压时，成 比例地将所述ESD增强电容器耦合到所述ESD保护电路中，直到达到最大电压为止，接着 所述ESD电容器控制在所述ESD电容器控制的输入处于所述最大电压时，使所述ESD增强 电容器从所述ESD保护电路去耦；高通滤波器，其耦合到所述外部连接，其中所述高通滤波 器放行高频噪声信号，但不放行低频数据信号；以及信号振幅检测器，其耦合到所述高通滤 波器，其中当所述高频噪声信号存在于所述外部连接上时，所述信号振幅检测器与所述信 号振幅检测器所接收到的所述高频噪声信号成比例地将所述特定控制电压施加到所述ESD 电容器控制。
通过参考以下结合附图进行的描述，可获得对本发明的较完整理解，其中图1是根据本发明具体实例实施例的适于ESD稳健性和良好DPI/EMI抗扰性的装 置的示意性框图；图2是图1的ESD和DPI/EMI优化电路的具体实例实施例的实施方案的示意图；图3是图1的ESD和DPI/EMI优化电路的另一具体实例实施例的实施方案的示意 性框图；以及图4是图1的ESD和DPI/EMI优化电路的又一具体实例实施例的实施方案的示意性框图；图5是图1的ESD和DPI/EMI优化电路的再一具体实例实施例的实施方案的示意 性框图；以及图6是半导体衬底中的典型CMOS晶体管制造的示意性正视图。虽然本发明可容许各种修改和替代形式，但已在图中展示且在本文详细描述其具 体实例实施例。然而应理解，本文对具体实例实施例的描述无意将本发明限于本文所揭示 的特定形式，而是相反，本发明将涵盖如所附权利要求书所界定的所有修改和等效物。
具体实施例方式现在参看图式，示意性地说明具体实例实施例的细节。图中的相同元件将由相同编号表示，且相似元件将由具有不同小写字母下标的相同编号表示。参看图1，描绘根据本发明具体实例实施例的适于ESD稳健性和良好DPI/EMI抗扰 性的集成电路装置的示意性框图。由标号102概括表示的集成电路装置包括驱动器和/ 或接收器104，其耦合到封装或未封装集成电路裸片(未图示)的外部输入和/或输出(I/ 0)连接118 ；电路功能件106，例如模拟电路功能件、数字逻辑电路功能件和/或混合信号 电路功能件，其耦合到驱动器/接收器104 (例如，LIN总线接口)；ESD保护电路108 ；ESD 增强电容器112 ；ESD电容器控制110 ；信号耦合高通滤波器(HPF)116 ；以及信号振幅检测 器114。驱动器和/或接收器104以及电路功能件106可耦合到信号接地220，例如信号接 地环。ESD保护电路108、ESD电容器控制110、信号振幅检测器114以及信号耦合高通滤波 器(HPF) 116可耦合到ESD接地或共用区120，例如ESD接地环。信号接地220和ESD接地 或共用区120可连接到外部接地或共用连接222 (图2)。当信号振幅检测器114实质上没有检测到信号时，ESD增强电容器112通过ESD 电容器控制Iio耦合到ESD保护电路108。当信号振幅检测器114在I/O连接118上检测 到信号时，ESD电容器控制110使ESD增强电容器112从ESD保护电路108去耦、旁路或衰 减。因此根据需要实现最佳的ESD保护和DPI/EMI抗扰性。参看图2，描绘图1的ESD和DPI/EMI优化电路的具体实例实施例的实施方案的示 意图。驱动器104a可为开漏晶体管、三态驱动器等。接收器104b可为电平检测器。接收 器104b和/或驱动器104a耦合到外部输入/输出(I/O)连接118且耦合到信号接地220， 信号接地220连接到可位于集成电路装置102a的集成电路封装上的外部接地或共用连接 222。集成电路装置102a可用于(例如，但不限于)LIN模块实施方案。预期且在本发明的 范围内，任何类型的输入-输出接口均可得益于本发明的教示。I/O连接118由ESD保护电路108保护，ESD保护电路108包括在接地栅极配置中 的金属氧化物半导体(MOS)装置224，且用作ESD保护装置。ESD保护MOS装置224的源极 耦合到ESD接地或共用区120，漏极耦合到待保护的I/O连接118，且栅极通过栅极电阻器 226返回到ESD接地或共用区120。ESD接地或共用区120可进一步耦合到外部接地或共用 连接，例如连接222。ESD增强电容器112在耦合于ESD保护MOS装置224的源极与栅极之间时，将改进 ESD保护且降低MOS装置224的快回电压。MOS装置228将通常在其栅极上实质上没有电 压时断开，进而允许ESD增强电容器112耦合在MOS装置224的源极与栅极之间，借此ESD 稳健性最大。这在不存在高频DPI信号/扰动时发生，例如在LIN部分在系统外或实质上 不存在DPI信号/扰动时发生。数据信号在频率上比DPI信号/扰动(噪声)低得多，且 进而被HPF 116阻挡，因此只有在高频DPI噪声存在时，MOS装置228才会接通。低值电阻230也可与ESD增强电容器112串联耦合。当将电压施加到切换MOS装 置228的栅极时，ESD增强电容器112被有效地旁路到ESD接地或共用区120，进而去除其对 MOS装置224可能具有的任何影响。低值电阻230提高切换(旁路)MOS装置228的效率。预期且在本发明的范围内，ESD电容器控制110可使ESD增强电容器112从MOS装 置224的栅极和/或漏极去耦，以实现与使ESD增强电容器112从MOS装置224的栅极旁路的结果大体上相同的结果。ESD电容器控制110还可通过在MOS装置228的线性范围内操作MOS装置228而作为ESD电容器衰减器而不是作为开关。衰减变得随电阻器230的电阻值和MOS装置228 的等效电阻而变。因此，MOS装置228可用以调整ESD增强电容器112的漏极到增益耦合， 使得可根据I/O连接118上的信号(DPI)的强度来提供成比例的ESD保护。因此衰减适合 于DPI电平，且漏极到栅极电容性耦合始终被维持于防止ESD保护MOS装置224被不合意 地接通的电平。施加到切换装置228的栅极的电压由信号振幅检测器114供应。信号振幅检测器 114可包括信号整流二极管238、低通滤波器电阻器234以及低通滤波器电容器232。高通 滤波器116可包括耦合/高通滤波器电容器126和负载/高通滤波器电阻器236。高通滤 波器116让扰动(高频)信号到达信号振幅检测器114的输入，但阻挡数据(低频)信号。 高通滤波器116的阶取决于需要到达信号振幅检测器114的输入的最低DPI频率与最大数 据频率之间的差异。根据本发明的教示，需要由信号振幅检测器114检测的最小DPI频率 可为IMHz (HF)，而20千波特的最大数据速率引起(例如)IOKHz (LF)的最大数据频率。因 此，第一阶高通滤波器116足以让DPI扰动到达信号振幅检测器114的输入，同时阻挡数据 信号。因此仅DPI扰动信号(存在或不存在数据信号)将从HPF 116传递到信号振幅检测 器114。如果实质上不存在DPI扰动信号(HF)，那么即使存在强数据信号(LF)，信号振幅检 测器114也不会激活ESD电容器控制110。因此当实质上不存在DPI扰动噪声时，电容器 112在数据信号的接收期间保留在ESD电路中。然而，如果强DPI信号叠加在数据发射/接 收上，那么将检测到DPI信号，且电容器112将被去耦，以防止或大体上减少可能的数据破 坏。当I/O连接118上的扰动信号(例如，接通和断开电压的脉冲串)通过高通滤波器 116耦合到信号振幅检测器114时，二极管238整流所接收到的信号以产生脉动直流(DC) 电压，所述脉动直流(DC)电压在包括电阻器234和电容器232的低通滤波器中得到平滑且 滤波。低通滤波器引入从第一次检测到所接收信号到产生用于切换MOS装置228的栅极的 控制电压的延迟。此延迟是不重要的，因为所述延迟比通常由电路功能件106处理及在I/ 0连接118处发射或接收的数据信号的脉冲持续宽度短得多。参看图3，其描绘图1的ESD和DPI/EMI优化电路的另一具体实例实施例的实施 方案的示意性框图。图3所示的电路以大体上与上文针对图2而描述的电路相同的方式操 作，但增加了双极晶体管340，以通过减小等效开关电阻来进一步改进ESD电容器控制110 的操作。MOS晶体管228以与图2的MOS晶体管228相同的方式操作，且可在断开和饱和 (接通)模式和/或在线性模式下操作，使得ESD增强电容器112对ESD保护MOS装置224 的影响可取决于信号振幅检测器114所接收到的信号(DPI)的电平而变化。添加双极装置340使切换装置的电阻减少了因数β (β是双极装置340的当前增 益)。借此实现小裸片区域中的低切换电阻。而且，双极装置340的非线性特性引起整流 效应，其在施加到ESD保护装置224的栅极的电压上添加负DC分量。施加到ESD保护装置 224的栅极的电压上的此负DC分量有助于使其处于切断状态。然而，引入双极装置340添 加了与开关的等效电阻串联的Vbe(0. 7伏)偏压。因此，此技术只能与具有比双极装置340 的Vbe电压高的阈值电压的ESD MOS装置224 —起应用。MOS装置224的阈值电压的下限在1伏的范围内。由信号振幅检测器114的低通滤波器(电阻器234和电容器232)引入的延迟允许在ESD事件下的良好保护。ESD事件是瞬变现象，其含有许多高频。因此，在ESD事件之 后，电压聚集在信号振幅检测器114的输出处。在没有信号振幅检测器114延迟的情况下， 此电压将瞬间聚集，且通过ESD增强电容器112的电容性耦合将进而被实质上旁路。但ESD 事件情况下的斜坡时间在纳秒(ns)范围内，而低通滤波器的延迟在数百纳秒的范围内。因 此，ESD事件的斜坡边缘不受影响地耦合到ESD保护MOS装置224的栅极。因此ESD保护 MOS装置224的触发阈值保持不变。这意味着ESD保护以与上文更全面论述的基本电容性 耦合技术完全相同的方式起作用。或在变化的情况下，ESD增强电容器112对ESD保护MOS 装置224的影响与振幅检测器114所检测到的信号成比例将进而始终维持防止ESD保护 MOS装置224被不合意地接通的电平。参看图4，其描绘图1的ESD和DPI/EMI优化电路的又一具体实例实施例的实施方 案的示意性框图。图4所示的电路与上文针对图2而描述的电路大体上相同地操作，但反 向电压阻挡二极管454连接于I/O连接118与MOS装置104a和224之间。根据本发明的 教示，当正被保护的I/O连接118上所经历的电压保持参考接地电位(例如，ESD接地或共 用区120)为正时，本文所揭示的保护电路良好地工作。然而当正被保护的I/O连接118将 经受参考接地电位(ESD接地或共用区120和/或信号接地或共用区220)为负的电压(其 大体上是针对LIN应用的情况)时，可对这些电路稍作修改。驱动器装置104a的固有漏极 到衬底二极管144和MOS ESD保护装置224的固有漏极到衬底二极管244将箝位I/O连接 118上的电压以减去二极管结电压，且因此将不允许I/O连接118低于约-0. 7伏。因此，优 选在I/O连接118与装置104a和224之间添加反向阻挡二极管454，如图4所示，以防止 I/O连接118的负电压箝位。现在参看图5和图6，在许多CMOS过程中，真浮动二极管并不存在二极管被建立 为N阱主体中的ρ型扩散。但此N阱主体是在芯片衬底中完成。因此，图4的反向阻挡二 极管454不再是浮动二极管，而是具有衬底作为其集极的垂直PNP装置554的基极-发射 极结。图6中展示发射极为ρ型扩散、基极为N阱且衬底为集极的此垂直PNP装置554的 横截面。因此，将图4所示的反向阻挡二极管454视为图5所示的垂直PNP装置554更准 确。此新的ESD解决方案允许高ESD能力和DPI抗扰性两者自偏置DPI提供所需的 控制信号以旁路漏极到栅极耦合。因此，每当集成电路装置102耦合到LIN总线时，漏极到 栅极耦合起作用。这防止已丢失其电源电压的LIN模块(例如，LIN子模块故障或电力线 故障)破坏LIN总线上的数据流。虽然已参考本发明的实例实施例描绘、描述且界定了本发明的实施例，但此类参 考并不暗示对本发明的限制，且不应推断有此限制。如所属领域的且受益于本发明的一般 技术人员将想到，所揭示的标的物能够在形式和功能上具有相当大的修改、更改和相当多 的均等物。所描绘并描述的本发明的实施例只是实例，且并非本发明的范围的穷举。
权利要求
一种具有自适应静电放电(ESD)保护和噪声信号抑制的集成电路装置，其包括外部连接，其适于连接到数据总线；数据总线接口，其耦合到所述外部连接；电路功能件，其耦合到所述数据总线接口；ESD保护电路，其耦合到所述外部连接和所述集成电路装置的共用区；ESD增强电容器，其耦合到所述外部连接；ESD电容器控制，其中当所述ESD电容器控制的输入处于特定控制电压时，所述ESD电容控制成比例地将所述ESD增强电容器耦合到所述ESD保护电路中，直到达到最大电压为止，接着当所述ESD电容器控制的所述输入处于所述最大电压时，所述ESD电容器控制使所述ESD增强电容器从所述ESD保护电路去耦；高通滤波器，其耦合到所述外部连接，其中所述高通滤波器放行高频噪声信号，但不放行低频数据信号；以及信号振幅检测器，其耦合到所述高通滤波器，其中当所述高频噪声信号存在于所述外部连接上时，所述信号振幅检测器与所述信号振幅检测器所接收到的所述高频噪声信号成比例地将所述特定控制电压施加到所述ESD电容器控制。
2.根据权利要求1所述的集成电路装置，其中所述数据总线接口是数据总线接收器。
3.根据权利要求1所述的集成电路装置，其中所述数据总线接口是数据总线驱动器。
4.根据权利要求1所述的集成电路装置，其中所述数据总线接口是数据总线驱动器和 接收器。
5.根据权利要求1所述的集成电路装置，其中所述高频噪声信号是直接功率注入 (DPI)信号。
6.根据权利要求1所述的集成电路装置，其中所述高频噪声信号是电磁干扰(EMI)信号。
7.根据权利要求1所述的集成电路装置，其中所述ESD保护电路包括第一金属氧化物 半导体(MOS)装置。
8.根据权利要求7所述的集成电路装置，其中所述第一MOS装置被配置为具有实质上 接地的栅极。
9.根据权利要求1所述的集成电路装置，其中所述ESD电容器控制包括第二金属氧化 物半导体(MOS)装置，所述第二 MOS装置具有耦合到所述信号振幅检测器的输出的栅极。
10.根据权利要求1所述的集成电路装置，其中所述信号振幅检测器在于所述外部连 接上检测到所述高频噪声信号之后，延迟所述特定控制电压。
11.根据权利要求1所述的集成电路装置，其中所述信号振幅检测器包括信号检测二 极管和低通滤波器。
12.根据权利要求1所述的集成电路装置，其中所述电路功能件是数字逻辑功能件。
13.根据权利要求1所述的集成电路装置，其中所述电路功能件是模拟电路功能件。
14.根据权利要求1所述的集成电路装置，其中所述电路功能件是混合信号电路功能件。
15.根据权利要求1所述的集成电路装置，其进一步包括耦合在所述外部连接与所述 ESD增强电容器和所述ESD电容器控制之间的二极管。
16.根据权利要求15所述的集成电路装置，其中所述二极管是在所述集成电路装置制 造期间形成的垂直PNP装置。
17.根据权利要求1所述的集成电路装置，其中所述数据总线是本地互连网络(LIN)总线。
18.根据权利要求1所述的集成电路装置，其中所述数据总线是控制器区域网络(CAN) 总线。
全文摘要
对装置接口的自适应静电放电(ESD)保护在装置接口被处置时或在安装到系统中或从系统移除时具有非常好的ESD稳健性。且当装置接口在系统中操作时，具有对DPI、电磁干扰(EMI)和类似物的稳健抗扰性。每当待保护的外部连接上不存在(或存在低水平)DPI时，ESD保护金属氧化物半导体(MOS)装置的漏极与栅极之间存在显著的电容性耦合，以增强ESD保护且降低其快回电压。因此当在所述外部连接上检测到显著的DPI/EMI信号时，MOS ESD保护装置的漏极与栅极之间的电容性耦合被断开、旁路或衰减，使得装置的DPI/EMI抗扰性得以增强。
文档编号H01L27/02GK101842955SQ200880113868
公开日2010年9月22日 申请日期2008年11月21日 优先权日2007年11月21日
发明者兰迪·亚奇, 帕特里克·贝萨厄泽, 菲利普·德沃尔 申请人:密克罗奇普技术公司