具有超突变结的结型场效应管的利记博彩app

专利名称：具有超突变结的结型场效应管的利记博彩app
技术领域：
本发明涉及半导体结构，尤其是涉及具有超突变结的结型场效应管
(JFET)及其制造方法和操作方法。
背景技术：
固态功率放大器因尺寸紧凑且容易整合到半导体电路组件中而有其优 势。不幸地，制造现今的半导体功率方文大器的方法，除了用于典型的半导 体互补金属氧化物半导体(CMOS)器件或其变体的常用半导体处理步骤 外，还需要专属于功率放大器器件的半导体衬底或许多处理步骤。
举例而言，通过砷化镓(GaAs)技术构建高端功率放大器，其需要 GaAs衬底以及与基于硅的CMOS技术不兼容的专属处理步骤。结果使得 利用GaAs技术的功率放大器倾向于高成本。通过为高电压功率应用而开 发的改良的硅锗双极互补金属氧化物半导体(SiGe BiCMOS)技术来构建 中等范围的功率放大器构。即佳是改良的SiGe BiCMOS^支术也倾向于增 加与启用功率放大器相关的成本。在标准CMOS ^t术中启用功率放大器还 倾向于引入许多新的处理步骤及器件改良，以适应功率放大器所需的高电 压，因此也增加了用于功率放大器的制造成本。
结型场效应管(JFET)是这样的半导体器件，其源极和漏极间的电流 受施加到结栅极端子或"栅极"的电压控制。不像金属氧化物半导体场效 应管(MOSFET),结型场效应管JFET的栅极并未与源极和漏极绝缘。 反而晶体管的主体和晶体管的栅极形成反偏pn结，其*区位于栅极和 主体两者中。因此，JFET是具有高输入阻抗的耗尽型器件。输入信号典 型以电压输入的形式供应到栅极。输出为源极和漏极间的电流，其通过栅极处的输入电压来调制。
典型的JFET包括以第一导电类型(例如p型或n型)的掺杂剂重掺 杂的源极和漏极，其峰值掺杂剂浓度典型在约1.0X102G/Cm3至约 3.0xl0"/cm3的范围内。JTET的主体也掺杂有第一导电类型的掺杂剂，其 掺杂剂浓度典型在约1.0xlO"/cm"至约1.0xlO力ci^的范围内。在主体内沿 pn结边界形成沟道。位于主体上且与源极和漏极分隔的栅极，用与第一导 电类型相反类型的第二导电类型的掺杂剂重掺杂，其J^，值掺杂剂浓度典型 在约1.0xl02()/cm3至约3.0xl021/cm3的范围内。电压偏置被施加到栅极接触 和主体接触之间，以在栅极和主体间形成反偏pn结。栅极接触和主体接 触分别直捲接触栅极和主体，且典型为金属半导体合金。
在电路层级，JFET栅极呈现小的电流负载，其为栅极至沟道结的反 偏漏电流。JFET的电流负载(即栅极电流)高于典型MOSFET的电流负 载，因为MOSFET具有例如在賴L孩吏安培(picoamperes )范围的极低的栅 极电流，这是由于栅极和沟道间的绝缘体，即栅极电介质所引起。然而， 典型JFET的栅极电流远低于典型双极结型晶体管(BJT)的基极电流， 并且典型JFET的跨导高于典型MOSFET的跨导，4吏得可以处理较大的 电流。因此，JFET用于高输入阻抗线性放大器电路中。还爿^p使用JFET 作为功率半导体电路的开关。
虽然需要JFET的功率放大器特性，然而以类似于其它试图将功率放 大器并入到标准半导体技术的方式将现有技术的JFET整合到标准CMOS 工艺集成方案会添加许多处理步骤。
因此，需要这样的半导体结构，其提供功率放大，与标准CMOS技术 相兼容，且需要最少数目的额外处理步骤，并需要上述结构的制造方法。
具体而言，需要与标准CMOS技术兼容的JFET结构和在增加最少的 处理成本的情况下制造上述结构的方法。

发明内容
本发明通过利用其制造成本增加最少的常规CMOS处理步骤提供用
10于提供功率放大的半导体结构而满足了上述需要。
具体而言，本发明提供一种结型场效应管(JFET)，具有超突变结层， 该超突变结层作为结型场效应管的沟道。超突变结层通过两种相反类型的 重迭掺杂剂分布来形成，使得第 一掺杂剂浓度分布在第二掺杂剂分布的尾 端处具有峰值浓度深度。第一掺杂剂分布的峰值浓度深度对应于第二掺杂 剂分布的尾端。在峰值浓度深度处，第一掺杂分布的掺杂剂浓度超过第二 掺杂剂分布的掺杂剂浓度。当净掺杂剂浓度尖锐地随深度从一个类型改变 至另一类型时，形成超突变结。超突变结层的净掺杂与JFET的源极和漏 极的导电类型相同。栅极和沟道是良偏的，用于为JFET提供高输入阻抗。
在本发明的一方面，对沟道(其为根据本发明的超突变结层)的电压 偏置由掺杂有与栅极掺杂剂相同类型的掺杂剂的主体所提供。这与传统 JFET形成对比，传统JFET具有的主体是用与栅极相反的导电类型掺杂 的。优选地，通过形成于主体和衬底之间，或形成于主体下的掩埋导体层 和衬底之间的另一反偏结，主体与衬底电解耦。形成薄的超突变结层的能 力容许在绝缘体上半导体衬底中形成JFET。
根据本发明， 一种半导体结构包括
第一导电类型的栅极，其中栅极直接位于半导体衬底的顶表面之下；
第二导电类型的源极，其中源极直接位于所述顶表面之下且邻接所述 栅极，且第二导电类型与第一导电类型相反；
第二导电类型的漏极，其中漏极直接位于所述顶表面之下、邻接所述 栅极、且与所述源极分开；
第二导电类型的超突变结层，其中超突变结层直接位于所述栅极、源 极以及漏极之下；以及
第一导电类型的主体，其中主体直接位于所述超突变结层之下，且与
所述栅极、源极以及漏极分开。
半导体衬底可为体村底、绝缘体上半导体衬底、或含有体部分和绝缘 体上半导体部分的混合衬底。
半导体结构还可包括连接至漏极或源极的电负载，其中基本相同的电流流过源极、超突变结层、漏极、以及电负载。
优选地，半导体结构还在栅极、超突变结层、以及主体的每一个中包
括耗尽区。源极和超突变结层之间的pn结引致栅极中的第一私^区以及 超突变结层中的第二耗尽区，其中第一耗尽区接触第二耗尽区。主体和超 突变结层间的pn结引致栅极中的第三耗尽区以^J1突变结层中的第四耗 尽区，其中第三*区接触第四私^区。
优选地，半导体结构还包括
栅极接触，直##触栅极；
源极接触，直捲接触源极；以及
漏极接触，直接接触漏极，其中栅极接触、源极接触、以及漏极接触 中的每一个各包括金属半导体合金。
优选地，栅极接触、源极接触、以及漏极接触中的每一个至少通过金 属化阻断介电层或浅沟槽隔离彼此分隔开。 半导体结构还可包括
第一导电类型的主体通达区，其中主体通达区直接接触主体和半导体 衬底的顶表面；以及
主体接触，直接接触主体通达区，且包括金属半导体合金。 半导体结构还可包括浅沟槽隔离，其中浅沟槽隔离将主体通达区与栅
极、源极、漏极、以M突变结层分隔开。
源极、栅极、以及漏极在垂直掺杂剂浓度分布中可具有峰值掺杂剂浓 度，或最大掺杂剂浓度，该浓度在约5.0xl0"/ci^至约5.0xl0"/cii^的范围 内，超突变结层可具有的峰值掺杂剂浓度在约1.0xl016/cm3至约 3.0x1019/cm3的范围内，主体可具有的峰值掺杂剂浓度约于1.0xl016/cm3至 约3,0xl0"/cm3的范围内。
优选地，源极和漏极的每一个所具有的厚度在约20nm至约300nm的 范围内，超突变结层在约15nm至约270nm范围内的深度处邻接栅极，且 超突变结层具有的厚度在约15nm至约300nm的范围内。
在半导体衬底具有第二导电类型的掺杂的实施例中，半导体结构还可
12包括
衬底层，直接位于主体之下且位于半导体衬底之内，且具有第二导电 类型的掺杂；以及
pn结，在主体和衬底层之间。
在半导体衬底具有第一导电类型的掺杂的实施例中，半导体结构还可 包括
第二导电类型的掩埋掺杂层，其中掩埋掺杂层直接位于主体之下，且 具有第二导电类型的掺杂；
第二导电类型的掩埋掺杂层通达区，其中掩埋掺杂层通达区直接接触 掩埋掺杂层和半导体衬底的顶表面；以及
衬底层，直接位于掩埋掺杂层之下且位于半导体衬底之内，且具有第 一导电类型的掺杂。
主体和掩埋掺杂层之间的界面优选位于约80nm至约1200nm范围内 的深度，且掩埋掺杂层具有的峰值掺杂剂浓度在约3.0xl016/cm3至约 5.0xl()2Vcm3的范围内。
超突变结层包括掺杂剂浓度等于或高于3.0xl017/cm3的中度掺杂部分， 以及掺杂剂浓度低于3.0xl017/cm3的低度掺杂部分，其中低度掺杂部分直 接位于中度掺杂部分之下。
在半导体衬底为绝缘体上半导体(SOI)衬底或混合衬底的SOI部分
的情况下，半导体衬底还包括掩埋绝缘层，其直接接触主体并与超突变结 层分开。
本发明提供一种制造半导体结构的方法，包括 形成笫一导电类型的主体，其中所述主体掩埋在半导体衬底内； 形成所述第一导电类型的栅极，其直接位于所述半导体衬底的顶表面
之下；
形成源极和漏极，其中所述源极和所述漏极两者都邻接所述栅极，都 是第二导电类型，并直接位于所述顶表面之下，所述源极和所述漏极彼此
不邻接，且所述第二导电类型与所述第一导电类型相反；以及形成所述第二导电类型的超突变结层，其中所i^突变结层直接位于 所述栅极、所述源极以及所述漏极之下并与之邻接，且直接位于所述主体 之上。
本方法还可包括形成至少一个金属氧化物半导体场效应管
(MOSFET )，其具有MOSFET源极和MOSFET漏极，其中发明性JFET 的源极、漏极、以及栅极形成于与形成MOSFET源极和MOSFET漏极相 同的处理步骤期间。
本方法还可包括在与形成超突变结层相同的处理步骤期间，形成至少 一个超突变结二极管变容管的超突变结。
超突变结层可通过以下步骤形成将第 一导电类型的第一掺杂剂注入 超突变结层，并将第二导电类型的第二掺杂剂注入超突变结层，使得第二 掺杂剂的浓度超过第一掺杂剂的掺杂剂浓度。
本方法还可包括形成浅沟槽隔离以及第一导电类型的主体通达区，其 中主体通达区直接接触主体和半导体衬底的顶表面，而浅沟槽隔离将主体 通达区与栅极、源极、漏极、以M突变结层分隔开。
本方法还可包括
形成第二导电类型的掩埋掺杂层；以及
形成第二导电类型的掩埋掺杂层通达区，其中半导体衬底为体衬底且 具有第 一导电类型的掺杂，且掩埋掺杂层通达区直接接触掩埋掺杂层和半
导体衬底的顶表面。
本方法还可包括在半导体衬底的表面上形成栅极接触、源极接触、漏 极接触以及主体接触，其每一个各包括金属半导体合金，且依次分别直接 接触栅极、源极、漏极、以及主体。
本方法还可包括形成金属化阻断介电层，其中栅极接触、源极接触、
漏极接触、以及主体接触中的每一个至少通过金属化阻断介电层或浅沟槽
隔离彼此分隔开。
本发明提供一种操作半导体结构的方法，包括 提供半导体结构，具有
14第一导电类型的栅极，其中栅极直接位于半导M底的顶表面之下， 第二导电类型的源极，其中源极直接位于所述顶表面之下且邻接栅极，
且第二导电类型与第一导电类型相反；
第二导电类型的漏极，其中漏极直接位于所述顶表面之下、邻接所述 栅极、且与所述源极分开；
第二导电类型的超突变结层，其中超突变结层直接位于所述栅极、源 极、以及漏极之下；以及
第一导电类型的主体，其中主体直接位于超突变结层之下，且与所述 栅极、源极、以及漏极分开；
在源极和漏极之间施加电压偏置；以及
以通过所述源极、超突变结层以及漏极的电流的形式，放大施加于所 述栅极和主体之间的输入电信号。
在一个优选操作模式中，本方法还可包括在栅极和主体之间施加直流 (DC)电压偏置，以在栅极和超突变结层之间形成反偏pn结，并在主体 和超突变结层之间形成正偏pn结。
在一种替代操作模式中，本方法还可包括在栅极和主体之间施加直流 (DC)电压偏置，以在栅极和超突变结层之间形成正偏pn结，并在主体 和超突变结层之间形成反偏pn结。
本方法还可包括在主体和半导体衬底之间施加反偏pn结偏置，其中 半导体衬底具有第二导电类型的掺杂。在这种情况下，半导体衬底优选为 体衬底。
替代地，本方法还可包括在掩埋掺杂层和主体之间施加反偏pn结偏 置，其中半导体结构还包括第二导电类型的掩埋掺杂层，其将主体和半导 体衬底分隔开，且半导体衬底具有第一导电类型的掺杂。在这种情况下， 半导体衬底优选为体衬底。
半导体村底可为绝缘体上半导体衬底，含有直接接触主体的掩埋绝缘层。
输入电信号可由位于半导体衬底上的半导体器件所提供，其中半导体器件选自至少一个金属氧化物半导体场效应管(MOSFET)、至少一个 双极结型晶体管、及其组合。


图1-4是根据本发明第一实施例的第一示例性结构的一系列垂直 截面视图。
图5显示根据本发明第一实施例的第一示例性结构的掺杂剂浓度 分布作为图4的Z-Z，平面中的自半导体衬底的顶表面的深度的函数。
图6-9是根据本发明第二实施例的第二示例性结构的一系列垂直 截面视图。
图10显示根据本发明第二实施例的第二示例性结构的掺杂剂浓度 分布作为图9的Z-Z，平面中的自半导体衬底的顶表面的深度的函数。 图11是根据本发明第三实施例的第三示例性结构的垂直截面视图。
图12显示根据本发明第三实施例的第三示例性结构的掺杂剂浓度 分布作为图11的Z-Z，平面中的自半导体衬底的顶表面的深度的函数。 图13是根据本发明的第四示例性结构的垂直截面视图。
具体实施例方式
如上所述，本发明涉及具有超突变结的结型场效应管(JFETs)及其 制造与操作方法，以下将参照附图进行详细说明。应注意相同和对应组件
由相同参考标号表示。
图1-4示明示例性制造顺序，其示出制造本发明半导体结构的方法。 参考图l，提供半导体衬底8。优选地，半导体衬底8包括标准CMOS衬 底材料，例如硅、锗、硅锗合金、硅碳合金、以及硅锗碳合金。然而，本 发明还可以用替代的半导体材料的半导体衬底8来实施，例如砷化镓、砷 化铟、磷化铟、III-V族化合物半导体材料、II-VI族化合物半导体材料、有机半导体材料、以及其它化合物半导体材料。
半导体衬底8可为体(bulk)衬底、绝缘体上半导体(SOI)衬底、 或具有至少一个体部分和至少一个SOI部分两者的混合衬底。半导体衬底 可为p型掺杂或n型掺杂，且具有的掺杂剂浓度典型在约5.0X1015/Cm3至 约3.(^1017/ 113的范围内。
在图l所示的第一示例性结构中，半导体衬底8为体半导体衬底。半 导体衬底8用第一导电类型的掺杂剂掺杂，其可为p型或n型。浅沟槽隔 离20形成于半导体衬底8的顶表面11之下，且沿后续待形成的半导体器 件的边界。形成浅沟槽隔离20的方法在本领域中众所周知。通过离子注入， 在半导体村底8内形成第二导电类型的掩埋掺杂层30。第二导电类型与第 一导电类型相反，也就是，如果第一导电类型为p型则第二导电类型为n 型，反之亦然。对p型离子注入而言，离子注入的物种(species)可以是 B、 BF2、 In、 Ga、或其组合，或替^地，对n型离子注入而言，离子注入 的物种可以是P、 As、 Sb、或其组合。典型地，从半导体衬底8的顶表面 11至掩埋掺杂层30的顶部所测量的掩埋掺杂层30的深度在约80nin至约 1200nm的范围，且典型在约300nm至约900nm的范围。掩埋掺杂层30 具有的峰值掺杂剂浓度在约3.0xl0"/cn^至约5.0xl021/cm3的范围内，且典 型在约1.0xl0"/cm3至约1.0xl0"/cm3的范围内。掩埋掺杂层30可以是延 展跨越整个半导体村底8的连续层，或替代地，可以;l在离子注入期间利 用如光阻剂的构图的注入^^模所形成的构图层。浅沟槽隔离20可形成在掩 埋掺杂层30形成之前或之后。
离子注入将半导^fMt底8分成三个部分，其包括掩埋掺杂层30、有源 区域12、以及衬底层10。有源区域12包含半导体衬底8在掩埋掺杂层30 上方的部分。衬底层10包括半导体衬底8在掩埋掺杂层30下方的部分。 有源区域12及衬底层10两者都具有与掩埋掺杂层30形成之前半导体衬底 8的原始掺杂程度相同的掺杂。有源区12不包含,皮浅沟槽隔离20所占据 的半导体衬底部分。
参考图2，有源区12的各种部分通过掩蔽的离子注入步骤来掺杂，由
17此形成本发明半导体器件的组件，例如至少一个主体通达区
(reachthrough) 36、至少一个掩埋掺杂层通达区38、源极40、漏极42、 以及栅极44。在掩埋掺杂层30与源极40、漏极42、以及栅极44的总集 之间的剩余有源区部分，形成本发明半导体器件的主体16。
至少一个主体通达区36是通过离子注入第一导电类型的掺杂剂，而在 部分有源区12中形成的重掺杂半导体区域。至少一个主体通达区36接触 主体16。至少一个主体通达区36可包括一个主体通达区或多个主体通达 区。至少一个主体通达区36具有的掺杂剂浓度在约3.0xl017/cm3至约 5.0xl()2Vcm3的范围，且优选在约1.0xl0"/cm3至约1.0xl021/cm3的范围。 从半导体衬底8的顶表面11到至少一个主体通达区36的底部所测量的至 少一个主体通达区36的深度，在约40nm至约1200nm的范围内，且优选 在约100nm至约900nm的范围内。再者，至少一个主体通达区36的深度 可与栅极44的深度相同，并且可与栅极44同时形成以利于经济地制造。 至少一个主体通达区36提供到主体16的导电路径。
至少一个掩埋掺杂层通达区38是通过离子注入第二导电类型的掺杂 剂，而在另一部分的有源区12中形成的重掺杂半导体区域。至少一个掩埋 掺杂层通达区38接触掩埋掺杂层30。至少一个掩埋掺杂层通达区38可包 括一个掩埋掺杂层通达区或多个掩埋掺杂层通达区。至少一个掩埋掺杂层 通达区38具有的掺杂剂浓度在约3.0xl0"/cn^至约5.0xl021/cm3的范围内， 且优选在约1.0xl018/cm3至约1.0xl021/cm3的范围内。从半导体衬底8的顶 表面11到至少一个掩埋掺杂层通达区38的底部所测量的至少一个掩埋掺 杂层通达区38的深度，至少等于掩埋掺杂层30的深度。至少一个掩埋掺 杂层通达区38提供从半导体衬底8的顶表面11到掩埋掺杂层30的导电路 径。
源极40和漏极42是通过离子注入(即JTET源极和漏极注入)第二 导电类型的掺杂剂，而在又一部分的有源区12中形成的重掺杂半导体区 域。源极40和漏极42两者都形成在半导体衬底8的顶表面11之下，也就 是源极40和漏极42两者的顶部邻接半导体衬底8的顶表面11。源极40和漏极42彼此不邻接，即源极40和漏极42是分开的。如典型离子注入过 程的掺杂剂浓度分布一样，源极40和漏极42的垂直掺杂剂浓度分布在半 导体衬底8的顶表面11之下的深度具有峰值，且从顶表面11的特定深度 以下指数下降。源极40和漏极42具有的厚度在约20nm至约300nm的范 围内，且优选在约40nm至约150nm的范围，上述厚度限定为从顶表面11 到掺杂剂浓度低于峰值浓度20倍的深度处的垂直距离。源极40和漏极42 两者具有的峰值掺杂剂浓度在约3.0xl0"/cm"至约5.0xl021/cm3的范围内， 且优选在约1.0xl02()/cm3至约1.0xl021/cm3的范围内。
可选地，但优选地，至少一个第二导电类型的金属氧化物半导体场效 应管(MOSFET，未显示)形成于半导体衬底8上。举例而言，如果掩埋 掺杂层30具有n型掺杂，则形成n型MOSFET。优选地，第二导电类型 MOSFET的源极，或笫二导电类型"MOSFET源极"，以及MOSFET 的漏极，或第二导电类型"MOSFET漏极，，形成在与源极40和漏极42相 同的处理步骤期间。换言之，JFET源极和漏极注入在与第二导电类型 MOSFET的源极和漏极注入相同的步骤期间执行。在这种情况下，源极 40和漏极42具有与第二导电类型MOSFET源极和第二导电类型 MOSFET漏极相同的深度。
栅极44是通过离子注入(即JFET栅极注入)第一导电类型的掺杂剂， 而在源极40和漏极42之间的部分有源区12中形成的重掺杂半导体区域。 栅极44形成在半导体衬底8的顶表面11之下，也就是栅极44邻接半导体 村底8的顶表面11。栅极44邻接源极40和漏极42两者。与源极40和漏 极42的垂直掺杂剂浓度分布一样，栅极44的垂直掺杂剂浓度分布在半导 体衬底8的顶表面11之下的深度处具有峰值，并且从顶表面11的特定深 度以下指数下降。栅极44具有的厚度在约20nm至约300nm的范围内， 且优选在约40nm至约150nm的范围内，所述厚度限定为从顶表面11到 掺杂剂浓度低于峰值浓度20倍的深度处的垂直距离。优选地，栅极44具 有与源极40和漏极42基本上相同的厚度。栅极44具有的峰值掺杂剂浓度 在约3.0xl019/cm3至约5.0xl021/cm3的范围，且优选在约1.0xl02Q/cm3至约1.0xl()2Vcm3的范围。
选择性地，但优选地，至少一个第一导电类型的MOSFET (未显示) 形成于半导体衬底8上。举例而言，如果半导体村底8，栅极44具有p型 掺杂，则形成p型MOSFET。优选地，第一导电类型MOSFET的源极， 或第一导电类型MOSFET源极，以及MOSFET的漏极，或第一导电类型 MOSFET漏极，形成于与栅极44相同的处理步骤期间。换言之，JFET 栅极注入在与第一导电类型MOSFET的源极和漏极注入相同的步骤期间 执行。在这种情况下，栅极44具有与第一导电类型MOSFET源极和第一 导电类型MOSFET漏极相同的深度。
在形成源极40、漏极42、栅极44、主体通达区36、以及掩埋掺杂层 通达区38之后，由有源区12的剩余部分形成主体16。在对主体16进行 任何注入之前，主体具有与衬底层10相同的掺杂，即第一导电类型的低程 度掺杂。优选地，将第一导电类型的掺杂剂注入主体16，使得主体中第一 类型掺杂剂的峰值浓度具有约1.0xl016/cm3至约3.0xl019/cm3范围的峰值掺 杂剂浓度。
参考图3，通过在超突变结注入期间离子注入第二导电类型的掺杂剂 而形成超突变结层54。超突变结层54的形成，是通过将超突变结注入的 掺杂剂浓度分布叠加在JFET栅极注入的掺杂剂浓度分布的指数衰退尾端 上。超突变结的掺杂剂浓度分布的峰值浓度位于JTET栅极注入的掺杂剂 浓度分布的尾端。超突变结注入的掺杂剂浓度分布的峰值浓度超过JFET 栅极注入的掺杂剂浓度分布的相同深度处的掺杂剂浓度，因此在净掺杂剂 浓度分布中产生超突变性的变化，即，从超突变结注入的掺杂剂浓度分布 中减去JFET栅极注入的掺杂剂浓度分布而得到的总掺杂剂浓度分布。
半导体衬底8中净掺杂为正的区域，即来自超突变结注入的掺杂剂数 量超过其它相反掺杂剂类型的所有掺杂剂总合的区域，包括超突变结层 54。超突变结层54的净掺杂与JFET的源极和漏极是相同的导电类型，也 就是，超突变结层54的净掺杂是第二导电类型。通过净掺杂的测量，超突 变结层54具有的峰值掺杂剂浓度在约1.0xl0"/ci^至约3.0xl019/cm3的范
20围，且优选在约3.0xl017/cm3至约1.0xl019/cm3的范围。如果超突变结层 54的峰值浓度超过3.0xl0"/cm3，则超突变结层54包括掺杂剂浓度等于或 高于3.0xl017/cm3的中度掺杂部分50，以及掺杂剂浓度低于3.0xl017/cm3 的低度掺杂部分52。 ^JL掺杂部分52直接位于中度掺杂部分50下方。
超突变结形成在栅极44和超突变结层54之间的边界处。超突变结的 深度，即从半导体村底8的顶表面11到超突变结层54顶部的垂直距离， 在约15nm至约270nm的范围内，且优选在约20nm至约100nm的范围内。 超突变结层54具有的厚度在约15nm至约300nm的范围，且优选在约20nm 至约100nm的范围。优选地，超突变结的深度小于栅极44的厚度，也就 是，在JFET栅极注入的掺杂剂浓度落到比JFET栅极注入的峰值浓度低 20倍的深度的上方，超突变结注入的掺杂剂浓度超过JFET栅极注入的掺 杂剂浓度。在这种情况下，超突变结位于栅极的原始厚度上方。因此，栅 极44的厚度从原始厚度降低。
术语"超突变结'，用于表示这种类型的pn结，其中掺杂剂浓度分布 随着掺杂剂密度以受控的非线性方式变化，而掺杂剂密度朝向结增加并在 结处突然地掉落到零。包含离子注入超突变结的变容管在本领域中被称为 "超突变结变容管"。例如参见Goodwin等人的美国专利No. 4,226,648、 Pavlidis等人的美国专利No. 4，827，319、 Nguyen等人的美国专利No. 5,557,140、以及Coolbaugh等人的美国专利No. 6,521,506。在以下专利中 描述了形成包含超突变结的半导体结构的方法，所述专利为共同转让的、 共同未决的美国专利申请No.l0/卯5，486 (公开号为US2006/0145300A1) 及No. 11/004,877 (公开号为US2005/0161770A1)，其内容纳入本文作为 参考。
由于超突变结层54具有与栅极44和主体16相反类型的掺杂，因此 pn结形成于超突变结层54与各栅极44和主体16之间。相应地，在栅极 44、超突变结层54和主体的每一个中形成耗尽区。
参考图4,金属化阻断介电层60形成在半导体衬底8的顶表面11上， 且通过光刻方法M应离子蚀刻而构图。金属化阻断介电层60保留在半导体衬底8的不需M属化的部分上方，而从半导^底的需^r属化的部
分上移除，例如源极40、漏极42、栅极、至少一个主体通达区36、以及 至少一个掩埋掺杂层通达区38上方。金属化阻断介电层60包括氧化硅， 或更优选为氮化硅。金属化阻断介电层60具有的厚度在约lOrnn至约 100nm的范围内，且优选在约20nm至约70nm的范围内。
如本领域中所熟知的，在金属化过程期间，通过沉积金属层(未显示)， 并使金属层与下层的半导体材料^^应，而在暴露的半导体表面上形成金 属半导体合金。金属层典型地包括导电金属，例如Ti、 Ta、 M、 Co、 W、 Pd、 Pt、 Rh、 Ir、 Au、及其合金。金属化过程包括用于形成半导体合金的 至少一次退火，并可包括多重退火以优化半导体合金的质量。随后，例如 通过湿蚀刻将金属层移除。如果半导体衬底8中的下层半导体材料是硅， 则形成金属硅化物。如果半导体衬底8中的下层半导体材料是硅与其它材 料的合金，则形成金属硅化物合金。如果上述其它材料包含锗和/或碳，则 金属硅化物合金包括珪化物锗化物合金和/或硅化物碳化物合金。在金属化 过程期间， 一些半导体材料被消耗以向半导体合金提供半导体材料。
金属半导体合金形成各种接触结构。举例而言，源极接触70直接形成 于源极40上，漏极接触72直接形成于漏极42上，栅极接触74直接形成 于栅极44上，主体接触76直接形成于主体通达区36上，掩埋掺杂层接触 78直接形成于掩埋掺杂层通达区38上。至少通过金属化阻断介电层60或 浅沟槽隔离20，将各种接触结构中的每一个与其它接触结构分隔开。尽管 不同接触结构可以通过不同的金属化过程而形成，但是优选在相同处理步 骤期间形成以上的接触结构以简化制造序列。
参考图5，示意性的总掺杂剂浓度分布示出了从栅极44的顶表面沿图 4的Z-Z，面所测量的各种离子注入过程的M杂剂浓度分布。水平轴表示 距半导体衬底8的顶表面11的深度，原点表示顶表面11。垂直轴表示在 对数标度上各种离子注入过程的掺杂剂浓度。第一导电类型的掺杂剂的掺 杂剂浓度分布以虚线显示。第二导电类型的掺杂剂的掺杂剂浓度分布以实 线显示。线111表示半导体衬底8的原始掺杂程度，其与位于掩埋掺杂层30 下方的衬底层IO的掺杂程度相同。典型地，半导体衬底8的掺杂程度典型 在约5.0xl0"/cn^至约3.0xl0"/cm"的范围。曲线130表示掩埋掺杂层30 的掺杂剂浓度分布，其具有的峰值掺杂剂浓度在约3.0xl016/cm3至约 5.0xl()2Vcm3的范围内，且典型在约1.0xl0"/cm3至约1.0xl021/cm3的范围 内。曲线116表示主体注入的掺杂剂浓度分布，其具有的峰值掺杂剂浓度 在约1.0xl016/cm3至约3.0xl019/cm3的范围。曲线144表示JFET栅极注入 的掺杂剂浓度分布，其具有的峰值掺杂剂浓度在约3.0xl019/cm3至约 5.0xl()2Vcm3的范围内，且优选在约1.0xl()2G/cm3至约1.0xl021/cm3的范围 内。曲线150表示超突变结注入，其具有的J^值浓度在约1.0xlO"/cir^至 约3.0xl019/cm3的范围内，且优选在约3.0xl017/cm3至约1.0xl019/cm3的范 围内。
图5还示出半导体衬底的掺杂类型在栅极44之下发生改变的深度。超 突变结位于深度Z,,该深度处于约15mn至约270nm的范围，且优选在约 20nm至约lOOnm的范围。超突变结层54和主体16之间的界面位于深度 Z3，该深度在约30nm至约570nm的范围，且优选在约40nm至约200nm 的范围。取决于超突变结注入的峰值浓度，超突变结层54中可以存在，或 不存在中度掺杂部分50。如果存在有中度掺杂部分，那么中度掺杂部分50 和低度掺杂部分52之间的边界的深度Z2介于&和Z3之间。掩埋掺杂层 30顶部的深度Z4在约80nm至约1200nm的范围内，且典型在约300nm 至约900nm的范围内。掩埋注入层底部的深度Zs在约120nm至约2400nm 的范围，且典型在约360nm至约2000nm的范围。
参考图6，示出了根据本发明第二实施例的第二示例性半导体结构。 半导体结构8'为体半导体衬底，且掺杂有第二导电类型的掺杂剂，该掺杂 剂与有待后续形成的JFET栅极的导电类型相反。应注意根据本发明第一 实施例的原始半导体衬底8具有与栅极44相同的掺杂类型，这与第二实施 例相反。
利用与第一实施例相同的方法形成浅沟槽隔离20。这时，半导体衬底
238，中未被浅沟槽隔离占据的部分包括衬底层110。
参考图7，在掩蔽的离子注入步骤期间，掺杂衬底层110的各部分， 由此形成例如至少一个主体通达区36、源极40、漏极42、以及栅极44。 于是衬底层110的体积减少。在第二示例性结构中没有形成掩埋掺杂层。 在第二实施例中，至少一个主体通达区36、源极40、漏极42、以及栅极 44中的每一个都通过与第一示例性结构相同的处理步骤形成，并具有与其 相同的结构，只是主体16是直接接触剩余衬底层110而非掩埋掺杂层(其 并不存在)。应注意，根据本发明第二实施例，pn结形成在主体16与衬 底层110之间。比较而言，根据本发明第一实施例，pn结形成在主体16 与掩埋掺杂层30之间。在两个实施例中，pn结都是形成在主体16和紧接 在主体16下方的掺杂半导体层之间。
源极40和漏极42彼此不邻接，即源极40与漏极42是分开的。栅极44 邻接接半导体衬底8'的顶表面11。栅极44还邻接源极40和漏极42两者。 其它结构性特征，如源极40、漏极42、以及栅极44的厚度以及摻杂剂浓 度分布，都与第一实施例的相同。
选择性地，但优选地，至少一个第二导电类型的金属氧化物半导体场 效应管(MOSFET，未显示)形成于半导体衬底8，上。在这种情况下，JFET 源极和漏极注入在与第二导电类型MOSFET的源极和漏极注入相同的步 骤期间执行。此外，选择性地，但优选地，至少一个第一导电类型MOSFET 形成在半导体衬底8，上。JFET栅极注入在与第一导电类型MOSFET的源 极和漏极注入相同的步骤期间执行。
优选地，在衬底层110的直接位于源极40、漏极42、和栅极44之下 的部分中的主体注入期间，注入第一导电类型的掺杂剂，使得第一导电类 型的掺杂的量超过衬底层110的掺杂程度，即半导体衬底8'的原始掺杂程 度。半导体衬底8，中的主体注入程度超过半导体衬底8，的原始掺杂程度并 因而具有第一导电类型的掺杂的部分，形成主体16。主体具有的""^值掺杂 剂浓度在约1.0xl016/cm3至约3.0xl019/cm3的范围内。参考图8，利用与本发明第一实施例相同的处理步骤形成超突变结层 54。超突变结层54具有与本发明第一实施例相同的结构特征。同样地，如 果超突变结层54的峰值浓度超过3.0xl017/cm3，则超突变结层54包括掺杂 剂浓度等于或高于3.0xl0"/cm"的中度掺杂部分50，以及掺杂剂浓度低于 3.0xlO力cm3的^JL掺杂部分52,如同本发明第一实施例。
参考图9，通过利用与第一实施例相同的处理步骤，在半导体衬底上 形成金属化阻断介电层60以及各种接触结构。根据第二实施例的各种接触 结构也具有与笫一实施例相同的结构特征。具体地，源极接触70直接形成 于源极40上，漏极接触72直接形成于漏极42上，栅极接触74直接形成 于栅极44上，主体接触76直接形成于主体通达区36上。至少通过金属化 阻断介电层60或浅沟槽隔离20，将各种接触结构的中每一个与其它接触 结构分隔开。
参考图10,示意性的总掺杂剂浓度分布示出了从栅极44顶表面沿图9 的Z-Z，面所测量的各种离子注入过程的g杂剂浓度分布。水平轴表示距 半导体衬底8，的顶表面11的深度，原点表示顶表面。垂直轴表示对数标度 上各种离子注入过程的掺杂剂浓度。第一导电类型的掺杂剂的掺杂剂浓度 分布以虛线显示。第二导电类型的掺杂剂的掺杂剂浓度分布以实线显示。
线lll，表示半导体衬底8，的原始掺杂程度，其与直接位于主体16下 方的衬底层110的掺杂程度相同。典型地，半导体衬底8，的掺杂程度典型 在约5.0xl0ls/cm3至约3.0xl017/cm3的范围内。曲线116表示主体注入的 掺杂剂浓度分布；曲线144表示JFET栅极注入的掺杂剂浓度分布；且曲 线150表示超突变结注入。根据本发明第二实施例的主体注入、JFET栅 极注入、以M突变结注入的掺杂剂浓度分布与本发明第一实施例的相同。
进一步地，超突变结的深度Z,、超突变结层54和主体16之间的界面 的深度Z3与第一实施例相同。取决于超突变结注入的峰值浓度，在超突变 结层54中可以存在或不存在中度掺杂部分50。如果存在有中度掺杂部分， 那么中度掺杂部分50和低度掺杂部分52之间的边界的深度Z2介于&和 Z3之间。主体16底部的深度Z6在约80nm至约1200nm的范围内，且典型在约300nm至约800nm的范围内。
参考图11，显示了根据本发明第三实施例的第三示例性半导体结构。半导体衬底8"为绝缘体上半导体(SOI)衬底，且可以具有p型掺杂或n型掺杂。半导体衬底8"包括掩埋绝缘层230、位于掩埋绝缘层230下方的衬底层210、以及顶半导体层212。顶半导体层212包括接触掩埋绝缘层230的浅沟槽隔离220。
利用与本发明第二实施例中相同的处理方法形成源极40、漏极42、栅极44、主体、至少一个主体通达区36、以及超突变结层54。主体16、至少一个主体通达区36、以及栅极44掺杂有第一导电类型的掺杂剂。源极40、漏极42、以及超突变结层54掺杂有第二导电类型的掺杂剂。源极40顶部及漏极42顶部两者都邻接半导体衬底8"的顶表面11。源极40和漏极42彼此不邻接，也就是，源极40与漏极42是分开的。栅极44邻接半导体衬底8的顶表面11。栅极44还邻接源极40和漏极42两者。其它结构特征，如源极40、漏极42以及栅极44的厚度以及掺杂剂浓度分布，与第二实施例的相同。
优选地，在至少一个主体通达区36与源极40、漏极42以及栅极44中的至少一个之间还提供间隔物区域214。间隔物区域214通过以下形成使顶半导体层212的一部分的掺杂剂浓度不从半导体衬底8"的原始掺杂剂浓度发生改变，或者反向掺杂顶半导体层212的一部分以降低净掺杂度。间隔物区域214的低掺杂在第三示例性结构的至少一个主体通达区36以及相邻组件之间提供电隔离。
如果超突变结层54的峰值浓度超过3.0xl017/cm3，则超突变结层54包括掺杂剂浓度等于或高于3.0xl017/cm3的中度掺杂部分50,以及掺杂剂浓度低于3.0xl017/cm3的低度掺杂部分52，如同本发明第二实施例。
参考图12,示意性的总掺杂剂浓度分布示出了从栅极44顶表面沿图11的Z-Z，面所测量的各种离子注入过程的g杂剂浓度分布。水平轴表示距半导体衬底8"的顶表面11的深度，原点表示顶表面。垂直轴表示对数标度上各种离子注入过程的掺杂剂浓度。第一导电类型的掺杂剂的掺杂剂浓度分布以虚线显示。第二导电类型的掺杂剂的掺杂剂浓度分布以实线显
示o
曲线116表示主体注入的掺杂剂浓度分布；曲线144表示JFET栅极注入的掺杂剂浓度分布；曲线150表示超突变结注入。根据第三实施例的主体注入、JFET栅极注入以M突变结注入的掺杂剂浓度分布与本发明第一实施例的相同。半导体衬底8"的原始掺杂程度(未显示)与直接位于掩埋绝缘层230下的衬底层210的掺杂程度相同，其可为第一导电类型或第二导电类型。典型地，半导体衬底8"的掺杂程度典型在约5.0xl0ls/cm3至约3.0xl017/cm3的范围内。
进一步地，超突变结的深度Zi、超突变结层54和主体16之间的界面的深度Z3与第一实施例相同。取决于超突变结注入的呻，值浓度，在超突变结层54中可以存在或不存在中度掺杂部分50。如果存在有中度掺杂部分，那么中度掺杂部分50和低度掺杂部分52之间的边界的深度Z2介于Z！和Z;j之间。主体16的底部与掩埋绝缘层230的顶部重合，掩埋绝缘层230的深度Zb化在約50nm至约300nm的范围内，且典型在约80nm至约200nm的范围内。
配合图13所示的第四示例性结构说明根据本发明的发明性半导体结构的操作。第四示例性结构包括发明性半导体结构，该结构在此被称为"示例性发明性JFET 100"。虽然示例性发明性JTET 100是根据本发明第二实施例的结构，然而才艮据本发明第一或第三实施例的其它结构也可构成示例性发明性JFET并且可以通过相同方式操作。笫四示例性结构还包括MOSFET96以及多晶硅电阻器98。 MOSFET 96包括栅极电介质22、栅极多晶珪24、栅极间隔物26、源极和漏极区域28、源极和漏极珪化物75、以及栅极硅化物77。多晶硅电阻器98包括掺杂多晶硅24，，其典型包括与栅极多晶硅24、栅极间隔物26以及栅极硅化物77相同的材料。
示例性发明性JFET 100作用为开关或信号放大器。栅^L接触74或主体接触76是示例性发明性JFET 100的输入端子。源极40和漏极42提供示例性发明性JFET 100的电流输出。跨栅极44和主体16提供输入信号，栅极和主体这两者都掺杂有相同类型的掺杂剂，即第 一导电类型的掺杂剂。
示例性发明性JFET 100的沟道包括超突变结层54，其掺杂有第二导电类型的掺杂剂。反偏pn结形成于主体16和超突变结层54之间，或优选地在栅极44和超突变结层之间。相对于超突变结层54具有反偏pn结的端子，即栅极44或主体16，是具有高输入阻抗的输入端子。优选地，栅极44是输入端子。在一些应用中，主体16替代地作为输入端子。源极40或漏极42作用为提供电流输出的输出端子。
在第四示例性结构中，MOSFET 96的源极和漏极通过接触过孔80和Ml层布线90，为示例性发明性JFET100的栅极44提供输入信号。类似地，示例性发明性JFET 100的输出电流通过其它接触过孔80和其它Ml层布线90，提供到多晶硅电阻98。本发明说明中所提供的MOSFET 96仅仅是可以给JFET 100提供输入的标准半导体器件的非限制性例子。同样地，在此提供的多晶硅电阻98仅仅是利用JTFET 100的输出电流的标准半导体器件的非限制性例子。本领域技术人员可以认识到，在以上描述的本发明的三个实施的任一个中，示例性发明性JFET 100的输入可由形成于相同半导体村底(8、 8，、 8")上的CMOS器件、双极半导体器件、BiCMOS器件、或SiGe BiCMOS器件提供。类似地，示例性发明性JFET 100的输出可提供到任何其它标准半导体器件，或甚至提供到可连接到与半导体衬底(8、 8，、 8")分离的外部负载组件的输出衬垫。因此，本发明说明书中对MOSFET 96和多晶硅电阻98的使用并不以任何方式将本发明的应用限制于第四示例性结构，其仅作为本发明实施的示范。使用其它半导体組件用于附接到本发明三个实施例的任一个的发明性JFET的输入器件和输出器件，这在本领域技术人员的常规知识范围之内，并在此明确考虑。
在一个方面，发明性JFET可用于功率放大。进一步地，发明性JFET的制造过程可与标准CMOS处理步骤兼容。然而，不像常规JFET，主体16用与栅极44相同类型的掺杂剂进行掺杂，也就是，用第一导电类型的掺杂剂掺杂，即p型或n型。超突变结层54为发明性JTET的沟道，其掺杂有两种类型的掺杂剂。然而，第二导电类型(即n型或p型)的激活掺杂剂的量超过第一导电类型(即p型或n型)的、激活掺杂剂的量。
在操作本发明三个实施例的任一个的发明性JFET期间，在源极40和漏极42之间施加电压偏置，以通过源极40、超突变结层54以及漏极42的电流的形式放大施加于栅极44和主体16之间的输入电信号。
在一种操作模式下，可在栅极44和主体16之间施加直流(DC)电压偏置，以在栅极44和超突变结层54之间形成反偏pn结，并在主体16和超突变结层54之间形成正偏pn结。在替代操作一莫式下，可在栅极44和主体16之间施加直流(DC )电压偏置，以在栅极44和超突变结层54之间形成正偏pn结，并在主体16和超突变结层54之间形成反偏pn结。
优选地，示例性发明性JFET与衬底层(10、 110或210)电隔离。电隔离可通过本发明第一实施例的半导体结构中的掩埋掺杂层30和衬底层10之间的反偏pn结提供。电隔离可通过本发明第二实施例的半导体结构中的主体16和衬底层110之间的反偏pn结提供。电隔离可通过本发明第三实施例的半导体结构中的掩埋绝缘层230提供。第一实施例的衬底层10和主体16具有第一导电类型的掺杂，而第二实施例的衬底层110和掩埋摻杂层30具有第二导电类型的掺杂。
输入电信号可通过任何半导体器件提供，特别是通过至少一个MOSFET、至少一个双极结型晶体管(BJT)、或包含其组合的电路。类似地，输出电流可供应至任何半导体器件，特别是通过至少一个MOSFET、至少一个双极结型晶体管、电阻、电感器、电容器、发光二极管、或包含其组合的电路。
尽管本发明对具体实施例进行了描述，然而显然的是，本领域技术人员鉴于前述描述可以得出各种替代方案、修改及变化。因此本发明旨在涵盖落入本发明和所附权利要求的精神和范围之内的所有这些替代方案、修M变化。
权利要求
1.一种半导体结构，包括第一导电类型的栅极，其中所述栅极直接位于半导体衬底的顶表面之下；第二导电类型的源极，其中所述源极直接位于所述顶表面之下，且邻接所述栅极，并且所述第二导电类型与所述第一导电类型相反；所述第二导电类型的漏极，其中所述漏极直接位于所述顶表面之下、邻接所述栅极、且与所述源极分开；所述第二导电类型的超突变结层，其中所述超突变结层直接位于所述栅极、所述源极、以及所述漏极之下；以及所述第一导电类型的主体，其中所述主体直接位于所述超突变结层之下，且与所述栅极、所述源极、以及所述漏极分开。
2. 如权利要求1所述的半导体结构，还包括连接至所述漏极或所述源极的电负载，其中基;M目同的电流可流过所述源极、所述超突变结层、所述漏极以及所述电负载。
3. 如权利要求l所述的半导体结构，还包括在所述栅极、所g突变结层以及所述主体的每一个中的耗尽区域。
4. 如权利要求l所述的半导体结构，还包括栅极接触，直M触所述栅极；源极接触，直接接触所述源极；以及漏极接触，直接接触所述漏极，其中所述栅极接触、所述源极接触、以及所述漏极接触的每一个各包括金属半导体合金。
5. 如权利要求4所述的半导体结构，其中所述栅极接触、所述源极接触以及所述漏极接触中的每一个至少通过金属化阻断介电层或浅沟槽隔离彼此分隔。
6. 如权利要求l所述的半导体结构，还包括所述第 一导电类型的主体通达区，其中所述主体通达区直接接触所述主体和所述半导体衬底的所述顶表面；以及主体接触，其直接接触所述主体通达区，且包括金属半导体合金。
7. 如权利要求6所述的半导体结构，还包括浅沟槽隔离，其中所述浅沟槽隔离将所述主体通达区与所述栅极、所述源极、所述漏极以及所述超突变结层分隔开。
8. 如权利要求1所述的半导体结构，其中所述半导体衬底包括这样的材料，所述材料选自硅、锗、硅锗合金、硅碳合金、珪锗碳合金、砷化镓、砷化铟、磷化铟、III-V族化合物半导体材料、II-VI族化合物半导体材料、有机半导体材料、以及其它化合物半导体材料。
9. 如权利要求l所述的半导体结构，其中所述源极、所述栅极以及所述漏极具有的峰值掺杂剂浓度在约5.0xl019/cm3至约5.0xl021/cm3的范围内，所述超突变结层具有的峰值掺杂剂浓度在约1.0xl016/cm3至约3.0xl019/cm3的范围内，所述主体具有的峰值掺杂剂浓度在约1.0xl016/cm3至约3.0xl019/cm3的范围内。
10. 如权利要求l所述的半导体结构，其中所述源极和所述漏极的每一个具有的厚度在约20nm至约300nm的范围内，所述超突变结层在约15nm至约270nm范围内的深度处邻接所述栅极，且所述超突变结层具有的厚度在约15nm至约300nm的范围内。
11. 如权利要求l所述的半导体结构，还包括村底层，直接位于所述主体之下且位于所述半导体衬底之内，并且具有所述第二导电类型的掺杂；以及pn结，在所述主体和所述衬底层之间。
12. 如权利要求l所述的半导体结构，还包括第二导电类型的掩埋掺杂层，其中所述掩埋掺杂层直接位于所述主体之下，且具有所述第二导电类型的掺杂；所述笫二导电类型的掩埋掺杂层通达区，其中所述掩埋掺杂层通达区直接接触所述掩埋掺杂层和所述半导体衬底的所述顶表面；以及衬底层，直接位于所述掩埋掺杂层之下且位于所述半导体衬底之内，并且具有所述第 一导电类型的掺杂。
13. 如权利要求12所述的半导体结构，其中所述主体和所述掩埋掺杂层之间的界面所位于的深度在约80nm至约1200nm的范围内，且所述掩埋掺杂层具有的峰值掺杂剂浓度在约3.0xl016/cm3至约5.0xl021/cm3的范围内。
14. 如权利要求l所述的半导体结构，其中所述超突变结层包括掺杂剂浓度等于或高于3.0xl017/cm3的中度掺杂部分，以及掺杂剂浓度低于3.0xl017/Cm3的^1掺杂部分，其中所述低度掺杂部分直接位于所述中度掺杂部分之下。
15. —种半导体结构，包括第一导电类型的栅极，其中所述栅极直接位于绝缘体上半导体衬底的顶表面之下；第二导电类型的源极，其中所述源极直接位于所述顶表面之下且邻接所述栅极，并且所述第二导电类型与所述第一导电类型相反;所述第二导电类型的漏极，其中所述漏极直接位于所述顶表面之下、邻接所述栅极、且与所述源极分开；所述第二导电类型的超突变结层，所述超突变结层直接位于所述栅极、所述源极以及所述漏极之下并与之邻接；所述第一导电类型的主体，其中所述主体直接位于所述超突变结层之下，且与所述栅极、所述源极以及所述漏极分开；以及掩埋绝缘层，直楱接触所述主体且与所述超突变结层分开。
16. 如权利要求15所述的半导体结构，还包括栅极接触，直M触所述栅极；源极接触，直接接触所述源极；以及漏极接触，直接接触所述漏极，其中所述栅极接触、所述源极接触、以及所述漏极接触中的每一个各包括金属半导体合金。
17. 如权利要求15所述的半导体结构，还包括所述第一导电类型的主体通达区，其中所述主体通达区直接接触所述主体和所述半导体衬底的所述顶表面；以及主体接触，直接接触所述主体通达区，且包括金属半导体合金。
18. 如权利要求19所述的半导体结构，还包括浅沟槽隔离，其中所 述浅沟槽隔离将所述主体通达区与所述栅极、所述源极、所述漏极以及所 述超突变结层分隔开。
19. 如权利要求16所述的半导体结构，其中所述源极、所述栅极、 以及所述漏极具有的峰值掺杂剂浓度在约5.0xl019/cm3至约5.0xl021/cm3 的范围内，所ii^突变结层具有的峰值掺杂剂浓度在约1.0xl016/cm3至约 3.0xlO,cii^的范围内，所述主体具有的峰值掺杂剂浓度在约1.0xl016/cm3 至约3.0xl019/cm3的范围内。
20. 如权利要求16所述的半导体结构，其中所述源极和所述漏极的 每一个所具有的厚度在约20nm至约300nm的范围内，所述超突变结层在 约15nm至约270nm的范围内的深度处邻接所述栅极，且所述超突变结层 具有的厚度在约15nm至约300nm的范围内。
21. 如权利要求16所述的半导体结构，其中所述超突变结层包括掺 杂剂浓度等于或高于3.0xl017/cm3的中度掺杂部分，以及掺杂剂浓度4氐于 3.0xl017/cm3的低度掺杂部分，其中所述低度掺杂部分直接位于所述中度掺 杂部分之下。
22. —种制造半导体结构的方法，包括形成第一导电类型的主体，其中所述主体掩埋在半导体衬底内； 形成所述第一导电类型的栅极，其直接位于所述半导体衬底的顶表面之下；形成源极和漏极，其中所述源极和所述漏极两者都邻接所述栅极，都 是第二导电类型，并直接位于所述顶表面之下，所述源极和所述漏极彼此 不邻接，且所述第二导电类型与所述第一导电类型相反；以及形成所述第二导电类型的超突变结层，其中所述超突变结层直接位于 所述栅极、所述源极以及所述漏极之下并与之邻接，且直接位于所述主体 之上。
23.如权利要求22所述的方法，还包括形成至少一个金属氧化物半 导体场效应管(MOSFET)，其具有MOSFET源极和MOSFET漏极，间形成所述源极、所述漏极以及所述栅极。
24. 如权利要求22所述的方法，还包括在与形成所ii^突变结层相 同的处理步骤期间，形成至少一个金属氧化物半导体(MOS)超突变结变 容管的超突变结。
25. 如权利要求22所述的方法，其中所述第一导电类型的第一掺杂 剂被注入到所M突变结层，所述第二导电类型的第二掺杂剂被注入到所 述超突变结层，使得所述第二掺杂剂的浓度超过所述第一掺杂剂的掺杂剂 浓度。
26. 如权利要求22所述的方法，还包括形成浅沟槽隔离以及所述第 一导电类型的主体通达区，其中所述主体通达区直接接触所述主体和所述 半导体衬底的所述顶表面，所述浅沟槽隔离将所述主体通达区与所述栅极、 所述源极、所述漏极以及所i^突变结层分隔开。
27. 如权利要求22所述的方法，还包括 形成所述第二导电类型的掩埋掺杂层；以及形成所述第二导电类型的掩埋掺杂层通达区，其中所述半导体衬底为 体衬底且具有所述第 一导电类型的掺杂，所述掩埋掺杂层通达区直接接触 所述掩埋掺杂层和所述半导体衬底的所述顶表面。
28. 如权利要求22所述的方法，还包括在所述半导体衬底的所# 面上形成栅极接触、源极接触、漏极接触、以及主体接触，其每一个各包 括金属半导体合金，并依次分别直楱接触所述栅极、所述源极、所述漏极、 以及所述主体。
29. —种操作半导体结构的方法，包括 提供半导体结构，具有第一导电类型的栅极，其中所述栅极直接位于半导体衬底的顶表面之下；第二导电类型的源极，其中所述源极直接位于所述顶表面之下且邻接所述栅极，且所述第二导电类型与所述第一导电类型相反；所述第二导电类型的漏极，其中所述漏极直接位于所述顶表面之下、 邻接所述栅极、且与所述源极分开；所述第二导电类型的超突变结层，其中所述超突变结层直接位于所述 栅极、所述源极、以及所述漏极之下；以及所述第一导电类型的主体，其中所述主体直接位于所述超突变结层之 下，且与所述栅极、所述源极、以及所述漏极分开；在所述源极和所述漏极之间提供电压偏置；以及以通过所述源极、所述超突变结层以及所述漏极的电流的形式，放大 施加于所述栅极和所述主体之间的输入电信号。
30. 如权利要求29所述的方法，还包括在所述栅极和所述主体之间 施加直流(DC)电压偏置，以在所述栅极和所述超突变结层之间形成反偏 pn结，并在所述主体和所i^l突变结层之间形成正偏pn结。
31. 如权利要求29所述的方法，还包括在所述栅极和所述主体之间 施加直流(DC)电压偏置，以在所述栅极和所ii^突变结层之间形成正偏 pn结，并在所述主体和所述超突变结层之间形成反偏pn结。
32. 如权利要求29所述的方法，还包括在所述主体和所述半导体衬 底之间施加反偏pn结偏置，其中所述半导体衬底具有所述第二导电类型 的掺杂。
33. 如权利要求29所述的方法，还包括在掩埋掺杂层和所述主体之 间施加反偏pn结偏置，其中所述半导体结构还包括所述第二导电类型的 所述掩埋掺杂层，所述掩埋掺杂层将所述主体和所述半导体衬底分隔开， 且所述半导体层具有所述第 一导电类型的掺杂。
34. 如权利要求29所述的方法，其中所述半导体衬底为包含直接接 触所述主体的掩埋绝缘体层的绝缘体上半导体衬底。
35. 如权利要求29所述的方法，其中所述输入电信号由位于所述半 导体衬底上的半导体器件提供，其中所述半导体器件选自至少一个金属氧化物半导体场效应管(MOSFET)、至少一个双极结型晶体管、及其组 合。
全文摘要
一种结型场效应管(JFET)(图4)具有超突变结层(54)，其作为结型场效应管的沟道。超突变结层(54)通过两种相反类型的掺杂剂分布(50，52)来形成，使得一种掺杂剂浓度分布在另一掺杂剂分布的尾端具有峰值浓度深度。沟道的电压偏置是由主体(16)所提供，该主体与栅极掺杂有相同类型的掺杂剂。这与常规结型场效应管形成对照，常规JFET中主体具有与栅极掺杂相反导电类型的掺杂剂。通过形成在主体与衬底之间，或形成在主体下的掩埋导体层与衬底之间的另一反偏结(图8，16与110)，主体(16)可与衬底电解耦(图4，10与30)。形成薄超突变结层(54)的能力容许在绝缘体上半导体衬底中形成结型场效应管(图11，210，230)。
文档编号H01L29/80GK101681934SQ200880015898
公开日2010年3月24日 申请日期2008年6月25日 优先权日2007年6月25日
发明者E·E·叶舒恩, J·B·约翰逊, M·L·齐拉克, R·A·费尔普斯, R·M·拉塞尔 申请人:国际商业机器公司