专利名称：半导体装置及用于形成硅化物层的方法
技术领域：
本发明一般涉及一种形成硅化物层的利记博彩app及所得半导体装置。 藉此主张2007年3月21日申请的美国专利申请案第11/689,267号的优先权的权 益，所述申请案以引用方式并入本文中。
背景技术：
发明内容
图1A- 1C图解说明用于制作自对准硅化电子装置的快速热退火中的过程。
图2A - 2H图解说明用于制作根据本发明的自对准硅化电子装置的过程的实施例。
具体实施例方式
在半导体制作过程中，在含硅器件上形成低电阻率金属硅化物区。所述硅化物区 在电子装置中达成有效率的组件电互连。
硅化物是由各种形式的硅(例如，单晶或多晶)与金属之间的化学反应形成的化 合物材料。
自对准硅化物(称为自对准多晶硅化物)形成在例如晶体管栅极及源极/漏极区等 含硅器件上。自对准多晶硅化物提供一层低电阻率材料在所述器件上的精确放置。
在一种自对准硅化物处理方法中，在含硅器件的所暴露部分上沉积毯覆金属层。 接着使所述金属与所述器件的部分起反应来形成硅化物区。所述器件的未暴露部分(例 如由间隔层覆盖的部分)不形成硅化物区。以此方式，自对准硅化物选择性地形成在 所述器件上，而不图案化或蚀刻经沉积的硅化物以定义低电阻区。自对准硅化物既可 形成于包含镍、钛、钴的金属，又可形成于与硅起反应以形成硅化物的其它金属。
虽然大多数现有技术过程取决于两步骤快速热退火(RTA)来获得低电阻率硅化物 相，但已知一步骤RTA过程。现有技术的一步骤RTA过程通常采用高温。参照图1A -1C，现有技术的一步骤RTA过程是一种制作自对准硅化物结构的方法。图1A包含衬底101、含在衬底101内的掺杂有源区103及含硅器件105A。衬底 101通常为硅晶片。含硅器件105A可(例如)是晶体管的多晶硅栅极区。含硅器件 105A具有毗邻间隔层107。毗邻间隔层107通常是由二氧化硅、氮化硅或另一介电材 料制作而成。掺杂有源区103A可充当所述晶体管的源极及漏极。
在图IB中， 一层硅化物形成金属109 (或另一选择为，金属合金)毯覆沉积在衬 底101及含硅器件105A的所暴露部分上方。应用高温RTA过程，通常在超过50(TC 的温度。所述高温RTA致使硅化物形成金属109的部分与衬底101及含硅器件105A 的所暴露部分起反应。后续选择性湿式蚀刻(未显示)移除硅化物形成金属109的任 何多余(也就是，未反应金属)部分。
现参照图1C，在所述高温RTA及所述后续选择性湿式蚀刻执行后，形成低电阻 率金属硅化物111。具有各种结构的材料组成的一部分已改变，因此形成硅化掺杂有 源区103B及含硅硅化特征105B。注意，硅化掺杂有源区103B及含硅硅化特征105B 仅为初始惨杂有源区103 A及含硅特征105A (图1A-1B)的经部分消耗的版本。
然而，现有技术硅化几乎不提供对电子装置的不同组件上的电阻率水平的灵活 性。例如，所要硅化过程将允许在栅极区上形成较低电阻率硅化物，同时在源极及漏 极区上方维持具有对应的较高电阻率的较薄硅化物层，藉此防止后两个区中的电短路。
参照图2A，半导体装置200的一部分包含衬底201、 一个或一个以上掺杂含硅区 203 A及含硅特征205 A。半导体装置200的所述部分可为典型集成电路的任一部分。 仅出于说明性目的，半导体装置200打算仅具有代表性且可视为(例如)浮动栅极存 储器单元或场效应晶体管的一部分。在浮动栅极存储器单元的情况下，仅显示所述单 元的部分且含硅特征205A可视为控制栅极。所属领域的技术人员将易于预想实际上 将怎样实际制作各种半导体装置且本文中所述的硅化物过程将怎样应用于各种类型的 装置。
衬底201可由半导体技术中所已知的各种材料组成。所述材料包含硅(其它族IV 半导电材料)、化合物半导体(例如，元素化合物，尤其来自周期表族III-V及II-VI 的元素)、石英光掩模(例如，用作装置衬底的掩模，其中在一个表面上方具有经沉 积且经退火的多晶硅层或经沉积/经溅镀的金属层)或其它适合材料。常常，将根据完 成半导电产品的打算用途来选择衬底201。例如，可在硅晶片上形成用作用于计算机 的集成电路中的组件的存储器单元。用于轻型应用或柔性电路应用(例如蜂窝式电话 或个人数据助理(PDA))的存储器单元可形成聚对苯二甲酸乙二酯(PET)衬底上的存 储器单元，所述衬底经沉积而具有二氧化硅及多晶硅，且之后经受准分子激光退火 (ELA)的退火步骤。出于本文中所述的实例性实施例的目的，仅掺杂含硅区203 A及 含硅特征205A需要至少部分地由硅组成。在具体实例性实施例中，可将衬底201选 择为硅晶片。可在任何金属沉积步骤之前将择优化学蚀刻或另一选择为原位溅镀蚀刻 应用于衬底201。
间隔层207沿含硅特征205A的侧壁形成。在此技术中已知间隔层207的制作。间隔层207常常由介电材料形成，例如经化学气相沉积(CVD)沉积的二氧化硅或氮化 硅。第一毯覆金属层209形成在半导体装置200的所暴露区域上方。毯覆金属层209 可(例如)是镍、钴或与硅起化学反应以形成硅化物的其它金属或金属合金。
在一些实施例中，毯覆金属层209是溅镀在半导体装置200上方的钴层。(与此 相反，现有技术技艺常常需要金属层(例如Co或Ni)罩有势垒层(例如氮化钛(TiN))。 将毯覆金属层209形成为在1 nm与100 nm之间的厚度，但所述厚度可根据装置类型、 设计规则及其它因素变化。所属领域的技术人员可易于确定适合厚度。
在图2B中，将快速热退火(RTA)应用于半导体装置200。在一些实施例中，毯覆 金属层209 (图2A)由钴组成且所述RTA过程形成硅化钴(CoSi2)层211 A。
在一些实施例中，针对硅化镍，在250'C至350'C之间执行所述RTA过程。在一 些实施例中，钴及钛可能需要较高温度。所述RTA过程产生经部分消耗的掺杂含硅区 203B及经部分消耗的含硅特征205B。(在一些实施例中，CoSb层211A由钴与经部 分消耗的下伏含硅区203B或含硅特征205B的下伏硅之间的化学反应形成。)在其它 实施例中，可采用高达75(TC或更高的温度。
现参照图2C,使用选择性蚀刻剂来移除任何多余量的毯覆金属层211 A，因此形 成稳定硅化物膜211B。稳定硅化物膜211B可充当用于后续制作过程操作的低电阻率 接触层。
在图2D中，介电保护(掩蔽)层213A沉积或以其它方式形成在半导体装置200 的所暴露部分上方。在一些实施例中，介电保护层213A是由等离子增强型化学气相 沉积(PECVD)沉积的100埃至1000埃厚的氮化硅(SisN4)或氧氮化物膜。间隙填充沉积 物215A (图2E)接着形成在介电保护层213 A上方。在具体实施例中，间隙填充沉 积物215A是6000埃厚的高温未掺杂硅酸盐玻璃(HTUSG)沉积物。然而，所属领域的 技术人员将认识到可使用其它材料及沉积技艺。同样，间隙填充沉积物215 A的最终 厚度将至少部分地取决于下伏经部分消耗的含硅特征205B的高度。
在一些实施例中，间隙填充沉积物215 A将大致覆盖半导体装置200上的所有器 件。执行化学(例如，湿式蚀刻或等离子蚀刻)及/或机械蚀刻过程操作以暴露介电保 护层213 A的最上部分(图2F)且形成经平面化的间隙填充沉积物215B。在所述蚀 刻过程之后，经平面化的间隙填充沉积物215B的最上表面与介电保护层213的最上 部分大致共面。
可通过(例如)可选化学机械平面化(CMP)来完成所述蚀刻。在其中间隙填充沉 积物215A为氧化物(例如HTUSG)的情况下，所述CMP可可选地后跟干式或湿式 轻氧化物回蚀过程。己知所述回蚀过程。例如，在一些实施例中，所述干式蚀刻可为 各向异性干式蚀刻，例如反应性离子蚀刻(RIE)。在一些实施例中，所述湿式蚀刻可为 各向同性湿式化学蚀刻。
参照图2G，高选择性(也就是，以比二氧化硅或硅化物高的速率选择性地蚀刻 氮化硅)湿式或干式化学蚀刻移除介电保护层213A的所暴露部分，从而停止在下伏
6稳定硅化物膜21 IB上。高选择性蚀刻剂可(例如)是湿式蚀刻剂(例如正磷酸(H3P04)) 或等离子蚀刻。所述高选择性蚀刻留下经平面化的间隙填充沉积物215B作为介电保 护层、不覆盖稳定硅化物膜211B且形成经蚀刻的介电保护层213B。
现参照图2H，第二硅化操作通过经由经平面化的间隙填充沉积物215B在稳定硅 化物膜211B的所暴露部分上方沉积第二金属层(未显示)而发生。可将所述第二金 属层挑选为第一毯覆金属层209 (图2A)中使用的相同金属或金属合金。另一选择为， 在一些实施例中，可将所述第二金属层挑选为含有不同于第一毯覆金属层209的金属。 在具体实施例，将所述第二金属层挑选为钴。因此，在额外RTA及任一未反应金属的 选择性蚀刻后，所述第二金属层形成额外硅化物层217。稳定硅化物膜211B与额外硅 化物层217的组合在下伏经部分消耗的含硅器件205B上方共同形成厚的低电阻率硅 化层。在一些实施例中，额外硅化物层217可为其中所述第二金属层沉积为约200埃 的厚度的CoSi2层。在一些实施例中，此范围可自100埃至1000埃。
值得注意地，因经蚀刻的介电保护层213B及经平面化的间隙填充沉积物215B的 掩蔽效应，下伏稳定硅化物膜211B不受影响或仅最低程度地受到后续金属沉积或额 外退火操作的影响。因此，低电阻率区域可形成在(例如)栅极区上方，而对源极及 漏极区几乎不具有影响。
结论
一些实施例涉及一种在电子装置的含硅器件上形成多个硅化物层的方法。所述方 法包含在第一及第二含硅器件中的每一者上方沉积第一含金属层。执行第一退火步骤 以使所述第一含金属层与所述第一及第二含硅器件中的每一者起化学反应，因此分别 形成第一及第二硅化区。在所述第一及第二硅化区上方形成保护层。在所述保护层中 蚀刻开口以暴露所述第一硅化区同时继续掩蔽所述第二硅化区。在所述第一硅化区上 方沉积第二含金属层，且执行第二退火步骤以使所述第二含金属层与所述第一硅化区 起化学反应。
一些实施例涉及一种在电子装置的含硅器件上形成多个硅化物层的方法。所述方
法包含在第一及第二含硅器件中的每一者上方沉积第一含金属层；执行第一退火步
骤以使所述第一含金属层与所述第一及第二含硅器件中的每一者起化学反应，从而分
别形成第一及第二硅化区；在所述第一及第二硅化区上方形成介电保护层；及形成大 致覆盖所述电子装置上的所有器件的间隙填充介电层。在所述介电保护层中蚀刻开口 以暴露所述第一硅化区同时继续掩蔽所述第二硅化区。在所述第一硅化区上方沉积第 二含金属层，且执行第二退火步骤以使所述第二含金属层与所述第一硅化区起化学反 应。
一些实施例涉及一种电子装置。所述电子装置包含源极及漏极区。每一区均具有 由第一硅化物组成的最上部分，其中所述第一硅化物上覆有第一介电层。所述电子装 置进一步包含具有由第二硅化物组成的最上部分的栅极区。所述第二硅化物既比所述 第一硅化物厚又具有比所述第一硅化物低的电阻率，其中所述第二硅化物的至少一部分形成在所述第一介电层中的开口中。
在前述说明书中，描述了本发明的实施例。然而，所属领域的技术人员显而易见， 可对本发明做出各种修改及改变，而不背离如所附权利要求书中所述的本发明的较宽 广精神及范围。例如，所属领域的技术人员将了解，根据本发明，厚的完全硅化金属 栅极及较薄硅化源极及漏极区可由相同或不同金属硅化物组成，诸如(例如)钛(Ti)、 钽(Ta)、钨(W)、镍(Ni)、铂(Pt)、钯(Pd)及其合金的硅化物。在各种硅化物中，Co、 Ni或Pt的硅化物(以其最低电阻率相)尤其有利。另一选择为，在其它实施例中， 所述源极及漏极区可包含CoSi2，而所述硅化金属栅极包含CoSi2及一硅化镍(NiSi)。 所属领域的技术人员可易于预想归属于本发明的范围内的其它合金的排列组合。此外， 可使用不同介电、保护或掩蔽材料，也可采用不同沉积、溅镀及形成技艺。虽然具体 叙述由晶体管栅极及源极/漏极区构成，但本发明的实施例也可为众多其它含硅装置类 型。本说明书及图式因此将视为仅具有说明性而非限制意义。
权利要求
1、一种方法，其包括在电子装置的第一及第二含硅器件中的每一者上方沉积第一含金属层；执行第一退火过程以使所述第一含金属层与所述第一及第二含硅器件中的每一者起化学反应，从而分别形成第一及第二硅化区；在所述第一及第二硅化区上方形成保护层；在所述保护层中蚀刻开口以暴露所述第一硅化区同时继续掩蔽所述第二硅化区；在所述第一硅化区上方沉积第二含金属层；及执行第二退火过程以使所述第二含金属层与所述第一硅化区起化学反应。
2、 如权利要求1所述的方法，其中将所述第一及第二含金属层中的至少一者选择为元素金属材料。
3、 如权利要求1所述的方法，其中将所述第一及第二含金属层中的至少一者选择为化合物金属材料。
4、 如权利要求1所述的方法，其中制作所述第一含硅特征器件以形成晶体管栅极区。
5、 如权利要求1所述的方法，其中制作所述第二含硅器件以形成晶体管源极/漏极区。
6、 如权利要求l所述的方法，其中选择所述含金属层中的至少一者以包含钴。
7、 如权利要求l所述的方法，其中选择所述含金属层中的至少一者以包含镍。
8、 如权利要求l所述的方法，其中将所述保护层选择为介电材料。
9、 一种方法，其包括在电子装置的第一及第二含硅器件中的每一者上方沉积第一含金属层；执行第一退火过程以使所述第一含金属层与所述第一及第二含硅器件中的每一者起化学反应，从而分别形成第一及第二硅化区；在所述第一及第二硅化区上方形成介电保护层；形成大致覆盖所述电子装置上的器件的间隙填充介电层，在所述介电保护层中蚀刻开口以暴露所述第一硅化区同时继续掩蔽所述第二硅化区；在所述第一硅化区上方沉积第二含金属层；及执行第二退火过程以使所述第二含金属层与所述第一硅化区起化学反应。
10、 如权利要求9所述的方法，其进一步包括平面化所述间隙填充介电层使得在蚀刻所述开口之前，其与所述保护层的最上部分大致共面。
11、 如权利要求9所述的方法，其中将所述第一及第二含金属层中的至少一者选择为元素金属材料。
12、 如权利要求9所述的方法，其中将所述第一及第二含金属层中的至少一者选择为化合物金属材料。
13、 如权利要求9所述的方法，其中制作所述第一含硅器件以形成晶体管栅极区。
14、 如权利要求9所述的方法，其中制作所述第二含硅器件以形成晶体管源极/漏极区。
15、 如权利要求9所述的方法，其中选择所述含金属层中的至少一者以包含钴。
16、 如权利要求9所述的方法，其中选择所述含金属层中的至少一者以包含镍。
17、 一种电子装置，其包括源极及漏极区，每一区均具有由第一硅化物组成的最上部分，所述第一硅化物上覆有第一介电层；及栅极区，其具有包含第二硅化物的最上部分，所述第二硅化物既比所述第一硅化物厚又具有比所述第一硅化物低的电阻率，所述第二硅化物的至少一部分形成在所述第一介电层中的开口中。
18、 如权利要求17所述的电子装置，其进一步包括经平面化的第二介电层，所述经平面化的第二介电层与所述第一介电层的一部分的最上表面大致共面。
19、 如权利要求17所述的电子装置，其中所述第一及第二硅化物中的至少一者部分地由钴组成。
20、 如权利要求17所述的电子装置，其中所述第一及第二硅化物中的至少一者部分地由镍组成。
全文摘要
本发明揭示一种电子装置及用于形成所述电子装置的方法。所述电子装置包含源极及漏极区。每一区均具有包含第一硅化物的最上部分，其中所述第一硅化物上覆有第一介电层。所述电子装置进一步包含具有由第二硅化物组成的最上部分的栅极区。所述第二硅化物既比所述第一硅化物厚又具有比所述第一硅化物低的电阻率，其中所述第二硅化物的至少一部分形成在所述第一介电层中的开口中。
文档编号H01L21/336GK101641771SQ200880009054
公开日2010年2月3日 申请日期2008年3月20日 优先权日2007年3月21日
发明者热罗姆·洛利维耶, 罗曼·科珀德 申请人:爱特梅尔公司