在晶片结合间隙中形成的芯片冷却通道的利记博彩app

专利名称：在晶片结合间隙中形成的芯片冷却通道的利记博彩app
在晶片结合间隙中形成的芯片冷却通道 对相关申请的交叉引用
本专利申请与在2007年1月31日提交的、代理人案号为200602754 的、Peter G. Hartwell等的题为"Electronic And Optical Circuit Integration Through Wafer Bonding"的共同待决的美国专利申请号 11/701, 314有关，该专利申请在此引入以供参考。
背景技术：
随着传统的高性能集成电路芯片被制造得越来越小，减小的形状因 子会导致在这些较小的器件中的功率密度的提高。因而，高性能集成电 路芯片可以产生大量的热，这种热可以不利地影响所述器件的操作和性 能。
已经开发了许多传统的解决方案来帮助从高性能集成电路芯片中 排热。例如，散热器和风扇已经被直接附接到集成电路芯片。然而，散 热器和风扇可能需要较大，以提供有效的冷却，并且可能与移动计算解 决方案不兼容。另一种传统的解决方案是将热电冷却器耦合到集成电路 芯片，但是这种解决方案可能是昂贵的。又一种传统的解决方案涉及流 体冷却方案，但是通常这样的方案不能足够有效地排出所需要的所产生热量。
因此，期望解决上述问题的一个或多个。


图1A是根据本发明的各个实施例的在晶片结合工艺之前的两个晶 片的横截面侧视图。
图1B是根据本发明的各个实施例的示例性芯片的横截面侧视图。 图2是根据本发明的各个实施例的芯片(或者设备)的示例性透视图。
图3是根据本发明的各个实施例的芯片(或者设备)的示例性平面图。
图4是根据本发明的各个实施例的芯片(或者设备)的示例性平面图。
图5是根据本发明的各个实施例的示例性系统的顶视图。
图6是根椐本发明的各个实施例的芯片(或者设备)的示例性透賴L图。
图7是根据本发明的各个实施例的芯片(或者设备)的示例性透賴L图。
图8是根据本发明的各个实施例的芯片(或者设备)的顶视图。 图9是根椐本发明的各个实施例的芯片(或者设备)的示例性透视图。
图10是根椐本发明的各个实施例的示例性方法的流程图。
具体实施例方式
现在将详细参照依据本发明的各种实施例，在附图中示出了本发明 的示例。虽然本发明将结合各种实施例进行描述，但是要理解这些各种 实施例不意图限制本发明。相反，本发明意欲覆盖可以被包含在如根据 权利要求书所解释的本发明范围内的可替换物、修改和等同物。而且， 在以下对依据本发明的各种实施例的详细描述中，阐述了众多具体细节 以便提供对本发明的彻底理解。然而，本领域普通技术人员显然可以在 没有这些具体细节的情况下实践本发明。在其它情况中，为了不会使本 发明的各方面不必要地模糊，不再详细描述众所周知的方法、程序、组 件和电路。
图1A是依据本发明的各个实施例的两个晶片在晶片结合工艺之前 的横截面侧视图。具体而言，图1A示出了在晶片结合工艺之前的示例 性帽晶片(cap wafer) 102和示例性集成电路(IC )晶片104。要指出 的是，能够在帽晶片102和集成电路晶片104中的每个上沉积或实施一 种或多种结合材料114以为晶片结合工艺做准备。而且，能够在集成电 路晶片104上沉积或实施一种或多种介电间隙设定材料112以为晶片结 合工艺做准备。具体而言，在晶片结合工艺期间，所述一种或多种介电 间隙设定材料112的用途之一可以是在帽晶片102和集成电路晶片104 之间维持和形成特定距离(或间隙)。
图1B是根据本发明的各个实施例的示例性芯片(或者设备)100的 横截面侧视图，所迷示例性芯片(或者设备)100包括在晶片结合工艺期间在晶片102和104之间形成的间隙128,该间隙128可以用于容纳 排热(heat extracting)材津+。注意，所述排热材料可以以与在此所 述的方式类似的任何方式被实现，而不限于此。芯片IOO可以包括帽晶 片102和集成电路晶片104，其中帽晶片102和集成电路晶片104通过 晶片结合工艺被结合在一起。所述晶片结合工艺可以在间隙128中形成 一个或多个通道，所述通道可以用于流动排热材料(或者冷却剂材料)， 以从晶片(或者芯片)102和104中排热。要指出的是，图2示出了根 据本发明的各个实施例的一些示例性通道206。
所述晶片结合工艺可以包括但是不限于共晶结合、压缩结合、熔融 结合、焊剂结合、阳极结合、等离子体辅助结合和/或li接结合(adhesive bonding)。集成电路晶片104也可以被称为电子电路晶片104或者电 学电路晶片104,但是不限于此。排热材料也可以被称为但是不限于冷 却剂材料或者冷却剂，反之亦然。另外，排热材料可以以与在此所述的 方式类似的任何方式被实现，而不限于此。在一个实施例中，所述晶片 结合工艺可以包括一个或多个结合(bond) 114，所迷结合114可以耦 合帽晶片102和集成电路晶片104同时还在帽晶片102和集成电路晶片 104之间提供电互连。要指出的是，在各个实施例中，帽晶片102可以 包括一个或多个电路110。例如，在一个实施例中，帽晶片102的所述 一个或多个电路110可以包括但是不限于可以增强集成电路晶片104的 能力的机械、光学和/或附加的电部件。例如，所述光学部件可以包括 一个或多个光电检测器、电光调制器(EOM)、光波导、激光器和/或电 路，但是不限于此。然而，帽晶片102可以被实现为使得其不包括任何 部件。帽晶片102可以被实现为但是不限于不包括任何部件的光学晶片、 机械晶片、电学晶片(electrical wafer)或者盖晶片(lid wafer)。在 实施例中，集成电路晶片104可以包括凸出到帽晶片102之外的一个或 多个突出部或者"架子"(例如124和126)，其中所述一个或多个突 出部可以包括一个或多个电结合垫116 (例如用于芯片外的连接)。在 一个实施例中，集成电路晶片104可以包括一个或多个电路120,所述 电路可以是电学的和/或光学的，但是不限于此。集成电路晶片104的 所述一个或多个电路120可以包括一个或多个有源电路元件、无源电路 元件、存储器元件、可编程电路元件、中央处理单元(CPU)、多核CPU、 现场可编程门阵列(FPGA)和/或动态随机存取存储器(DRAM),但是不限于此。
在图1A中，在一个实施例中，帽晶片102和集成电路晶片104每 个都可以被制造在不同的晶片上，并且在每个完成后然后通过将它们结 合在一起来将它们聚集在一起。例如，在一个实施例中，集成电路晶片 104可以在晶片制造设施中用标准工艺进行制造并且可以通过少许附加 操作进行修改以便使其为晶片结合工艺做准备。例如，在一个实施例中 这些操作可以包括在其顶部钝化层中开设附加通孔并且然后可以添加 结合材料的种子层，所述种子层可以形成晶片结合的一半。所述结合材 料可以包括介电材料112和/或晶片结合互连材料114,但不限于此。
在图1A中，可以准备另一个晶片(例如硅晶片)，所述另一个晶 片将用作集成电路晶片104的帽晶片102,帽晶片102可以包含结合材 料的图案化层，其可以形成到集成电路晶片104的结合。结合材料可以 包括介电材料112和/或晶片结合互连材料114,但是不限于此。在一个 实施例中，可以将所述结合材料(例如112和/或114)图案化以执行一 个或多个功能，诸如但不限于在帽晶片102和集成电路晶片104之间 设置间隙128;形成用于确保晶片102和104的良好附着的区域；添加 可以用作排热材料的一个或多个通道的壁状结构；并且/或者如果帽晶 片102包括一个或多个附加的器件或者功能性则进行一个或多个电互连 以将信号路由到帽晶片102。
在图1A和1B中，在一个实施例中，晶片结合互连层114和介电间 隙设置材料112的组合可以用于在间隙128中形成一个或多个通道。要 指出的是，可以用晶片结合互连材料114和介电材料112的组合形成多 种形状。介电间隙设置材料112可以形成为任何形状，所述形状将限定 排热材料流。注意，通过在结合晶片102和104的间隙128内安装或者 形成用于引导排热材料流的该一个或多个通道，所述一个或多个通道变 为半导体芯片100的密切(intimate)部分。而且，通过将所述一个或多 个通道定位在间隙128中，排热材料可以接近或者靠近电路(例如110 和120)以及晶片102和104的互连114，由此允许从芯片100更高效 地排出所产生的热。
注意，所述晶片结合工艺的结合材料可以是导体或者绝缘体或者两 者的组合，但是不限于此。可以以多种方式来实现所述晶片结合工艺或 者方法，所述晶片结合工艺或者方法可以用于耦合帽晶片102和集成电路晶片104。例如，在各个实施例中，所述晶片结合方法可以包括但是 不限于硅-氧化物熔融结合、硅-氧化物或者氧化物-氧化物等离子体辅 助结合、金属-氧化物阳极结合、金属-金属焊剂结合和金属-金属压缩 结合。在一个实施例中，可以使用等离子体辅助结合、焊剂结合、共晶 结合或者压缩结合来防止熔融结合的高温或者在共晶结合中的高压对 于集成电路晶片104的集成电路的损害。注意，焊剂结合、共晶结合或 者压缩结合可以包括附加的结构(例如112),以帮助机械地设置帽晶 片102和集成电路晶片104之间的间隙。在一个实施例中，在结合后， 帽晶片102可以被图案化以允许接近在集成电路晶片104上的电结合垫 116，电结合垫116可以用于将电信号路由到IC封装(未示出)的引脚。 注意，在美国专利号7，042，105和6，955，976中给出了这种方案，所迷 美国专利在此引入以供参考。
在一个实施例中，在图IA和IB中，如果帽晶片102被实现为光学 电路晶片，则帽晶片102和集成电路晶片104的堆叠布置可以将所述光 学电路直接置于电子互连114之上以获得最佳的性能。在一个实施例中， 如果帽晶片102被实现为光学电路晶片，则对于帽晶片102和集成电路 晶片104的两种类型的信号，能够以直截了当的方式处理芯片外互连。 要指出的是，不论如何实现帽晶片102，在实施例中，可以在组装之前 单独地测试帽晶片102和集成电路晶片104的每一个，以便于故障检修。 在一个实施例中，帽晶片102和集成电路晶片104的组装或者集成可以 使用标准的晶片结合技术而直截了当，但是不限于此。
在图1B的芯片100中，集成电路晶片104 (其可以具有电子部件) 位于底部，并且帽晶片102 (其可以具有机械部件、光学部件和/或电部 件)位于顶部，但是不限于此。在实施例中，帽晶片102可以使用化合 物半导体工艺制造或处理，以建立其一个或多个光电部件，但是不限于 此。在一个实施例中，帽晶片102和集成电路晶片104可以在CMOS (互
补金属氧化物半导体)电子工艺中被制造或处理，但是不限于此。注意， 帽晶片102和集成电路晶片104可以通过物理及电互连114而被晶片结 合在一起，所述物理及电互连能够将晶片102和104固定到一起并且还 允许电信号从集成电路晶片104去往帽晶片102，反之亦然。
注意，焊剂晶片结合方法和共晶晶片结合方法可以用低温(例如， 250-350。C)来实施。用于这些晶片结合方法的每一种的结合材料可以包括但不限于金锡结合、金锗结合等等。例如，在金与锡结合的情况下，
可以在第一晶片(例如102)上沉积金层而可以在笫二晶片(例如1(M) 上沉积锡层，然后可以将晶片102和104附着到一起。金与锡可以被加 热并且然后它们相互扩散并将晶片102和104结合到一起。在一个实施 例中，结合材料可以以薄膜方式进行沉积，这能够提供对结合材料体积 的更精确控制。对于焊剂晶片结合方法和共晶晶片结合方法，引线尺寸 或接触尺寸可以为大约25微米(或百万分之一米)圆，但不限于此。 如先前提及的，另一晶片结合技术可以包括压缩结合。例如，金可以沉 积到帽晶片102和集成电路晶片104上，然后可以施加压力但基本不加 热，金可以相互混合并且提供将晶片102和104耦合到一起的结合。
在图U和1B中，注意，可以在芯片100中包括所述一种或多种间 隙设置材料112。在一个实施例中，可以在压缩晶片结合工艺期间使用 一种或多种间隙设置材料112，以形成间隙128。在实施例中，可以在 焊剂晶片结合工艺或者共晶晶片结合工艺期间使用 一种或多种间隙设 置材料112，以形成间隙128，并且防止结合材料从帽晶片102和集成 电路晶片104之间挤出。
要指出的是，根据本发明实施例可以使用的一种晶片结合技术被称 为阳极结合。具体而言，阳极结合可以包括将晶片102和104放在一起 (例如它们之间具有一种或多种间隙设置材料112)，并且将电流通过 晶片102和104以及间隙设置材料112,以将它们熔融在一起。在一个 实施例中，可能期望阳极结合如此局部化，使得电流不通过帽晶片102 和集成电路晶片104中的电子器件。根据本发明实施例可以利用的另一 种晶片结合技术被称为熔融结合，其可以包含在一个晶片(例如102) 的任何间隙设置材料112上沉积硅，并且在另一个晶片(例如104)的 对应于任何间隙设置材料112的区域上沉积二氧化硅，并且然后将它们 聚集在一起以形成结合。根据本发明实施例可以使用的又一种晶片结合 技术被称为局部加热。例如在一个实施例中，可以使用一个或多个激光 器来将加热局部化在位于晶片102和104之间的任何间隙设置材料112 处，但不限于此。
在图1B中，芯片IOO可以包括帽晶片102和集成电路晶片104,它 们已经被晶片结合在一起以在它们之间形成间隙128，从而用于容纳排 热材料。在一个实施例中，耦合帽晶片102和集成电路晶片104的晶片结合可以包括用于引导排热材料流的一个或多个通道。帽晶片102可以 包括但是不限于介电材料、村底108 (例如硅)、 一个或多个电路110
(例如光学的和/或电子的)和一个或多个金属互连。而且，帽晶片102 可以被实现为包括间隙设置材料112 (其可以被称为间隙保持器
(stand-off))。集成电路晶片104可以包括但是不限于介电材料、 硅晶片122、 一个或多个电路120 (例如光学的和/或电子的)、金属互 连、 一个或多个电结合垫116以及凸出到帽晶片102之外的一个或多个 突出部或者"架子"124和126。另外，帽晶片102和/或集成电路晶片 104可以被实现为包括间隙设置材料112。
图2是根据本发明的各个实施例的芯片(或者设备)100a的示例性 透视图。要指出的是，图2示出了芯片100a的集成电路晶片104可以 包括凸出到帽晶片102之外的一个或多个突出部或者"架子"(例如124 和125)。例如，集成电路晶片104的一侧或多侧可以凸出到帽晶片102 的一侧或多侧之外。但是，在一个实施例中，要注意的是，芯片100a 的集成电路晶片104可以被实现为不带有凸出到帽晶片102之外的任何 突出部或者"架子"(例如124和125)。因此，在这个实施例中，集 成电路晶片104和帽晶片102可以具有基本上类似的尺寸，其中它们的 对应侧可以是基本齐平的。
图3是根椐本发明的各个实施例的芯片(或者设备)100b的示例性 平面图。具体而言，在一个实施例中，集成电路晶片104可以包括在其 四侧上的可以凸出到帽晶片102的四侧之外的突出部或者"架子"123、 124、 125和126。然而，在各个实施例中，集成电路晶片104可以包括 可以凸出到帽晶片102的各侧之外的一个或多个突出部123、 124、 125 和/或126。注意，可以以多种方式来实现突出部123、 124、 125和126 中的一个或多个。例如，在一个实施例中，突出部123、 124、 125和126 的每一个都被实现为带有电子结合垫(例如116),但是不限于此。要 指出的是，突出部123、 124、 125和126的每一个可以以与在此所述的 方式类似的任何方式被实现，但是不限于此。
图4是根据本发明的各个实施例的芯片(或者设备)100c的示例性 平面图。具体而言，在一个实施例中，集成电路晶片104可以包括在其 两侧上的可以凸出到帽晶片102的四侧之外的突出部或者"架子"124 和126。要指出的是，可以以多种方式来实现突出部124和126中的一个或多个。注意，突出部124和126的每个可以以与在此所迷的方式类 似的任何方式被实现，但是不限于此。
图5是根据本发明的各个实施例的系统5 0 0的顶视图。要指出的是， 根椐本发明的各个实施例，系统500可以包括芯片(或者设备)100d的 顶^f见图，其中示出了间隙128的示例性内容，而未示出帽晶片102。具 体而言，间隙128可以包括但是不限于一种或多种晶片结合介电间隙设 置材料112、 一个或多个大结合区域114 (或者112)、 一个或多个晶片 结合互连114以及用于引导(或者导引或者导向)排热材料530的流通 过间隙128的一个或多个通道506。而且，系统500可以包括但是不限 .于一个或多个进口管道514 (例如流体管道进口 )、 一个或多个出口管 道502 (例如流体管道出口 )、再循环泵526和制冷单元528。系统500 可以是闭合系统，用于将排热材料530再循环通过芯片100d的间隙128。
在系统500中，制冷单元528降^f氐排热材料530的温度。再循环泵 526可以将已经冷却的排热材料530强制出制冷单元528，通过所述一 个或多个进口管道514和516，并且进入芯片100d的间隙128的所迷一 个或多个通道506。(来自芯片外的)进口管道514和516可以邻接芯 片100d的所述侧并且密封到此，使得流过它们的任何排热材料530可 以被输入到间隙128的通道506中。在一个实施例中，可以在晶片结合 工艺期间使用介电间隙设置材料112密封晶片102和104之间的除了在 管道502、 504、 514和516前面的区域之外的边缘。通过这种方式，可 以约束排热材料530,使得通过进口管道514和516进入间隙128的排 热材料530也可以通过(来自芯片外的)出口管道502和504退出间隙 128。而且，在实施例中，可以在晶片结合工艺期间使用介电间隙设置 材料112以形成一个或多个表面和/或形状115，所述表面和/或形状导 致形成所述一个或多个通道506。因此，被输入到通道506中的排热材 料530的流可以由通道506引导或者导引或者导向。因此，在一个实施 例中，通道506可以被形成为引导或者导引排热材料530以与晶片102、 晶片104和/或晶片结合互连114的较热部分接触。在实施例中，通道 506可以被形成为引导或者导引排热材料530以避免与晶片102、晶片 104和/或晶片结合互连114的不产生很多热的部分接触。在一个实施例 中，可以优化所述一个或多个通道506的形状以确保排热材料530的流 被集中在能够产生最大量热的集成电路晶片104的部分上。以这种方式，
10排热材料530可以从芯片lOOd的一个或多个部件中去除热量。
在图5中，注意再循环泵526可以连续地将越来越多的、已经由制 冷单元528冷却的排热材料530经由管道514和516强制到通道506中。 当排热材料530移动通过通道506时，其可以从芯片100d中排热，并 且排热材料530的温度会升高。因此，温度升高的排热材料530，可以从 间隙128的通道506输出，并且进入出口管道502和504。再循环泵526 可以将温度升高的排热材料530，从通道506中吸出或者汲取出，使其通 过管道502和504,并且强制其进入制冷单元528，在制冷单元528温 度升高的排热材料530，可以被冷却为排热材料530。通过这种方式，可 以制备排热材料530以被再次输入到晶片102和104之间的间隙128的 通道506中。
注意可以以多种方式来实现管道502、 504、 514和516。例如，管 道502、 504、 514和516的每一个可以被实现为直径大约为125微米或 百万分之一米，但是不限于此。系统500可以被实现为具有比在图5中 所示的进口管道514和516数量更多或者更少的进口管道。另外，系统 500可以被实现为具有比在图5中所示的出口管道502和504数量更多
或者更少的出口管道。
在图5中，系统500的帽晶片102可以被实现为但是不限于光学电 路晶片。因此，光学信号可以从芯片100d的所述侧经由一个或多个光 纤152被路由到帽晶片104中，所述芯片100d是可以包括帽晶片102 和集成电路晶片104的晶片堆叠。在一个实施例中，为了便于电学和光 学的芯片外接口，可以将电子结合垫116实现在芯片100d的晶片104 的突出部或者"架子"124和126上，而可以将光学连接152实现在芯 片100d的另外两侧，如图5中所示。而且，在实施例中，为了便于排 热材料530通过间隙128的输入和输出接口，可以在芯片100d的相对 侧实现管道502、 504、 514和506，如图5中所示。要指出的是，管道 502、 504、 514和506中的一个或多个可以;故实现在光纤152所实现的 任何侧上，但是不限于此。
具体而言，芯片100d的集成电路晶片104包括突出部124和126, 所述突出部的每一个可以包括一个或多个电结合垫116。在一个实施例 中，如图5中所示，突出部126可以位于集成电路晶片104的一侧上， 而突出部124可以位于集成电路晶片104的相对侧上。要指出的是，图5的突出部124和126对应于图1和4的架子124和126。注意，导线
的封装(未示出)。通:^将电"垫116限制到芯片100d的两侧，芯片100d 在其另外两側可以没有突出部分(overhang)或是齐平的。通过这种方 式，在实施例中，如图5中所示， 一个或多个出口管道(例如502和504 ) 以及一个或多个进口管道(例如514和516 )可以紧邻或者紧靠芯片100d 的齐平边缘。另外，在一个实施例中，如图5中所示， 一个或多个光纤 152也可以紧邻或者紧靠芯片100d的齐平边缘中的一个或多个，由此使 得能够改善在它们与帽晶片102的任何光学电路(例如110)之间的光 学传输。
在图5中，要指出的是，可以以多种方式来实现芯片100d。例如， 在一个实施例中，集成电路晶片104可以包括在其任何侧上的用于电互 连(例如116)的单个突出部(例如124)，而其三个剩余侧可以用于 输入(例如514和516 )和输出(例如502和504 )排热材料530。具体 而言，可以在芯片100d的三个剩余侧上实现任何数量的进口管道(例 如514等)和任何数量的出口管道(例如502等)。在实施例中，集成 电路晶片104可以包括在其任何侧上的用于电互连(例如116)的三个 突出部，而剩余侧可以用于输入(例如514和516)和输出(例如502 和504 )排热材料530。具体而言，可以在芯片100d的剩余侧上实现任 何数量的进口管道(例如514等)和任何数量的出口管道(例如502等)。
在一个实施例中，如果帽晶片102被实现为光学电路晶片，要指出 的是，间隙128处于与光纤152将位于的位置不同的高度。例如，在实 施例中，光纤152可以与帽晶片102的光学电路层(例如110)对准或 者对齐，而冷却剂管道502、 504、 514和516将与晶片102和104之间 的间隙128对齐。
在图5中，排热材料530可以被称为冷却剂材料或者冷却剂，但是 不限于此。要指出的是，可以以多种方式来实现排热材料530。例如， 在各个实施例中，排热材料530可以被实现为但是不限于流体、液体、 气体、氦、碳氟化合物、氟利昂⑧、Fluorinert 、任何惰性气体、介 电流体或者其任何组合。注意，流体可以包括气体、液体和/或沸腾的 液体，但是不限于此。在一个实施例中，可以用惰性的、具有宽温度范 围和合理热容量的材料来实现排热材料530。在实施例中，可以用对于任何结合金属或者暴露于排热材料530的任何物质无腐蚀性的材料来实 现排热材料530。在一个实施例中，可以用惰性的、具有宽温度范围和 大热容量的材料来实现排热材料530。注意，排热材料530可以被实现 为具有一个或多个特定光学性质以及一个或多个冷却性质。例如，在一 个实施例中，如果在电子晶片104中有光电二极管并且横跨间隙128在 帽晶片102中有光波导路径发射器(optical waveguide path emitter ), 则可以将排热材料530实现为具有高的折射率，以在光学部件之间提供 对光的容纳(containment)。因此，在一个实施例中，排热材泮牛530 可以具有增强系统500的一个或多个光学性能的折射率。
要指出的是，可以用一种或多种不同的材料或者工艺来涂敷或者处 理通道506的一个或多个表面。用所述一种(或多种)材料或者工艺涂 敷或者处理的目的可以包括但是不限于控制排热材料530的流；控制 排热材料530的湿化；帮助晶片102和排热材料530之间的热传输；帮 助晶片104和排热材料530之间的热传输，并且/或者防止通过排热材 料530的腐蚀。在一个实施例中，可以用氟化有机层来涂敷通道506的 一个或多个表面，以提供特氟隆⑧类涂层，其可以有助于防止腐蚀。在 实施例中，可以用薄的氧化物或者氮化物层来涂敷通道506的一个或多 个表面，所述氧化物或者氮化物层可以控制排热材料530的湿化，并且 因此改善系统的热传输特性。在实施例中，可以用产生良好受控的表面 粗糙度的工艺来处理通道506的一个或多个表面，这可以例如通过控制 边界层厚度并且因此控制系统的热传输特性而有助于控制流体的流特 性。
在芯片100d的间隙128中，可以实现大结合区域114 (或者112), 以提供用于将帽晶片102和集成电路晶片104固定在一起的增强的机械 耦合或者强度或者黏结。注意，可以用任何晶片结合材料(例如介电间 隙设置材料和/或互连材料)来实现大结合区域1M (或者112)。
在图5中，可以以多种方式来实现所述一个或多个光纤152。例如， 在一个实施例中，每个光纤152在直径上可以大'约为125微米，但是不 限于此。在一个实施例中，每个光纤152的芯可以与帽晶片102的任何 光学电路(例如110)对准，以提供适当的光学传输。在一个实施例中， 帽晶片102的任何光学电路(例如110)可以被实现为大约20微米厚的 层，但是不限于此。在实施例中，通过芯片100d的封装来实现光纤152的对准。例如，在一个实施例中，"V"槽可以作为芯片100d的封装(例 如，如图7中所示)的一部分被包括在内，以便对准每个光纤152,其 中每个光纤152可以安置在它的V槽中。在实施例中，注意，可以将一 个或多个V槽制造在集成电路晶片104中，其中光纤152可以安置在其 中并且与帽晶片102的任何光学电路(例如110)对准。
要指出的是，可以以多种方式来实现芯片100d。例如，在一个实施 例中，集成电路晶片104可以在其任何侧上包括用于电互连(例如116) 的单个突出部，而其三个剩余侧可以用于光学互连(例如152)以及用 于输入和输出排热材料530,如在此所述的。在实施例中，集成电路晶 片104可以在其任何侧上包括用于电互连(例如116)的三个突出部， 而剩余侧可以用于光学互连(例如152)以及用于输入和输出排热材料 530，如在此所述的。
图6是根据本发明的各个实施例的芯片(或者设备)100e的示例性 透视图。具体而言，图6示出了在各个实施例中可以与芯片100e实现 的不同的芯片外连接。例如，芯片100e可以被实现为在其齐平侧601 上包括一个或多个流体进口和/或出口管道600和602，以用于处理排热 材料(例如530 )。而且，芯片100e的突出部或者"架子"603可以被 实现为包括一个或多个结合垫116以及用于表面安装封装的一个或多个 焊料突起608。要指出的是，导线606可以被结合到每个结合垫116。 此外，芯片100e的突出部或者"架子"605可以被实现为包括一个或多 个结合垫116,但是不限于此。
图7是根据本发明的各个实施例的芯片(或者设备)100f的示例性 透视图。具体而言，图7示出了在各个实施例中可以在芯片100f的一 个或多个突出部或者"架子"702和704中实现一个或多个槽(或者沟 道或者图案化特征)。要指出的是，槽706可以帮助将流体进口和/或 出口管道600和602与位于晶片102和104之间的间隙(例如128)对 准。而且，槽706也可以帮助将光纤152与芯片100f的任何光学电路 (例如110)对准。
图8是根据本发明的各个实施例的芯片(或者设备)1 OOg的顶视图。 要指出的是，根据本发明的各个实施例，芯片(或者设备)100g包括间 隙128的示例性内容，而帽晶片102未示出。具体而言，间隙128可以 包括但是不限于用于引导(或者导引或者导向)排热材料(例如530 )
14的流通过间隙128、 一个或多个晶片结合互连114和介电间隙设置材料 112的通道802、 804和806。而且，芯片1 OOg可以包括《旦是不限于用 于处理排热材料(例如530 )的一个或多个流体进口和/或输出管600。 要指出的是，芯片100g可以是与图5的系统类似的系统的一部分，但 是不限于此。注意，通道802、 804和806可以以任何形状来实现，并 且可以以与在此所述的任何其他通道类似的任何方式被实现，但是不限 于此。晶片104可以包括凸出到晶片102 (未示出)之外的突出部或者 "架子"124和126。突出部124和126每个可以包括一个或多个结合 垫116。
图9是根椐本发明的各个实施例的芯片(或者设备)100h的示例性 透视图。具体而言，图9示出了在各个实施例中可以与芯片100h实现 的不同的芯片外连接。例如，芯片100h可以被实现为在其齐平侧601 上包括一个或多个流体进口和/或出口管道600和602，以用于处理排热 材料(例如530 )。而且，芯片100h的突出部或者"架子"902可以被 实现为包括一个或多个结合垫116以及用于帮助对准光纤152的槽706, 光纤152被端耦合到晶片102和/或104。要指出的是，导线606可以被 结合到每个结合垫116。而且，芯片100h的突出部或者"架子"904可 以被实现为包括一个或多个结合垫116，但是不限于此。另外， 一个或 多个光纤152可以垂直于芯片100h的晶片102进行表面安装。芯片100h 的光纤(或者光纤连接器)152可以用于将光传到芯片100h上和从芯片 100h传出。例如，在一个实施例中，芯片100h的光纤(或者光纤连接 器)152可以用于将光传到晶片102上和从晶片102传出。注意，表面 安装的激光器可以被用作光纤152的光源。
图IO是根椐本发明的各个实施例的示例性方法1000的流程图，所 述方法用于在晶片结合间隙中形成和使用芯片冷却通道。方法1000包 括可以由一个(或多个)处理器和电部件在计算装置可读且可执行指令
(或代码)(例如软件)的控制下所执行的本发明各个实施例的示例性 过程。所述计算装置可读且可执行指令(或代码)可以例如驻留在数据 存储零件(比如易失性存储器、非易失性存储器和/或能够由计算装置 使用的大容量数据储存器)中。然而，所述计算装置可读且可执行指令
(或代码)可以驻留在任何类型的计算装置可读介质中。注意，方法1000 可以通过计算机可用介质上的应用程序指令来实施，其中这些指令在被
15执行时实现方法iooo的一个或多个操作。虽然在方法1000中公开了具
体操作，但是这样的操作是示例性的。方法iooo可能不包括图IO所示
的所有操作。方法iooo也可以包括各种其它操作和/或图10所示操作 的变型。同样，可以修改方法1000的操作的顺序。要注意的是，方法 1000的操作可以人工地、由软件、由固件、由电子硬件或者由其任意组
合来执行。
具体而言，方法1000可以包括为晶片结合工艺准备第一晶片。 可以为晶片结合工艺准备集成电路晶片。所述晶片结合工艺可以用于耦 合第一晶片和集成电路晶片。而且，晶片结合工艺可以在第一晶片和集 成电路晶片之间形成间隙，其用于容纳排热材料。排热材料可以被输入 到笫一晶片和集成电路晶片之间的间隙中。排热材料可以从在笫一晶片 和集成电路晶片之间的间隙输出。通过这种方式，根据本发明的各个实 施例，可以在晶片结合间隙中形成和使用芯片冷却通道。
在图10的操作1002，可以准备笫一晶片(例如帽晶片102)来用 于晶片结合工艺。注意，可以以多种方式来实现操作1002。例如，在一 个实施例中，在操作1002准备第一晶片可以包括在所述第一晶片上 方沉积一片或多片薄膜材料(例如金属、二氧化硅等)。在实施例中， 在操作1002准备第一晶片可以包括制造笫一晶片(例如以类似于在此 所述的方式的方式，但是不限于此)。在实施例中，第一晶片可以包括 间隙设置材料，以用于在晶片结合工艺期间维持第 一晶片和集成电路晶 片之间的距离。可以以类似于在此所述的任何晶片的任何方式来实现操 作1002的第一晶片，但是不限于此。可以以类似于在此所述的方式的 任何方式来实现操作1002,但是不限于此。
在步骤1004，可以准备集成电路晶片(例如104)来用于晶片结合 工艺。要指出的是，可以以多种方式来实现操作1004。例如，在一个实 施例中，在操作1004准备集成电路晶片可以包括在所述集成电路晶 片上方沉积一片或多片薄膜材料(例如金属、二氧化硅等)。在实施例 中，在操作1004准备集成电路晶片可以包括制造集成电路晶片(例如 以类似于在此所述的方式的方式，但是不限于此)。在实施例中，集成 电路晶片可以包括间隙设置材料，以用于在晶片结合工艺期间维持笫一 晶片和集成电路晶片之间的距离。可以以类似于在此所述的方式的任何 方式来实现操作1004,但是不限于此。在图10的操作1006,可以使用晶片结合工艺来耦合第一晶片和集 成电路晶片，其中晶片结合工艺可以在第 一晶片和集成电路晶片之间形 成间隙，所述间隙用于容纳排热(例如冷却剂)材料。注意，可以以多 种方式来实现操作1006。例如在一个实施例中，晶片结合工艺可以包括 一个或多个结合，所述一个或多个结合用于耦合第一晶片和集成电路晶 片，其中所述一个或多个结合也可以包括第 一晶片和集成电路晶片之间 的电互连。在实施例中，操作1006的晶片结合工艺可以在第一晶片和 集成电路晶片之间的间隙中形成一个或多个通道，其用于容納和引导排 热(例如冷却剂)材料。可以以类似于在此所述的方式的任何方式来实 现操作1006的晶片结合工艺，但是不限于此。可以以类似于在此所述 的方式的任何方式来实现排热材料(或者冷却剂材料)，但是不限于此。 可以以类似于在此所述的方式的任何方式来实现操作1006,但是不限于 此。
在操作10 0 8 ，排热材料可以被输入到在第 一 晶片和集成电路晶片之 间的间隙中。要指出的是，可以以多种方式来实现操作1008。例如，在 各个实施例中，在操作1008,排热材料可以以类似于在此所述的方式的 任何方式被输入到在第 一晶片和集成电路晶片之间的间隙中，但是不限 于此。
在图IO的操作IOIO,排热材料可以从笫一晶片和集成电路晶片之 间的间隙输出。注意，可以以多种方式来实现操作1010。例如，在各个 实施例中，可以在操作1010以类似于在此所述的方式的任何方式从笫 一晶片和集成电路晶片之间的间隙输出排热材料，但是不限于此。
为了说明和描述的目的，已经给出了根据本发明的各个具体实施例 的前述说明。它们不打算是穷尽性的或者将本发明限制到所公开的具体 形式，并且鉴于上述教导许多修改和变型显然是可能的。可以根据权利 要求书和它们的等同物来解释本发明。
权利要求
1.一种系统(500)，包括第一晶片(104)；以及第二晶片(102)，其中，所述第一晶片和所述第二晶片通过晶片结合工艺被结合在一起，所述晶片结合工艺在所述第一晶片和所述第二晶片之间形成间隙(128)，所述间隙被配置为容纳排热材料(530)。
2. 根椐权利要求l的系统，还包括进口管道(514),其用于将所述排热材料输入到所述第一晶片和 所述第二晶片之间的所述间隙中。
3. 根据权利要求l的系统，还包括出口管道(502 ),其用于从所述第一晶片和所述第二晶片之间的 所述间隙输出所述排热材料。
4. 根据权利要求l的系统，其中，所述排热材料包括流体。
5. 根据权利要求1的系统，其中，在所述第一晶片和所迷第二晶 片之间的所述间隙包括用于容纳和引导所述排热材料的通道(506)， 并且所述通道是通过所述晶片结合工艺形成的。
6. 根据权利要求l的系统，其中所述晶片结合工艺从由共晶结合、 焊剂结合、压缩结合、熔融结合、阳极结合、等离子体辅助结合以及黏 接结合组成的組中加以选择。
7. 根据权利要求l的系统，其中 所述第一晶片是集成电路晶片；并且所述第二晶片选自由光学晶片、机械晶片、电学晶片和帽晶片组成 的组中。
8. 根据权利要求1的系统，其中，所述第一晶片包括架子(126)， 所述架子包括电结合垫。
9. 根据权利要求1的系统，其中，所述晶片结合工艺包括间隙设 置材料(112),以用于在所述晶片结合工艺期间维持所述第一晶片和 所述第二晶片之间的距离。
10. 根据权利要求l的系统，其中，所述晶片结合工艺包括晶片结 合，所述晶片结合是所述第一晶片和所述第二晶片之间的电互连(114)。
全文摘要
根据本发明的一个实施例是一种系统(500)，其可以包括第一晶片(104)以及第二晶片(102)。所述第一晶片和所述第二晶片通过晶片结合工艺被结合在一起，所述晶片结合工艺在所述第一晶片和所述第二晶片之间形成间隙(128)。所述间隙被配置为容纳排热材料(530)。
文档编号H01L23/46GK101601132SQ200880003718
公开日2009年12月9日 申请日期2008年1月31日 优先权日2007年1月31日
发明者D·斯图尔特, P·哈特威尔 申请人:惠普开发有限公司