专利名称：介质隔离集成电路硅片及其制备方法
技术领域：
本发明主要涉及介质隔离硅片及其制备方法，属集成电路技术领域。
背景技术：
在双极性模拟集成电路制造中， 一般采用单片式PN结隔离外延片方法来制造。在 可靠性要求更高，工作环境条件更为恶劣的场合，使用PN结隔离外延方法制造的电路 受到一定限制，而用介质隔离硅片制造模拟集成电路性能要明显优于前者。随着人类向 深空探测发展，对电子产品抗辐射和耐高低温的要求越来越高。
SOI技术是国际上公认的"21世纪的硅基集成电路技术"，绝缘层上的硅(SOI)材料 是微电子领域一种非常有用的重要硅材料。可以实现集成电路中元器件的介质绝缘隔离。 而在双极性模拟集成电路中， 一般采用单片式PN结隔离外延片方法来制造。这种工艺 存在隔离性能随温度升高而变差，PNP管只能做成横向PNP管，性能没有纵向PNP管 好，存在寄生效应和抗辐射能力差的不足，影响了在一些特殊要求场合的应用。
发明内容
本发明的目的在于避免现有技术的不足之处而提供一种N型/P型介质隔离集成电路 硅片。本发明提出了利用贴片技术和氧化、光刻、离子注入、反应离子刻蚀等技术制作 介质隔离硅片。本发明的介质隔离模拟集成电路外延片，实现集成电路中元器件的介质 绝缘隔离，以克服上述不足，提高集成电路的高温性能和抗辐射能力，并且可克服PN 结隔离集成电路中的寄生效应。为提升集成电路可靠性，制造更高性能的集成电路创造 了条件。
本发明的另一目的提供一种N型介质隔离集成电路硅片的制备方法。 本发明还有一 目的提供一种P型介质隔离集成电路硅片的制备方法。 本发明的目的可以通过采用以下技术方案来实现 一种N型/P型介质隔离集成电路 硅片，其主要特点在于有N型/P型衬底硅片(1)，其上设有夹心氧化层(2)，还有N型/P型硅单晶层(6)，在硅单晶层(6)内设有隐埋层(3);其硅单晶层(6)由二氧化硅 (5)、多晶硅(4)和夹心氧化层(2)分隔为互相绝缘的隔离方块。
所述的N型/P型介质隔离集成电路硅片，所述的N型/P型硅单晶层(6)的厚度为 5—16Mm;所述的方块的电阻N型为6—15Q/口， P型为8—20Q/口。 口表示单位面 积下掺杂结深的体电阻。
所述的N型介质隔离集成电路硅片的制备方法，其主要特点在于制备的步骤为
(1) N+隐埋层制备在N型O . 5~6 . OQcm单晶硅片抛光面进行砷(N型)高浓度 8xlO'9—l(T/cm3离子注入，经高温退火，温度为25—125(TC， N+隐埋层方块电阻控制 在6—15Q/口，结深控制在2 . 0~3 . 0刚，形成N+隐埋层，注入工艺衬底温度为400 一700。C，注入能量为100~150kev，剂量为1015—1016cm2;
(2) 贴片将另一片没有做隐埋层的P型6—10 Q cm巳氧化硅片的抛光面和已经做 了W隐埋层的N型硅片隐埋层抛光面对应贴在一起进行氧化，温度为1180"1280'C，使 两个硅片粘接成为一体；
(3) 研磨、抛光和刻槽将步骤(2)中做了 N+隐埋层一侧的硅片研磨、抛光到需 要的厚度10"20Mm，再用氧化、光刻和反应离子刻蚀，刻出垂直槽到贴片间氧化层，槽 宽为2—5Wn;
(4) 二氧化硅、多晶硅生长利用化学气相沉积工艺在硅片的表面和槽内先后生长 二氧化硅、多晶硅，温度为550^75(TC;
(5) 抛光将硅片表面生长的二氧化硅、多晶硅抛掉，余下单晶层厚度在5—16Mm， 完成N型介质隔离硅片制作。
所述的N型介质隔离集成电路外延片的制备方法，其制备的步骤(1)还包括有形 成W隐埋层后，再进行局部硼高浓度2—8Xl(f/cm3离子注入，经高温退火，温度为25 一125(TC，方块电阻控制在8—20Q/口，结深控制在2 . 0~3 . OMm;形成P+隐埋层， 注入工艺衬底温度为400~-700°C，注入能量为100—150kev，剂量为1015—1016/cm2。
所述的P型介质隔离集成电路硅片的制备方法，其主要特点在于制备的步骤为
(1) P+隐埋层制备在P型0 . 5—8 . 0 Q cm单晶硅片抛光面进行硼P型高浓度2 —8 X 1019/cm3离子注入，P+隐埋层方块电阻控制在8—20 Q /□，结深控制在 2 . 0~3 . 0Mm，形成P+隐埋层，注入工艺衬底温度为400"700。C，注入能量 为100—150kev，剂量为1015—1016cm2;
(2) 贴片将另一片没有做隐埋层的N型6"10Qcm已氧化的硅片抛光面和已经
5做了 P+隐埋层的P型硅片隐埋层抛光面对应贴在一起进行氧化，温度为1180~ 1280°C，使两个硅片粘接成为一体；
(3) 研磨、抛光和刻槽将步骤(2)中做了隐埋层一侧的硅片研磨、抛光到需要的 厚度H20Pm，再用氧化、光刻和反应离子刻蚀刻出垂直槽到贴片间氧化层， 槽宽为2—5Mm;
(4) 二氧化硅、多晶硅生长利用化学气相沉积工艺在硅片的表面和槽内先后生长 二氧化硅、多晶硅，温度为550~-750'C;
(5)抛光将硅片表面生长的二氧化硅、多晶硅抛掉，余下单晶层厚度在5—16咖， 完成介质隔离P型硅片制作。
所述的N型介质隔离集成电路硅片的制备方法，制备的步骤还包括有在最后的抛光 步骤后是集成电路的器件制作。
所述的P型介质隔离集成电路硅片的制备方法，制备的步骤还包括有在最后的抛光 步骤后是集成电路的器件制作。
本方法是在原有介质隔离方法的基础上发展起来的。其设计思路是利用贴片、氧
化、光刻、离子注入、反应离子刻蚀等技术制作介质隔离硅单晶片。其中，这种硅片可 以用大圆片来制造。采用这种方法制造的硅片由于高温处理时间短，在过去介质隔离中 无法采用的技术，如隐埋层制作，这里完全可以实现，由于采用介质隔离，隔离性能明
显优于PN结隔离，有效克服了PN结隔离集成电路中的寄生效应，为制造高性能介质隔 离集成电路创造了条件。可满足我国航空航天等尖端技术对高性能集成电路的要求。除 了可以做双极型模拟和数字集成电路外，也为硅压力传感器制作奠定了坚实的基础。
本发明的有益效果是灵活应用这几种fe^，可以制作不同要求的,tti^。由于大大
縮短了高温时间，晶体结构更趨，工雄制更M，可制作高性倉扱特殊要求的电路。例
如，用本发明两片式工艺，适当提高单晶片电阻斜卩外延层电阻率，可以做出高(电源)电
压鹏，將一定功 出。这是用常规PN结隔离工烈隹以实现的。可顿于一^(^t汤
合。是一种很Wfr途的工艺駄。再如，用本发明两片式工艺，可将单片式PN结隔离电路中
的横向PNP劑鹏纵向PNP管，大大提高电路鹏縛。而且，用这种介质隔离集成^^硅单 晶片制^K电路，器件是做在原始单晶层上，其质量要比夕卜延层单晶质動子。所以^电 路的参数性能、耐高温性能和抗辐射性能都明显好于PN结隔离,电路，扩大了应用范围。
图l、为本发明的N型介质隔离硅片剖视示意图；图中1、 P型单晶硅；2、夹心二氧化硅层；3、 N+隐埋层；4、多晶硅；5、 二氧化 硅；6、 n型单晶硅。
图2、为本发明的N型介质隔离硅片的制作流程图
图3、为本发明的P型介质隔离硅片剖视示意图； 图中l、n型单晶硅；2、 二氧化硅夹心氧化层；3、P+隐埋层；4、多晶硅；5、二 氧化硅；6、 p型单晶硅。
图4、为本发明的P型介质隔离硅片的制作流程图。
具体实施例方式
以下结合附图所示之最佳实施例作进一步详述
实施例l，见图l， 一种N型介质隔离集成电路硅片，有P型衬底硅单晶片1，其上 设有夹心氧化层2，还有N型硅单晶层6，在硅单晶层6内设有隐埋层3;其硅单晶层6 由二氧化硅5、多晶硅4和夹心氧化层2分隔为互相绝缘的隔离方块。所述的N型硅单 晶层6的厚度为5—16Mm;所述的方块电阻N型为6"15Q/口。
应用例l:单片式集成电路，压力传感器或带集成电路的传感器的硅片。用本发明N 型介质隔离集成电路硅单晶片，可单独实现集成电路的器件制作。只是PNP管只能做成 横向管，之后的工艺与常规PN结隔离外延后的集成电路制造工艺相同。这种电路的隔 离性能要比PN结隔离电路好。
实施例2，见图2，所述的N型介质隔离集成电路硅片的制备方法，其制备的步骤为
(1) N+隐埋层制备在N型O . 5~6 . OQcm单晶硅片抛光面进行砷(N型)高浓度 8xl019—1(f/cm3离子注入，经高温退火，温度为25—1250。C， N+隐埋层方块电阻控制 在6—15Q/口，结深控制在2 . 0~3 . OMm，形成N+隐埋层，注入工艺衬底温度为400 —700°C，注入能量为100~150kev,剂量为1015—1016cm2;
(2) 贴片将另一片没有做隐埋层的P型6—10Qcm已氧化硅片的抛光面和己经做 了N+隐埋层的N型硅片隐埋层抛光面对应贴在一起进行氧化，温度为1180—128(TC，使 两个硅片粘接成为一体；
(3) 研磨、抛光和刻槽将步骤(2)中做了 N+隐埋层一侧的硅片研磨、抛光到需 要的厚度10~20Pm，再用氧化、光刻和反应离子刻蚀，刻出垂直槽到贴片间氧化层，槽 宽为2—5Mm;
(4) 二氧化硅、多晶硅生长利用化学气相沉积工艺在硅片的表面和槽内先后生长二氧化硅、多晶硅，温度为550~-75CTC;
(5) 抛光将硅片表面生长的二氧化硅、多晶硅抛掉，余下单晶层厚度在5—16刚， 完成N型介质隔离硅片制作。
(6) 抛光步骤后是集成电路的器件制作。
实施例3，见图2，所述的N型介质隔离集成电路硅片的制备方法，其制备的步骤为
所述的N型介质隔离集成电路外延片的制备方法，其制备的步骤(l)还包括有形
成N+隐埋层后，再进行局部硼高浓度2—8Xl(f/cm3离子注入，经高温退火，温度为25 —1250'C，方块电阻控制在8—20Q/口，结深控制在2 . 0~3 . OMm;形成P+隐埋层， 注入工艺衬底温度为400—700。C，注入能量为100~150kev，剂量为1015—1016/cm2。 其余步骤与实施例2相同。
实施例4，见图3， 4一种P型贴片式介质隔离集成电路硅单晶片，有N型衬底硅片 1，其上设有夹心氧化层2,还有P型硅单晶层6，在硅单晶层6内设有隐埋层3;其硅 单晶层6由二氧化硅5、多晶硅4、 二氧化硅2分隔为互相绝缘的隔离方块。所述的P 型硅单晶层6的厚度为5—16Mm。
应用例2:双片式集成电路，把集成电路中的纵向NPN晶体管全部做在本发明N型 介质隔离集成电路单晶硅片上，如图l。把单片式PN结隔离集成电路中的横向PNP晶体 管全部做在本发明P型介质隔离集成电路单晶硅片上，如图3。并全部做成纵向PNP晶 体管。芯片做完后把两种芯片同时粘到管基上，两个芯片间内压点用硅铝丝压焊连接， 两芯片要与外压点相连的内压点用硅铝丝与外压点压焊连接。这种方法的好处是PNP管 全部可以做成纵向PNP管，纵向PNP管电性能要比横向电路性能PNP管电性能要好许多， 又克服了寄生效应，加上隔离性能好，所以整体电路的电性能、耐高温性能、抗辐射性 能更好。适当提高本发明的N型单晶硅片和P型单晶硅片的电阻率，可以制造出有一定 电流输出的高压集成电路，用于一些特殊应用场合，扩大了应用范围。是一种很有前途 的技术。
实施例5，见图4，所述的P型介质隔离集成电路硅片的制备方法，其主要特点在于 制备的步骤为
(3) P+隐埋层制备在P型0 . 5^8 . OQcm单晶硅片抛光面进行硼P型高浓度2 —8X 1(f/cm3离子注入，P+隐埋层方块电阻控制在8—20Q/口，结深控制在 2 . 0~3 . OMm，形成P+隐埋层，注入工艺衬底温度为400"—700。C，注入能量 为100—150kev，剂量为1015—1016cm2;(4)贴片将另一片没有做隐埋层的N型6~10Qcm已氧化的硅片抛光面和已经 做了 P+隐埋层的P型硅片隐埋层抛光面对应贴在一起进行氧化，温度为1180 一1280。C,使两个硅片粘接成为一体；
(3) 研磨、抛光和刻槽将步骤(2)中做了隐埋层一侧的硅片研磨、抛光到需要的 厚度10"20Wn，再用氧化、光刻和反应离子刻蚀刻出垂直槽到贴片间氧化层， 槽宽为2—5Mm;
(4) 二氧化硅、多晶硅生长利用化学气相沉积工艺在硅片的表面和槽内先后生长
二氧化硅、多晶硅，温度为550"75(TC;
(5) 抛光将硅片表面生长的二氧化硅、多晶硅抛掉，余下单晶层厚度在5—16Mm， 完成介质隔离P型硅片制作。
(6) 抛光步骤后是集成电路的器件制作。
权利要求
1. 一种N型/P型介质隔离集成电路硅片，其特征在于有N型/P型衬底硅片(1)，其上设有夹心氧化层(2)，还有N型/P型硅单晶层(6)，在硅单晶层(6)内设有隐埋层(3)；其硅单晶层(6)由二氧化硅(5)、多晶硅(4)和夹心氧化层(2)分隔为互相绝缘的隔离方块。
2. 如权利要求1所述的N型/P型介质隔离集成电路硅片，其特征在于所述的N型/P型 硅单晶层(6)的厚度为5—16Wn;所述的方块的电阻N型为6—15Q/口， P型为8 一20Q/口。
3. 如权利要求1或2所述的N型介质隔离集成电路硅片的制备方法，其特征在于制备 的步骤为(1) N+隐埋层制备在N型O 5-"6 . OQcm单晶硅片抛光面进行砷(N型)高 浓度8xl(f—l()2。/cm3离子注入，经高温退火，温度为25—125(TC， N+隐埋层方块 电阻控制在6—15Q/口，结深控制在2 . 0~3 . OMm，形成N+隐埋层，注入工艺衬底 温度为400—700°C，注入能量为100~150kev，剂量为1015—1016cm2;(2) 贴片将另一片没有做隐埋层的P型6—10 Q cm已氧化硅片的抛光面和已 经做了 N+隐埋层的N型硅片隐埋层抛光面对应贴在一起进行氧化，温度为U80~ 128CTC,使两个硅片粘接成为一体；(3) 研磨、抛光和刻槽将步骤(2)中做了 N+隐埋层一侧的硅片研磨、抛光 到需要的厚度10"20Mm，再用氧化、光刻和反应离子刻蚀，刻出垂直槽到贴片间氧 化层，槽宽为2—5Mm;(4) 二氧化硅、多晶硅生长利用化学气相沉积工艺在硅片的表面和槽内先后 生长二氧化硅、多晶硅，温度为550"750。C;(5) 抛光将硅片表面生长的二氧化硅、多晶硅抛掉，余下单晶层厚度在5— 16Mm，完成N型介质隔离硅片制作。
4. 如权利要求3所述的N型介质隔离集成电路外延片的制备方法，其特征在于制备的步 骤(1)还包括有形成鄉急埋层后，再进行局部硼高浓度2—8Xl(T/cm3离子注入， 经高温退火，温度为25—1250°C，方块电阻控制在8—20Q/口，结深控制在2 . 0~ 3 . Own;形成P+隐埋层，注入工艺衬底温度为400—700°C，注入能量为100~150kev，齐懂为1015—1016/cm2。
5. 如权利要求1或2所述的P型介质隔离集成电路硅片的制备方法，其特征在于制备的 步骤为(1) P+隐埋层制备在P型0 . 5_8 . 0 Q cm单晶硅片抛光面进行硼P型高浓度2 一8Xl(f/cm3离子注入，P+隐埋层方块电阻控制在8—20Q/口，结深控制在 2.0~-3.0Mm，形成P+隐埋层，注入工艺衬底温度为400~-700°C，注入能量 为100~150kev，剂量为1015—1016cm2;(2) 贴片将另一片没有做隐埋层的N型6—10Qcm已氧化的硅片抛光面和已经 做了 P+隐埋层的P型硅片隐埋层抛光面对应贴在一起进行氧化，温度为1180 一1280。C，使两个硅片粘接成为一体；(3) 研磨、抛光和刻槽将步骤(2)中做了隐埋层一侧的硅片研磨、抛光到需要的 厚度10—20刚，再用氧化、光刻和反应离子刻蚀刻出垂直槽到贴片间氧化层， 槽宽为2—5Mra;(4) 二氧化硅、多晶硅生长利用化学气相沉积工艺在硅片的表面和槽内先后生长 二氧化硅、多晶硅，温度为550"750'C;(5)抛光将硅片表面生长的二氧化硅、多晶硅抛掉，余下单晶层厚度在5—16Mm， 完成介质隔离P型硅片制作。
6. 如权利要求3或4所述的N型介质隔离集成电路硅片的制备方法，其特征在于制备的步骤还包括有在最后的抛光步骤后是集成电路的器件制作。
7. 如权利要求5所述的P型介质隔离集成电路硅片的制备方法，其特征在于制备的步骤还包括有在最后的抛光步骤后是集成电路的器件制作。
全文摘要
本发明主要涉及介质隔离硅片的制备方法。一种N型/P型介质隔离集成电路硅片，其主要特点在于有N型/P型衬底硅片(1)，其上设有夹心氧化层(2)，还有N型/P型硅单晶层(6)，在硅单晶层(6)内设有隐埋层(3)；其硅单晶层(6)由二氧化硅(5)、多晶硅(4)和夹心氧化层(2)分隔为互相绝缘的隔离方块。本发明还公开了N型/P型介质隔离集成电路硅片的制备方法，包括有隐埋层制备，贴片，研磨、抛光和刻槽，二氧化硅、多晶硅生长，抛光。由于在制备中大大缩短了高温时间，晶体结构更完整，工艺控制更准确，可制作高性能及特殊要求的电路。适当提高单晶片电阻率，可以做出高(电源)电压电路，并有一定功率输出。
文档编号H01L27/12GK101465357SQ20081023203
公开日2009年6月24日 申请日期2008年10月13日 优先权日2008年10月13日
发明者周鸣新 申请人:天水华天微电子股份有限公司