专利名称：形成钝化层窗口工艺中引入电荷的测试方法
形成钝化层窗口工艺中引入电荷的测试方法
技术领域：
本发明涉及集成电路制造领域，尤其涉及形成钝化层窗口工艺中引入电荷的测试方法。
背景技术：
在集成电路制造领域， 一些工艺手段很容易在晶体管的表面引入电荷。例如工艺 线上经常采用等离子体作为辅助手段进行工艺加工，例如可以将等离子应用于腐蚀、沉积， 灰化(ashing)等工艺中，相应地形成等离子体刻蚀、等离子体辅助气相沉积以及等离子体 灰化工艺等。上述采用等离子辅助的手段进行加工的工艺过程中，由于等离子是一种电离 状态的物质，因此在经过芯片表面的过程中会在芯片上引入电荷。 平面工艺引入电荷容易导致芯片表面的晶体管以及其他结构带有额外的静电荷。 这些引入的电荷有可能会破坏晶体管的电学性能。尤其是栅极的金属层如果带有额外的静 电荷，就会影响晶体管栅极下方导电沟道的工作状态，从而导致漏电流增大和阈值电压漂 移，影响晶体管的正常工作。 对于芯片的顶层金属(TM:Top Metal)形成金属引线之后，需要在顶层金属层的 表面形成覆盖芯片表面的钝化层以保护芯片的表面，并在钝化层与顶层金属层相对应的位 置通过刻蚀的方法形成窗口，以露出顶层金属层的表面用于焊接金属引线。在上述的工艺 过程中，由于需要采用等离子刻蚀工艺形成钝化层窗口，并且要采用等离子体灰化工艺去 光刻胶，因此会通过裸露的顶层金属层在芯片中引入电荷，从而影响晶体管的正常工作。
发明内容
本发明所要解决的技术问题是，提供一种形成钝化层窗口工艺中引入电荷的测试 方法。 为了解决上述问题，本发明提供了一种形成钝化层窗口工艺中引入电荷的测试方 法，包括如下步骤提供半导体衬底，所述半导体衬底表面布置有多个相同的晶体管，所述 多个相同的晶体管被金属与介电层的叠层所覆盖；于所述金属与介电层的叠层中形成多个 电荷收集装置，所述电荷收集装置由导电材料构成，每一个所述电荷收集装置电学连接至 不同的晶体管的栅极；于金属与介电层的叠层表面形成钝化层，所述钝化层由绝缘材料构 成，且覆盖所述多个电荷收集装置；于钝化层中形成钝化层窗口 ，所述钝化层窗口形成于电 荷收集装置的上方，以暴露出部分所述电荷收集装置，此步骤中保留至少一个电荷收集装 置的表面无钝化层窗口 ；测试所述半导体衬底表面的晶体管的电学特性；比较晶体管之间 电学特性测试结果的差别，以评价形成钝化层窗口工艺中引入电荷对晶体管电学特性的影 响。 作为可选的技术方案，所述电荷收集装置形成于金属与介电层的叠层中的顶层金 属层中。 作为可选的技术方案，于所述金属与介电层的叠层中形成三个以上的电荷收集装
3置。 作为可选的技术方案，于电荷收集装置的上方形成两个以上的钝化层窗口，且所 述钝化层窗口具有不同的窗口面积。 作为可选的技术方案，进一步包括在制作电荷收集装置的步骤中，制作与电荷收 集装置相配合的焊盘以及与源极和漏极相配合的焊盘，所述与电荷收集装置相配合的焊盘 与衬底电学连接；在制作钝化层窗口的步骤中，于焊盘上方亦形成钝化层窗口，以露出焊 盘；在测试晶体管电学特性之前，将电荷收集装置与对应的焊盘以及栅极通过制作金属跳 线的方式电学连接；在测试晶体管电学特性之前，将电极连接在晶体管上，包括将欲电学连 接至栅极的电极通过焊盘连接在晶体管的栅极上。 作为可选的技术方案，所述与电荷收集装置相配合的焊盘与衬底之间采用二极管 进行电学连接。 作为可选的技术方案，所述焊盘由导电材料构成。 作为可选的技术方案，所述构成电荷收集装置和焊盘的导电材料为金属。 作为可选的技术方案，所述构成钝化层的绝缘材料选自与由氧化硅、氮化硅以及
氮氧化硅所组成的群组中。 作为可选的技术方案，所述形成钝化层窗口的工艺中包括等离子刻蚀和等离子体 灰化去胶中的一种或两种。 本发明的优点在于，通过制作电荷收集装置，并在部分的电荷收集装置的表面形 成钝化层窗口，以测试形成钝化层窗口工艺中引入的电荷对晶体管电学性质的影响。
本发明进一步的优点在于，通过制作多个电荷收集装置，并在其表面形成不同尺 寸的钝化层窗口，以测试由不同尺寸的钝化层窗口所引入的电荷对晶体管电学性质的影响 的差别。
附图l所示为本发明提供的形成钝化层窗口工艺中引入电荷的测试方法的具体 实施方式的实施步骤流程图； 附图2至附图6所示为本发明提供的形成钝化层窗口工艺中引入电荷的测试方法 的具体实施方式
的工艺示意图。
具体实施方式
下面结合附图对本发明提供的形成钝化层窗口工艺中引入电荷的测试方法的具 体实施方式做详细说明。 附图1所示为本具体实施方式
的实施步骤流程图，附图2至附图6所示为本具体 实施方式的工艺示意图。如附图1所示，本具体实施方式
包括步骤S100，提供半导体衬底， 所述半导体衬底表面布置有多个相同的晶体管，所述多个相同的晶体管被金属与介电层的 叠层所覆盖；步骤S110，于所述金属与介电层的叠层中形成多个电荷收集装置，所述电荷 收集装置由导电材料构成，每一个所述电荷收集装置电学连接至不同的晶体管的栅极，并 同时制作与电荷收集装置相配合的焊盘以及与源极和漏极相配合的焊盘，所述与电荷收集 装置相配合的焊盘与衬底电学连接；步骤S120，于金属与介电层的叠层表面形成钝化层，所述钝化层由绝缘材料构成，且覆盖所述多个电荷收集装置；步骤S130，于钝化层中形成 钝化层窗口，所述钝化层窗口形成于电荷收集装置的上方，以暴露出部分所述电荷收集装 置，此步骤中保留至少一个电荷收集装置的表面无钝化层窗口 ；步骤S140，将电荷收集装 置与对应的焊盘以及栅极通过制作金属跳线的方式电学连接；步骤S150，将电极连接在晶 体管上；步骤S160，测试所述半导体衬底表面的晶体管的电学特性；步骤S170，比较晶体管 之间电学特性测试结果的差别，以评价形成钝化层窗口工艺中引入电荷对晶体管电学特性 的影响。 附图2至附图6所示为本具体实施方式
的工艺示意图。 附图2所示，参考步骤S100，提供半导体衬底IOO，所述半导体衬底100表面布置 有多个相同的晶体管，包括第一晶体管110、第二晶体管120以及第三晶体管130，所述多个 相同的晶体管被金属与介电层的叠层所覆盖。为了清楚的表示出晶体管的形貌，因此所述 金属与介电层的叠层并未图示。如附图2为本具体实施方式
中所述的半导体衬底100的俯 视图。本具体实施方式
中，所述半导体衬底IOO表面包括第一晶体管110、第二晶体管120 以及第三晶体管130，上述晶体管相应的具有栅极111U21以及131，栅极的两侧为源极和 漏极。 所述金属与介电层的叠层是指由"金属层-介电层"交叠构成的多层复合结构，用 于形成集成电路中各个器件之间的金属互联结构。 附图3所示，参考步骤SllO，于所述金属与介电层的叠层中形成多个电荷收集装 置112U22和132，所述电荷收集装置H2、122和132由导电材料构成，每一个所述电荷收 集装置电学连接至不同的晶体管的栅极111U21或131，并同时制作与电荷收集装置112、 122和132相配合的第一焊盘113U23和133以及与源极和漏极相配合的焊盘第二焊盘 114、115、124、125、134以及135，所述与电荷收集装置相配合的焊盘与半导体衬底100电学 连接。 本具体实施方式
中，于半导体衬底100表面形成三个电荷收集装置112U22和 132、与上述电荷收集装置相配合的第一焊盘H3、123和133，以及与源极和漏极相配合的 第二焊盘114、115、124、125、134以及135。所述第一焊盘H3、123和133通过二极管1131、 1231和1331与衬底电学连接。所述焊盘与衬底电学连接的意义在于，后续形成钝化层窗口 的工艺中也会在焊盘中引入电荷，这些电荷将被导入衬底从而释放出去，不会对晶体管的 栅极造成影响，从而保证在形成钝化层窗口的工艺中，只有电荷收集装置获得的电荷能够 对晶体管的栅极造成影响，从而保证测试的可靠性。 所述电荷收集装置H2、122和132形成于金属与介电层的叠层中的顶层金属层 (Top Metal Layer)中。 所述焊盘113、123和133由导电材料构成，所述构成电荷收集装置112、 122和132 和焊盘113、 123和133的导电材料为金属。 上述步骤中，制作与电荷收集装置相配合的焊盘为可选技术方案。所述焊盘113、 123和133用于在测试步骤中实现测试电极与晶体管的栅极之间的电学连接，从而将测试 信号施加于晶体管的栅极。在其他的方案中，也可以将栅极同芯片上预先设置的用于电学 连接至外接电极的其他结构相连接，以实现施加测试信号的目的。 附图4所示，参考步骤S120，于金属与介电层的叠层表面形成钝化层140，所述钝化层140由绝缘材料构成，且覆盖所述多个电荷收集装置H2、122和132。
于本具体实施方式
中，所述钝化层140采用化学气相沉积方法制备，因此所述钝 化层140不仅覆盖了覆盖电荷收集装置112、 122和132，也同时将晶体管110、 120以及130 的其他部分也覆盖，包括覆盖了第一焊盘H3、123和133。 附图5所示，参考步骤S130 ，于钝化层140中形成钝化层窗口 ，所述钝化层窗口形 成于电荷收集装置的上方，以暴露出所述电荷收集装置112和122以及第一焊盘113U23 和133，此步骤中保留至少一个电学收集装置132的表面无钝化层窗口。通常所述形成钝化 层窗口的工艺中包括等离子刻蚀以及等离子体灰化去胶中的一种或两种，上述工艺由于采 用等离子体，因此很容易在衬底中引入电荷。 所述钝化层窗口包括形成于电荷收集装置112和122上方的第一钝化层窗口 141 和142，还包括形成与焊盘H3、123和133上方的第二钝化层窗口 144、 145和146，金属跳 线的位置两端制作第三钝化层窗口 151、152、153、154、155和156，以及在与晶体管110、120 和130的源极和漏极对应的焊盘上方形成的第四钝化层窗口 161、 162、 163、 164、 165和166。
两个第一钝化层窗口 141U42的窗口彼此的面积不相等，钝化层窗口 141的面积 大于钝化层窗口 142。 上述的形成钝化层窗口的工艺步骤会通过第一钝化层窗口 141、142在露出的电 荷收集装置112和122中产生电荷，从而影响到晶体管110和120的电学特性。并且由于 钝化层窗口 141的面积大于钝化层窗口 142，因此电荷收集装置112和122所受到的影响不 同，后续可以通过对晶体管电学性质的测试，判断窗口面积对电学性质的影响。而第一焊盘 113、123和133的上方虽然也形成了第二钝化层窗口 144、 145以及146，但是由于第一焊盘 113、123和133具有晶体管H31、1231和1331与衬底电学连接，因此焊盘上的电荷可以直 接通过衬底释放，不会对晶体管110U20以及130产生影响。 为了在后续步骤中制作金属跳线，本步骤中还在需要制作金属跳线的位置两端制 作第三钝化层窗口 151、152、153、154、155以及156，以便于在后续步骤中为金属跳线与下 层的栅极以及焊盘形成电学连接。 本步骤中还在与晶体管H0、120和130的源极和漏极对应的第二焊盘114、 115、 124、 125、 134以及135的表面形成的第四钝化层窗口 161 166，从而露出源极和漏极，以 在后续步骤中可以实现源极和漏极与测试电极的电学连接。 本具体实施方式
采用的是三个晶体管100U10与120，并对应制作了三个电荷收 集装置112、 122和132，并于后续工艺中在于电荷收集装置112、 122和132对应的位置形成 两个钝化层窗口。如果仅为了达到测试形成钝化层窗口工艺中引入电荷对晶体管电学性能 影响的目的，则制作两个晶体管以及两个电荷收集装置，并形成一个钝化层窗口即可。制作 三个晶体管以及三个电荷收集装置，并形成两个钝化层窗口 ，可以进一步比较对于相同的 晶体管，不同的钝化层窗口尺寸对晶体管电学性质的影响。显而易见的，为了更进一步的考 察不同钝化层窗口尺寸对晶体管电学性质的影响，还可以制作更多的晶体管，形成更多的 不同尺寸的钝化层窗口，以获得更加精确的结果。 附图6，参考步骤S140，将电荷收集装置H2、122和132与对应的第一焊盘113、 123和133以及栅极111、 121和131通过制作金属跳线171、172和173的方式电学连接。
由于在步骤S130中在需要制作金属跳线的位置两端制作钝化层窗口 151 156，
6因此金属跳线161U62和163可通过所述窗口与下层的栅极以及焊盘形成电学连接，从而 实现电荷收集装置112U22和132与对应的第一焊盘113、123和133之间的电学连接。
步骤S150，将测试电极连接在晶体管上。 测试可以采用探针台进行测试，将探针台的欲连接在晶体管栅极上的探针压在焊 盘113U23和133上，从而使测试信号通过探针施加在晶体管的栅极上。晶体管的源极和 漏极的表面各自具有第四钝化层窗口 161 166，测试探针可以通过所述钝化层窗口与源 极和漏极形成电学连接。 测试也可以采用引线封装的方法进行，将晶体管的各个引脚通过引线的方式电学 连接至引线框架对应的管脚上，然后进行封装与测试。 步骤S160，测试所述半导体衬底表面的晶体管100U10与120的电学特性。
在晶体管的源极、漏极以及栅极均与测试电极相连接之后，既可以对晶体管的电 学特性进行测试。所述测试晶体管的电学特性包括测试晶体管H0、120和130的漏电流和 阈值电压漂移的情况，还包括测试输出特性曲线、亚阈值斜率等其他的晶体管的常用电学 指标。 步骤S170，比较晶体管IOOUIO与120之间电学特性测试结果的差别，以评价形成 钝化层窗口工艺中引入电荷对晶体管电学特性的影响。 由于钝化层窗口工艺中引入的电荷对晶体管的栅极介电层造成损伤，从而会导致 晶体管的漏电流升高和阈值电压漂移。采用上述具体实施方式
中所采用的方法对钝化层窗 口工艺所引入的电荷对晶体管电学性质的影响进行测试。晶体管110的电荷收集装置112 的表面具有钝化层窗口 141，而晶体管130的电荷收集装置132的表面没有形成钝化层窗 口，因此通过比较第一晶体管IIO和第三晶体管130的测试结果，可以考察形成钝化层窗口 工艺对晶体管电学性能的影响。 由于第一晶体管110与第二晶体管120具有相同的尺寸的电荷收集装置112与 122，但是两者的表面钝化层窗口 141与142的尺寸并不相同，因此通过比较晶体管110和 120，可以进一步考察出形成不同尺寸的钝化层窗口的工艺对晶体管电学性能影响的差别。 上述技术方案是为了实现形成不同的尺寸的钝化层窗口工艺对晶体管性能影响的差别这 一进一步的技术效果而实施的可选技术方案。 本具体实施方式
采用的是三个晶体管100U10与120，并且对应制作了三个电荷 收集装置H2、122和132。后续工艺中继续在与电荷收集装置112和122对应的位置形成 了两个钝化层窗口 141与142。如果仅为了达到测试形成钝化层窗口工艺中引入电荷对晶 体管电学性能影响的目的，制作两个晶体管，并形成一个钝化层窗口即可。制作三个晶体 管，并形成两个钝化层窗口，可以进一步比较对于相同的晶体管，不同的钝化层窗口尺寸对 晶体管电学性质的影响。显而易见的，为了更进一步的考察不同钝化层窗口尺寸对晶体管 电学性质的影响，还可以制作更多的晶体管，形成更多的不同尺寸的钝化层窗口，以获得更 加精确的结果。 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人 员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为 本发明的保护范围。
权利要求
一种形成钝化层窗口工艺中引入电荷的测试方法，其特征在于，包括如下步骤提供半导体衬底，所述半导体衬底表面布置有多个相同的晶体管，所述多个相同的晶体管被金属与介电层的叠层所覆盖；于所述金属与介电层的叠层中形成多个电荷收集装置，所述电荷收集装置由导电材料构成，每一个所述电荷收集装置电学连接至不同的晶体管的栅极；于金属与介电层的叠层表面形成钝化层，所述钝化层由绝缘材料构成，且覆盖所述多个电荷收集装置；于钝化层中形成钝化层窗口，所述钝化层窗口形成于电荷收集装置的上方，以暴露出部分所述电荷收集装置，此步骤中保留至少一个电荷收集装置的表面无钝化层窗口；测试所述半导体衬底表面的晶体管的电学特性；比较晶体管之间电学特性测试结果的差别，以评价形成钝化层窗口工艺中引入电荷对晶体管电学特性的影响。
2. 根据权利要求1所述的形成钝化层窗口工艺中引入电荷的测试方法，其特征在于， 所述电荷收集装置形成于金属与介电层的叠层中的顶层金属层中。
3. 根据权利要求1所述的形成钝化层窗口工艺中引入电荷的测试方法，其特征在于， 于所述金属与介电层的叠层中形成三个以上的电荷收集装置。
4. 根据权利要求3所述的形成钝化层窗口工艺中引入电荷的测试方法，其特征在于， 于电荷收集装置的上方形成两个以上的钝化层窗口，且所述钝化层窗口具有不同的窗口面 积。
5. 根据权利要求1至4任一项所述的形成钝化层窗口工艺中引入电荷的测试方法，其 特征在于，进一步包括在制作电荷收集装置的步骤中，制作与电荷收集装置相配合的焊盘以及与源极和漏极相配合的焊盘，所述与电荷收集装置相配合的焊盘与衬底电学连接；在制作钝化层窗口的步骤中，于焊盘上方亦形成钝化层窗口 ，以露出焊盘； 在测试晶体管电学特性之前，将电荷收集装置与对应的焊盘以及栅极通过制作金属跳线的方式电学连接；在测试晶体管电学特性之前，将电极连接在晶体管上，包括将欲电学连接至栅极的电 极通过焊盘连接在晶体管的栅极上。
6. 根据权利要求5所述的形成钝化层窗口工艺中引入电荷的测试方法，其特征在于， 所述与电荷收集装置相配合的焊盘与衬底之间采用二极管进行电学连接。
7. 根据权利要求5所述的形成钝化层窗口工艺中引入电荷的测试方法，其特征在于， 所述焊盘由导电材料构成。
8. 根据权利要求7所述的形成钝化层窗口工艺中引入电荷的测试方法，其特征在于， 所述构成电荷收集装置和焊盘的导电材料为金属。
9. 根据权利要求1至4任一项所述的形成钝化层窗口工艺中引入电荷的测试方法，其 特征在于，所述构成钝化层的绝缘材料选自与由氧化硅、氮化硅以及氮氧化硅所组成的群 组中。
10. 根据权利要求1所述的形成钝化层窗口工艺中引入电荷的测试方法，其特征在于， 所述形成钝化层窗口的工艺中包括等离子刻蚀和等离子体灰化去胶中的一种或两种。
全文摘要
一种形成钝化层窗口工艺中引入电荷的测试方法，包括如下步骤提供表面具有多个相同的晶体管的半导体衬底，所述多个相同的晶体管被金属与介电层的叠层所覆盖；于所述金属与介电层的叠层中形成多个电荷收集装置；于金属与介电层的叠层表面形成钝化层；于钝化层中形成钝化层窗口；测试所述半导体衬底表面的晶体管的电学特性；比较晶体管之间电学特性测试结果的差别，以评价形成钝化层窗口工艺中引入电荷对晶体管电学特性的影响。本发明的优点在于，通过制作电荷收集装置，并在部分的电荷收集装置的表面形成钝化层窗口，以测试形成钝化层窗口工艺中引入的电荷对晶体管电学性质的影响。
文档编号H01L21/66GK101770964SQ20081020483
公开日2010年7月7日 申请日期2008年12月30日 优先权日2008年12月30日
发明者倪春, 阮玮玮 申请人:中芯国际集成电路制造(上海)有限公司