存储装置、存储器和处理该存储器的方法

专利名称：：存储装置、存储器和处理该存储器的方法
技术领域：
：本发明一股涉及集鹏麟置、集鹏储芯片和串随集鹏储装置的方法，并且，特别涉及，用于UCP(UniformChannelProgram,统一沟道编程)快闪存储装置的新型结构。10
背景技术：
：目前，集，储装置设计、存储芯片设计和集旨储器电路设计不断发展为更高存储密度和更高读写速度，同时保持存储装置和存储芯片的旨嬉消耗在合理的水平。尽管该领域的创新已经在用于制造这种存储芯片的各个半导体技术领fe观i5得更鄉展，但是很少涉及已知标准存^a的基本结构。以下，出于简明的考虑，将集，储装置和集#储芯片简称为存储装置和存储芯片。UCP快闪存储装置典型地使用富雷一诺特海姆式隧穿(Fowler-Nordhdmtunneling)以在浮栅(floatinggate)，行读写操作。在UCP快闪存储装置的20通常的基本结构的情况下，存储的数字信息MUCP快闪存储装置的浮栅上的电荷存储来保存。典型地，这样的存储装置的浮栅经由存储装置的(传统的、连接的)选择栅极分配给字线WL。设置字线WL(也就是相应的集鹏麟置的选娜极)的水平为低，使得25这些存储装置取消用于读写操作的选择。如果，在当存储錢被选择时，该选择的存储縫(其浮栅被fW高水平的存储电荷所占据)被读出的情况下，静态读电流通过其漏极端子和其源极端子之间形成的沟道流动。然而，选择的存储装置读出后，其浮栅由表现为低水平的存储电荷占据，30沟道没有充分地形成在其漏极端子和其源极端子之间，并且因此在所述端子之间没有或只有少态读电流流动。在现有技术中，配置在多个相应于位线的存储装置列中的一组存储装置中的选择的存储装置的读出受到连接*存储装置列(分别平行于*存储装置列的两个分离的相应位线)中存1，置的源极端子和漏极端子的影响。5a3i^ffl接触-连接，两个位线可以被设置到预定的电压。与其中连接到不同存，置列的存储装置的源极端子(也就是源极线)的位线可以被设置为公共电压的其它存,置原理相对照，在标准ucp快闪存储装置原理的情况下这是不可能的。因此，作为结果的静态读电流流动在连接到iia字线在存储装置列中选择io的存^t^置的两个相应的位线上。该出现的静态读电流的大小表示存储装置列中选择的存f^fi的存储器占有率的逻辑水平。此外，从以上可以明显地看到，两个位线(用于漏极和源极端子)对于相应于现有技术的存《線置是必需的，以读出现有技术UCP快闪存储装置的存储器占用率。15因此，根据现有技术的存储装置在其最小维数方面沿字线的方向受限于两倍的所用半导体工艺的导体间距要求(例如，Infineon的C9FLR2-UCP、C120FL和Cl1FL/A技术)。例如在1TUCP快闪存储装置的情况下，存储装置间距(pitch)被限制为織2和金属3的最小间距的两倍。作为结果，目前由导体间S树位线间距的限制导致1Tucp存麟置的相对大尺寸的剤ii^a区域。20在不同配线平面上对位^ia行布线无助于克服间距限制，因此，在理论上，用于连接不同配线平面的互连和接触孔(通路)之间的间隔要求一般与两个互^t间的间隔要求大小相同。相应地，取代用于位线的一个在另一个上的金属层的方法并不适于斷氐装置的大小。其原因之一是用于堆叠通路的设计规则证明它们需要比一个接近另25—个的用于金属层的设计规则窄得多的容限。由于这种情况下预期的相关产量较低，因此成功地节省空间是相当不可能的。平行于位线，存储装置间隔维度典型地已经以对应于现有技术的最小方式来配置。因此，目前UCP存储器的原理特另诉,积极的(aggressive)互连设计30规则，以令存储单元尺寸尽可肖哋小。另外，如果实现了要求的接触-连接以施加必需的电压到两个位线，则存储单元的设计方面的关键情况将增加。相应地，标准UCP存储装置与其它装置原理相比较仍存在竞争劣势，特别是在大型和超大型存储器的情况下。因为这些或其它原因，需要本发明。
发明内容提供一种集^储装置，其至少包括漏极端子，源极端子，浮栅，选择栅极端子和控库l娜极端子，其中漏极端子和源极端子之间的导电性肖諷通过控制栅极端子3te控制。io根据本发明的进一步实施例，提供一种集成UCP快闪存储装置，其包括漏极端子区，源极端子区，相应于第一栅极的浮栅昏即浮栅，相应于第二栅极的选娜胁即选择栅极，相应于第三栅极的控制栅膝即控制栅极，其以自对准方式被限定在至少浮栅层和源极端子区之间。本发明的进一步实施例涉及集成存储装置，其包括漏极端子区和源极端子15区，配置在漏极端子区和源极端子区之间的沟道区，配置在沟道区上的隧道氧化物层，配置在隧道氧化物层的第一部分上的浮栅层，配置在浮栅层上的第一绝缘层，配置在第一绝缘层上的选择栅极层，配置在选择栅极层上的第二绝缘层，相应于控制栅极并至少配置在隧道氧化物层的第二部分上的控制栅极层；和被配置以{，帝舰极层与浮栅层和选#极层隔离的侧壁隔离。20根据本发明的进一步实施例，提供一种集成存储芯片，其包括至少一个根据，皿的实施例的集^^it^置。本发明的进一步实施例涉及一种用于制造集成存储装置的方法，该方法包括至少形成漏极端子区，源极端子区，浮栅层，选择栅极层和控第l湖极层，其中控带湖极层至少部分地形成在配置于漏极端子区和源极端子区之间的隧道氧25化物层上。根据本发明的进一步实施例，提供一种用于制造集，储装置的方法，该方法包括形成漏极端子区和源极端子区，在漏极端子区和源极端子区之间形成隧道氧化物层，在隧道氧化物层的第一部分上形成浮栅层，在浮栅层上形成第一绝缘层，在第一绝缘层上形皿PII极层，員极层上形成第二绝缘层，30形成至少相邻于面向所述源极端子区的所述浮栅层、所述第一绝缘层、所皿择栅f蹈和所述第二绝缘层的边缘的侧壁隔离，至少在隧道氧化物层的第二部分上形成控帝卿极层。本发明的进一步特征和优点将通过以下的本发明的详细描述及参考附图而变麟晰。所包括的附图提供了对本发明的进一步理解并且合并、构成为说明书的一部分。附解了本发明的实施例并且连同文字说明解释了本发明的原理。本发明的其它实施例和许多优点将被容易认识到，因为通过参考以下的详细说明10它们将变得更好理解。图1示出根据本发明的实施例的集成存储装置的层堆叠的示意性示例性截面。图2示出根据实施例的集鹏鹏置的示意性布局顶视图，其配置在共用公共源极的两个存储装置的两个存储装置列中。1具体实施例方式在以下具体实施方式中，将参考附图，其在此形成为具体实施方式的一部分，并且其中通过实施本发明的示例性的具体实施例示出。应当理解也可以利用其它的实施例并且在不脱离本发明的范围的情况下可以进行结构或其它改20变。因此以下的详细说明并不作为限制，并且本发明的范围由所附权利要求限定。图1示出根据本发明的实施例的集，储装置12的层堆叠的示意性示例性截面。根据本发明的实施例，集^储装置12配置在单独的半导体芯片上。25在可选的实施例中(未图示)，存储装置也可连同其它集成电路(例如，微控制器、微处理器或任何常规电路)一起配置在单个芯片上。根据图1的实施例的集成存储装置12包括形成在半导体本体中的漏极端子区1和源极端子区2。配置在漏极端子区1和源极端子区2之间的半导体区可用作在漏极端子区1禾Q源极端子区2之间传导电荷载流子的沟道区3。进一步，在30根据图1的实施例的集鹏储錢12中，隧道氧化物层4隨在沟道区3上，并且稍微^S于漏极端子区1的右端禾口源极端子区2的左端。在图1中，通过源极端子区2的虚垂直线表示对称舶，与存储装置12排齐的另一存储装置可落入该对称轴的右侧。该另一存储装置(然而未图示在图1中)可包括存fH^S12的辦称结构，也就是鄉极端子区配置淑目邻于存储5装置12的源极端子区2。此外，所述另一存,置可以与集，储装置12的源极端子区2共用极端子区，作为相应于公共源极的公共源极端子区。在这种情况下，隧道氧化物层4可以与两个存储装置的整个公共源极端子区2重叠。进一步参考图1中的集皿,置12的实施例，包括导电材料的浮栅层5配置在相邻于漏极端子区1的M氧化物层4的第一、^部分上。浮栅层5io可包括多晶硅作为导电材料。可，浮栅层5可包皿如铝、铜的金属或其它育嫩沉积在集成半导体结构上的金属。关于图l中的实施例，浮栅层5配置在隧道氧化物层4上以覆盖相邻于漏极端子区1的沟道区3的第一、ltt部分。在根据图1的实施例的集自1，置12中，为了在隧道氧化物层4和第一绝缘层6之间隔离浮栅层5，第一绝缘层6配置在浮栅层5上。第一绝缘层615可包^fl化硅、氮化硅或典型地使用在集成半导体装置制it31程中的任何其它绝缘材料c仍然关于图1中的集成存^l^置12的实施例，导电的选极层7配置在第一绝缘层6上。类似于浮栅层5，选极层7可包括多晶硅。可选地，选择栅极层7可包括诸如铝、铜的金属或能够沉积在集成半导体结构上的其它金属。20在图1中的集成存储装置12的实施例中的选娜极层7之上，配置第二绝缘层8。第二纟，层8可包,化硅、氮化硅或典型地^^在集成半导体装置制i^lf呈中以隔离导电层的任何其它绝缘材料。第二绝缘层8可使用硬掩模(HM)图案〗七来被图案化。在图1中的集成存储装置12的实施例中，侧壁隔离9配置为相邻于面向源25极端子区2的层堆叠的侧，所述层堆叠包括浮栅层5、第一绝缘层6、选择栅极层7和第二绝缘层8。进一步参考图1中的集，储装置12的实施例，包括导电材料的(第三)控库i湖极层100SS在相邻于源极端子区2的沟道区3的第二较小部分上方的隧道氧化物层4上。然而，在集赫储装置的可选实施例中，分别由浮栅层530和控审湖极10间接覆盖的沟道区3的第一和第二部分的比率可被不同择。在图1中的集，f^置12的实施例中，面向漏极端子区1的控制栅极层10的边缘与面向源极端子区2的层堆叠的顶部，相重叠，鶴重叠包括侧壁隔离9、第二绝缘层8、选择栅极层7、第一绝缘层6和浮栅层5。该重叠使得控制栅极层10覆盖第二绝缘层8的顶部的约三分之二然而，在集^^储装置5的可选实施例中，由控库娜极层10覆盖的第二绝缘层8的顶部的比率可被不同鹏择。微一步的可选实施例中，面向漏极端子区1的控制栅极层10的边缘可基本上与面向源极端子区2的侧壁隔离9的侧对准。在图1中的集成存储装置12的实施例中，类似于浮栅层5和选择栅极层7,io控库娜极层10可包括多晶硅。可选地，控审湖极层10可包,如铝、铜的金属或肖^沉积在集成半导体结构上的其它金属。进一步参考图1中的集成存储装置12的实施例，隧道氧化物层4与漏极1和源极端子2的区域的厚度相比是相对薄的层，其允许电子从沟道区3富雷一^f寺海姆式隧穿到浮栅层5上。15在图1中的集成剤i^置12的实施例中，第一绝缘层6与漏极1和源极端子2的区域的厚度相比是相对薄的层，以使选#极层7和浮栅层5之间的相对强的电编程场不会削弱太多，该电编程场是电子从沟道区3富雷一诺特海姆式隧穿到浮栅层5上所需的。仍然关于图1中的集成存储装置12的实施例，第二绝缘层8与隧道氧化物20层4的厚度相比是相对厚的层，以便可以避，M极层7和控制栅极层10之间的耦合，特别是在这些层和存储装置12的相应端子之间的高动态电容耦合。原则上，图1中的集鹏储装置12的实施例基于UCP快闪存储装置，其包括作为第一栅极的浮栅和作为第二栅极的选择栅极，该存储装置另外还装配有控制栅极，其是相应于控审娜极层10的第三栅极。该控带顺极以自对准的方25式、以分裂栅的形式被限定为与源极端子区2相邻。在图l中的集#储装置12的实施例中，控制栅极的有源部分被限定在面向源极端子区2的侧壁隔离9的下边缘和面向漏极端子区1的源极端子区2的上文提到的另一^tf尔剤it^置(图1中虚线的右边，然而未图示)可与30图1中的存储装置12共用控第i湖极层10。因此，在图1所示的实施例中，控律娜极层10的结构仅仅需要第二绝缘层8上控制栅极层10的纖定位，織二绝缘层鹏第姍极层10与选择栅极层7隔离。也就是，关于第二绝缘层8的控制栅极层10的未对准不影响存皿置12的电特性。在存储单元的应用中，选择栅极层7对应于存储装置12的字线WL。5在如以上描述的共用控库棚极层的相邻存储装置的实施例中，源极端子区2也可在这些存储装置中被共用。该公共源极端子区2可由掺杂剂扩散形成并可作为公共源极。在多个相邻存储装置列的情况下，所述公共源极可一起连接在不同存储装置列的相邻装置之间，并可周期地连接到可被设置为预定电压的导电层。io与己知的UCP快闪存储装置类似，相应于存储装置12的浮栅FG的浮栅层5位于相应于选择栅极G的选极层7和相应于所述分裂栅的第一部分的沟道区3的第一部分之间。因为浮栅层5M隧道氧化物层4、第一绝缘层6和侧壁隔离9与周围电隔离，所以任何置于浮栅层5上的电子被俘获在绝缘层之间，并且在典型斜牛下，将许多年不会放电。15当浮栅FG保存电荷时，其屏蔽，也就是部分地取消来自栅极G的电场，其修改了存^線置12的阈值电压VT。为了读出，存i線置12舰施加电压到选择栅极G并通皿接到其选择栅极G的字线WL而被选择。结果，沟道区3将变得导电或保^^色缘，取决于存储装置12的阈值电压VT,其又受控于浮栅FG上的电荷。ilil沟道区3的电流的存在或不，I^量可由经过漏极接触1120连接到存4線置12的漏极D的位线BL感测，并可形成二进制域更高阶代码，表示存储的。如上所述，图1中的集，储装置12的实施例类似UCP快闪存储装置，除了其包括三个栅极而不是两个。第三有源控制栅极CGMil配置在隧道氧化物层4上的控审i姍极层10的一部分而形成为所述分裂栅的所述第二部分，并且25覆盖侧壁隔离9和面向漏极端子区1的源极端子区2的:ii^之间的沟道区3的一部分。因为存f^置12的分裂栅结构，漏极端子区1和源极端子区2之间的导电性可舰相应于控制栅极CG的剤線置12的控制栅极端子被独立控制。为编程存储装置12，连接到相同字线WL作为例如存储装置12的一组存储装置可通过设置连接到选择的存储装置的选择栅极G的字线WL为高的正电压30(例如MV)而被选择。为Sil设置相应的字线WL的电压为0V而编程，可以取消选择其它存储装置。在编程存储装置12的情况下，存储装置12的控制栅极CG的功能是隔离例如存储装置12的所选位线BL与M字线WL选择的该组存储装置的另一存储装置的未选择的位线BL。为了这一目的，控制栅极CG體为适当的负腿，例如在编程为-3V的情5况下，以禁止或至少影响存储装置12的漏极D和源极S之间的导电沟道的形成。作为结果，在编程存储装置12时，存储錢12的公共源极2和图1中虚线右边的镜对称存储装置(未图示)保持浮动。因此，不需要单独连接每个存储装置的源极的第二位线。这里，控制栅极CG有效地将称存储装置的位线BL(例如其可未，雌择)与存f機置12的位线BL(例如其可被选择)隔离。10这意即，舰引入的第三栅极(即控制栅极CG)的存储装置概念，不再需要第二位线(连接到源极S)。因此，消除了由前面所需的*存储装置的两个位线之间的间距(也就是由金属间距)对存储芯片中的存储装置的两个相邻列之间的间隔的限制。因此，存储装置和相应的存储芯片能够在字线方向上(也就是在存储装置矩阵的x方向上)向着更小的装置间跟耦合因素缩小。所得到15的更小的耦合因素可由UCP偏移的增加的对称性补偿。在根据图1的实施例的存i線置的编程期间，连接到鄉极D的存麟置的位线BL可iM设置漏极D为适当的负电压(例如-3V)而被选择。在浮栅FG和浮栅FG下的沟道区3的一部分之间所得到的高电场使得电子i!31隧道氧化物层4从沟道区3的这一部分隧穿以产生浮栅FG上的负电荷。浮栅FG上的20该负电荷禁止或至少影响存储装置12的漏极D和源极S之间的导电沟道的形成，以使得在存储装置12的读出期间所得至啲沟道电流能够!細来编码存储的信息。例如在当浮栅上的负电荷完全禁止导电沟道的情况下，基本上等于零的相应沟道电流可被用于编码存储的信息为逻辑"0"。然而，在其它实施例中，基本上等于零的沟道电流可用于编码逻辑"1"。25另一方面，也是在根据图1中的实施例的存储装置的编程期间，存储装置的位线BL可通过设置漏极D为适当的正电压(例如3V)而被取消选择。在该情况下，在浮栅FG和浮栅FG下的沟道区3的一部分之间所得到的电场没有高至l促以弓胞电子从沟道区3的这一部分隧穿M隧道氧化物层4以在浮栅FG上产生负电荷。作为结果，没有负电荷产生在浮栅FG上，这会影响存储装置1230的漏极D和源极S之间的导电沟道的形成。因此，在存储装置12的读出期间所得到的未被影响的沟道电流能被用于编码存储的i言息，例如逻辑"I"。然而，在其它实施例中，未被影响的沟道电流可被用于,逻辑"o"。为了擦除存^fi12，作为例如存1il^g12的连接到相同字线WL的一组存储装置可以通过设置连接到选择的存^置的栅极G的字线WL为高的负电5压(例如-14V)而被选择。为了擦除，其它存储装置可ilii设置相应的字线WL的电压为0V而被取消选择。也是在擦除存储装置12的情况下，存储装置12的控制栅极CG的功能是将例如存^g12的选择的位线BL与通过字线WL选择的该组存储装置中的另一存^^置的未被选择的位线BL隔离。为了该目的，控制栅极CG被设置为铺的正电压，例如^f除到3V的情1(>况下，以禁止或至少影响存,置12的漏极D和源极S之间的导电沟道的形成。作为结果，当存储装置12被擦除时，存储装置12和图1中虚线右边的ll^t称存麟置(未图示)的公共源极2會嫩保持浮动。此外，控制栅极CG有效地将W"称存ft^g的位线BL(例如，其可未被选择)与存储装置12的位线BL(例如，其可被选择)隔离。15在根据图1中的实施例的存储装置的擦除期间，连接到其漏极D的存储装置的位线BL可舰设置漏极D为适当的正电压(例如3V)而》雌择。在浮栅FG和浮栅FG下的沟道区3的一部分之间所得到的高电场使得电子Mil隧道氧化物层4从浮栅FG隧穿到浮栅FG下的沟道区3的一部分，以释放之前存储在浮栅FG上的负电荷，这意赠该电荷以及因此存储装置12的信息状态被擦除。20作为结果，没有负电荷留在浮栅FG上以影响存皿置12的漏极D和源极S之间的导电沟道的形成。因此，在擦除之后，在存，置12的读出期间的沟道电流不魏响，其又肖調来编码补充信息为擦除之前存储的信息。另一方面，也是在根据图1中的实施例的存储装置的擦除期间，存储装置的位线BL可M设置漏极D为适当的负电压(例如-3V)而被取消选择。在该25情况下，在浮栅FG下的沟道区3的一部分和浮栅FG之间所得到的电场没有高到足以使电子通过隧道氧化物层4从浮栅FG隧穿到浮栅FG下的沟道区3的该部分，以释放之前存储在浮栅FG上的负电荷。作为结果，在其位线BL未!雌择的情况下存储装置的浮栅FG的电荷状态在擦除期间保持不变。30为了读出剤線置12，连接到同一字线WL的一组存储装置(例如存《線置12)可ilii设置连接至腿择的存储^a的栅极G的字线WL为正电压(例如3.3V)而被选择。为了读出，其它存1il^g可ffi3l设置相应的字线WL为0V而被取消选择。在读出存f^S12的情况下，存储装置12的控制栅极CG的功能是将连接5到存储錢12的漏极D的选择的位线BL与存麟置12的源极S相连接，以不影响感测浮栅FG的电荷状态，并因此不影响存储装置12的信息状态。为了不影响感测浮栅FG的电荷状态，控浪舰极CG可设置为与连接到存储装置12的选择的字线WL的选择栅极G基本相同的读电压(例如3.3V)。相应地，为了读出存储装置，为了读出而被选择的连接到存储装置的(例io如存麟置12的)漏极D的位线BL被设置为正电压(例如1,2V)，而选择的同一存储装置12的源极S被设置为较低电压(例如OV)，以分别根据浮栅FG的电荷状态以及存^l^置12的阈值电压VT引起或不引起沟道电^ita沟道区3。为了读出，其它存^S可通过将相应位线BL的电压设置为OV而被取消选择。15以上描述的操作模式和根据图1中的实施例的相应的存储装置12的端子电压的例子在后续表格中概括。此外，该表格给出在所示的装置操作期间用于存储装置12的阱的适当电压的例子，所述阱即存M^fi形成于其中的半导体本体的一部分。<table>tableseeoriginaldocumentpage14</column></row><table>表格20具有第三栅极的存1，置原理的另一个作用，例如图1中的存储装置12的实施例，是如果使用新的存储装置原理(例如与1TUCP存储装置原理相比较)，在存储芯片上的所有存i機置中"过擦除的(overerased)"存麟置的速率较低，因为^位线只有一个存,置对于"M除"来说是敏感的。存储装置的"过擦除"是指以下现象，例如因为重复擦除已经被擦除的存25储装置，或由于字线WL上的擦除电压脉冲持续时间太长，来自浮栅的太多负电荷隧道使得相应的浮栅可能最终甚至承载正电荷。结果，"，除的"存储装置可能最终获得低于ov的阈值电压。一般地，具剤氏于ov擦除的阈值电压的存,置被称作是"过擦除的"。如以上所描述的"过擦除"情形是不期望的，因为过擦除的存储装置的编5程特性会更快地恶化。特别是，存储装置肖,重复编程的次数(称为存储装置的"持久性")会陶氏。ltw卜，,除的存储装置非常不期望的，因为它们在编程或读出操作期间会产生位线泄漏电流。例如，在编程或读出期间，典型地，仅有一个字线承载正电压，而其余的字线典型地接地。具有低于ov的阈值电压并且其字线接地(或在ov)的^g10将传导位线泄漏电流。由于该位线泄漏电流，在编程期间向位线提供功率的电源可育缠载。對她，读出期间位线泄漏电流可能弓胞读取错误。为了阻止"过擦除"情形，包含快闪存储装置的集成电路的制造者典型地必须提供常被称作过擦除算法(OEA)的过擦除校正机制，例如，差动读出过程。15然而，在使用具有分裂栅架构的新存储装置理论的存储装置中，该存储装置的阈值电压像在传统存,置中那样不能降到OV以下，因为由控制栅极形成的分裂栅部分设置了阈值电压的下限。结果，在使用新的存储装置理论时，不会出现可能产生超誠读取错误的位线泄漏电流。因此，也是由于下降的过擦除速率，新的存储装置理论可允许节省过擦除20算法(OEA)，并且因此允许进一步节省芯片面积和功耗。在实施例中，其中相邻于选择的存储装置的存储装置共用控制栅极(例如图I中由虚线指示的，而相邻于存储装置12的存储装置实际未示出)，仅仅相邻于选择的存储装置的该存f^s可保^m,感。关于图2，示出根据实施例的集^储装置的示意性布局顶视图，其中集成25存f^S12、13、14和15Seg在共用公共源极2的两个存f^g的两个存储装置列200、300中。这两个存储装置列200、300对应于两个位线。因此图2的实施例示出了不同于传统UCP存储装置，采用了新的装置原理具有第三栅极(由多晶硅的控制栅极层10和110实现)的并且属于不同位线列的存储装置，例如存储装置12和14，可具有连接在一起的源极端子区2。由于30在图2中的配置中，左边存储装置列的存储装置12和13已经共用它们的源极端子区2作为公共源极，图2中的所有四个剤,置共用该公共源极。因此，在根据图2的集鹏储装置的配置的实施例中，连接到存储装置12和13或14和15的源极的分离的第二位线可以被除去。因此两个相邻的存1，置列(例如存储装置列200和300)之间的间距w不再受到用于每个存储装置5歹啲两个分离的位线的导电层之间的间距限制柳艮制。在根据图2的集自储装置的配置的实施例中，对应于多晶硅的上方选择栅极层7，将该配置的上方行的存储装置12和14分配给第一字线。相应地，对应于多晶硅的下方选MI极层17，将该配置的下方行的存储装置13、15分配给第二字线。io该配置的上方行的存储装置12和14的漏极端子区能经由漏极接触11连接到相应的位线，而该配置的下方行的存皿置13和15的漏极端子区能经由漏极撤虫lll连接到相应的位线。在根据图2的集^储装置的配置的实施例中，用于该配置的上方行和下方行的多晶硅控制栅极层10和110朝多晶自极层7和17(字线)分别凹15进，以使在图2的布局顶视图中，多晶自极层7和17与分别用在上方行和下方行的多晶硅控制栅极层10和110之间的第二绝缘层8和18是可见的。本发明的其它实施例涉及制造集^储装置的方法，该方法包括至少形成漏极端子区、源极端子区、浮栅层、选择栅极层和控制栅极层的步骤，其中至少部分地在漏极端子区和源极端子区之间的隧道氧化物层上形成控制栅极层。20在用于制造集,储装置的该方法的特定实施例中，控制栅极层在浮栅层禾口源极端子区之间以自对准方式限定控衝湖极。在用于制造集成存储装置的该方法的特定实施例中，形成源极端子区包括^錄剂的扩散。在战舰的用于制造集成存储縫的方法的特定实施例中，形成控制栅25极层包括去除控制栅极层下面的源极端子区的^IJ。在用于制造集成存储装置的该方法的替换实施例中，在通过沉积形成控制栅极层后，形成源极端子区包括离子注入，其是M31控制栅极层的布局自对准的，以使源极端子区掩埋在控制栅极层下面。为了该目的，用于源极端子区的离子注入的能量应当选择为足够高，以使30注入离子到达源极端子区中的半导体本体区(衬底区)。然而，同时，注入离子的能，当足够低，以使离子被阻挡在至少包括选择栅极层和浮栅层的层堆叠中。在某些上述提及的用于制造集成存储装置的该方法的替换实施例中，多晶硅CMP(polyCMP)步骤应用于形极端子区之后。5在某些上述提及的用于制造集成存储装置的该方法的替换实施例中，在多晶硅CMP步骤之后，应用多晶硅凹进(polyrecess)步骤以改善控制栅极层和选极层之间的高电压隔离。根据以上描述的实施例的特定存储装置和方法可用于^A式快闪技术中。虽然具体实施例已经在此被图示并且描述，本领域普通技术人员应当认识io到多种替换和/或等效实施方式可代替所示和描述的具体实施例，而不会脱离本发明的范围。该申请意即覆盖这里述及的具体实施例的任何改变或变型。因此,意即这里本发明仅仅由权利要求和其等同物所限制。权利要求1、一种集成存储装置，包括漏极端子；源极端子；浮栅；选择栅极端子；和控制栅极端子，其中所述漏极端子和所述源极端子之间的导电性能够通过所述控制栅极端子被独立控制。2、一种集成UCP快闪存储装置，包括漏极端子区；源极端子区；相应于第一栅极的浮栅层，也就是浮栅；相应于第二栅极的选择栅极层，也就皿择栅极；15相应于第三栅极的控制栅极层，也就是控制栅极，其以自对准方式被至少限定在所述浮栅层和所述源极端子区之间。3、权利要求2的集成存fi^S,其中所述源极端子区包括掩埋在所述控制栅极层下面的扩散区。4、权利要求2的集成存麟置，其中所逾源极端子区包括通a^f述控制栅20极层的布局以自对准方式限定的离子注入区。5、一种集鹏f^S，包括漏丰及端子区和源极端子区；配置在所述漏极端子区和所述源极端子区之间的沟道区；配置在所述沟道区上的隧道氧化物层；25iSS在所述隧道氧化物层的第一部分上的浮栅层；配置^^f述浮栅层上的第一绝缘层；12^^述第一绝缘层上的选极层；配置^^,极层上的第1^色缘层；相应于控制栅极并至少配置在所述隧道氧化物层的第二部分上的控制栅极30层；和被配置以将控帝姍极层^^f逾浮栅层和所鹏娜极层隔离的侧壁隔离。6、权利要求5的集成存储装置，其中所述控制栅极以自对准方式被限定在所述侧壁隔离和所述源极端子区之间。7、权禾腰求5的集成存储装置，其中所述源极端子区包括掩埋在所述控制栅极层下面的扩散区。8、权利要求5的集存储装置，其中所述源极端子区包括通a^f述控律姗IR^的布局以自对准方式限定的离子注入区。9、权利要求5的集存储装置，其中所述集鹏储装置基于UCP快闪存鹏置。10、权利要求2的集成存储装置，其中面向所述漏极端子区的所述控制栅极层的边缘与面向所述源极端子区的所述选择栅极层的边缘基本对准。11、权利要求2的集成存储装置，其中面向所述漏极端子区的所述控律l湖极层的边缘与面向所述源极端子区的所选择栅极层的边缘相重叠。12、权禾腰求2的集成存储装置，其中包括所述浮栅层、所繊娜丰媳和所，制栅极层的层中的至少一层包括多晶硅。13、一种包括至少一个根据权利要求2的集，{皿置的集，储芯片。14、权利要求13的集成存储芯片，其中至少一对相邻的根据权利要求2的集，储装置共用它们的源极端子区作为公共源极。15、权利要求14的集成存储芯片，其中至少两对集成存储體被配置在列中，以使它们的公共源极连接在一起，并且所连接的公共源极周期性,接到可被设置为预定电势的导电层。16、用于制造集成存储装置的方法，该方法包括.-至少形，，及端子区、源极端子区、浮栅层、选,极层和控制栅极层，其中所述控制栅极层至少部分地形成在配置在所述漏极端子区和所述源极端子区之间的隧道氧化物层上。17、权利要求16的用于制造集成存储装置，其中所述控制栅极层在所述浮栅层和所述源极端子区之间以自对准方式限定控带湖极。18、权利要求17的用于制造集成存储装置的方法，其中形成所述源极端子区包括掺杂剂的扩散。19、权利要求18的用于制造集成存储装置的方法，其中形成所，审湖极30层包括去除所述控制栅极层下面的所述源极端子区的毛孔。20、权利要求16的用于制造集鹏麟置的方法，其中顿过沉积形^^f述控讳卿极层后，形^^述源极端子区包括离子注入，其是通过所述控制栅极层的布局自对准的，以使所述源极端子区掩埋S^述控库i舰极层下面。21、权利要求20的用于制造集^储装置的方法，其中在形^0述源极端5子区之后应用多晶硅CMP步骤。22、权利要求21的用于制造集鹏储装置的方法，其中在所述多晶硅CMP步骤之后，应用多晶硅凹进步骤以改善所述控帝卿极层和所自M极层之间的高电压隔离。23、用于讳ij，，储^a的方法，该方法包括形极端子区和源极端子区；^^述漏极端子区和所述源极端子区之间形成隧道氧化物层；在所述隧道氧化物层的第一部分上形成浮栅层；在所述浮栅层上形成第一绝缘层；在所述第一纟色缘层上形i^择栅极层；5^^,#}及层上形，二^^层；形成至少相邻于面向所述源极端子区的所述浮栅层、所述第一绝缘层、所鹏娜，媳和所述第二绝缘层的边缘的侧壁隔离；至少^0述隧道氧化物层的第二部分上形成控第卿极层。全文摘要本发明涉及存储装置、存储器和处理该存储器的方法。本发明的实施例涉及集成存储装置、集成存储芯片和用于制造集成存储装置的方法，包括至少一个具有漏极端子、源极端子、浮栅、选择栅极端子和控制栅极端子的集成存储装置，其中漏极端子和源极端子之间的导电性能够通过控制栅极端子被独立控制。文档编号H01L21/28GK101436595SQ200810173780公开日2009年5月20日申请日期2008年7月11日优先权日2007年7月11日发明者C·彼得斯,R·斯特伦茨申请人:英飞凌科技股份公司