专利名称：半导体装置的利记博彩app
技术领域：
本发明是有关于一种半导体装置，且特别是有关横向扩散金属氧化物半导体晶体管。
背景技术：
功率金属氧化物半导体晶体管(power MOSFET)是一种高压晶体管，在操作时会导通大量的电流。横向扩散金属氧化物半导体晶体管(lateml diffosedMOS，LDMOS)是功率金属氧化物半导体晶体管中的一种。由于这些器件一般是在高压及高电流的环境下操作，因此容易发生热载流子效应，进而降低器件的电性效能，例如降低饱和电流(saturatin current)或增加导通电阻(onresistance, Rdson)等的效能退化。
传统的LDMOS，请参考例如图1所显示已知棋盘式分布的源极区及漏极区的LDMOS的俯视图， 一般包括以掺杂方式形成的多个交互间隔的源极区404及漏极区406,而非仅形成一个源极区及漏极区。源极区404及漏极区406是位于被环状绝缘层402所围绕的区域内。每对相邻的源极区404及漏极区406可视为一个晶体管单位。在操作LDMOS时，例如在增加对漏极区所施加的电压时，LDMOS内的电场也同时增加。当施加于漏极区的电压超过骤回击穿电压(snapback breakdown voltage),在高电场的环境下，电子-空穴对或由热生成的(thermal generated)载流子的移动速率会加快，而与晶格结构中的原子发生离子化碰撞(ionizing collision)。离子化碰撞会造成更多可动的带电载流子(mobile charge carrier),使得流向漏极区的总带电载流子在越接近漏极区时，其所形成的电场高于实际施电压于漏极区的所应造成的电场。而上述由离子化碰撞造成的高电场会再增加载流子的移动速率而与晶格结构中的原子形成
更多的解离碰撞。离子化碰撞会造成热载流子效应(hot carrier effect),进而使LDMOS的操作效能变低。
图2A及图2B显示已知LDMOS中的部分源极区404及漏极区406的俯视图。 一般源极区404是具有边长Ls的正方形结构，漏极区406是具有边长Ld的正方形结构。在图2A中，由于漏极区406的边长Ld小于源极区404的边长Ls,因此当带电载流子越接近漏极区406时，带电载流子的浓度越大，因而造成热载流子效应。反之，虽然图2B中的漏极区406的边长Ld大于源极区404的边长Ls能够改善上述热载流子效应，但这只是针对位于中心区域的漏极区或源极区做改善，对位于棋盘式分布的侧边或角落位置的漏极区或源极区的效果不大，因此对整体器件的效能改善程度有限。此外，漏极区的边长大于源极区的边长的条件会限制限縮器件工艺布局的弹性而不利微縮化工艺的发展。
发明内容
有鉴于此，本发明的目的在于提供可降低热载流子效应(hot carrier effect)、可改善LDMOS晶体管的热载流子效能(hot carrier performance),且利于微缩化工艺的发展半导体装置。
本发明提供一种半导体装置，包括 一衬底； 一漏极区，位于所述衬底中，其中所述漏极区为一封闭环状以在所述衬底中定义一封闭区域； 一栅极结构，位于所述封闭区域上，其中所述栅极结构具有一第一侧边及相对于所述第一侧边的一第二侧边； 一第一源极区，位于邻近所述栅极结构第一侧边的封闭区域中；以及一隔离结构，位于所述第一源极区及所述漏极区之间。
本发明另外提供一种半导体装置，包括 一衬底；多个漏极区，位于所述衬底中，其中所述些漏极区构成一格状结构以在所述衬底中定义多个封闭区域； 一栅极结构，位于所述封闭区域上，其中所述栅极结构具有一第一侧边及相对于所述第一侧边的一第二侧边； 一第一源极区，位于邻近所述栅极结构第一侧边的封闭区域中；以及一隔离结构，位于所述第一源极区及所述漏极区之间。
本发明还提供一种半导体装置，包括 一衬底； 一封闭环状漏极区，位于所述衬底中，其中所述封闭环状漏极区在所述衬底中定义一封闭区域；一封闭环状栅极结构，位于所述封闭区域上； 一源极区，位于所述封闭环状栅极结构所围绕的封闭区域内；以及一隔离结构，位于所述源极区及所述封闭环状漏极区之间。
本发明中，由于封闭环状漏极区是围绕在源极区的外侧，因此封闭环状漏极区的长度大于源极区任一边的长度，故可减少漏极中的电子浓度，而达到降低热载流子效应(hot carrier effect)的目的，并可改善LDMOS晶体管的热载流子效能(hot carrier performance)。又由于封闭环状的漏极区为LDMOS晶体管中的一部份器件，因此不需要形成LDMOS晶体管以外的额外漏极区即可达到改善热载流子效能的目的并增加半导体工艺的布局弹性。
图1显示已知横向扩散金属氧化物半导体晶体管的俯视图。图2A及图2B显示已知横向扩散金属氧化物半导体晶体管中部分源极区及漏极区的俯视图。
图3A显示本发明实施例的半导体装置的俯视图。
图3B为图3A所示的半导体装置沿着虚线AA'部分的剖面图。
图4A显示本发明实施例的半导体装置的俯视图。
图4B为图4A所示的半导体装置沿着虚线BB'部分的剖面图。
具体实施例方式
本发明的实施例提供一种半导体装置，特别是横向扩散金属氧化物半导体晶体管。有关各实施例的制造方式和使用方式如下所详述，并结合附图加以说明。其中，附图和说明书中使用的相同的器件编号表示相同或类似的器件。而在附图中，为清楚和方便说明起见，有关实施例的形状和厚度可能有不符实际的情形。而以下所描述的内容是特别针对本发明的装置的各个器件或其整合加以说明，值得注意的是，上述器件并不特别限定于所显示或描述的内容，而可以使本领域内技术人员所公知的各种形式，此外，当一层材料层是位于另一材料层或衬底之上时，可以是直接位于其表面上，也可以另外插入其他中介层。
图3A为本发明一实施例的半导体装置的俯视图。图3B为图3A所示的半导体装置沿着虚线AA'部分的剖面图。封闭环状的漏极区106形成于衬底100中以定义一封闭区域。在较佳实施例中，多个漏极区106构成一格状结构106A以在衬底100中定义多个封闭区域，如图3A所示。在其他实施例中，也可只形成单个漏极区106。封闭环状的漏极区106并不限定如图所示的矩形结构，也可以是如圆形、椭圆形、任意多边形或其他规则或不规则的任意形状。
一条状栅极结构108位于由漏极区106所围绕的衬底100上。在一实施例中，半导体衬底100可包括绝缘层上有硅(SOI)衬底、块状硅(Bulk silicon)衬底、或衬底上有硅磊晶层的形式。半导体衬底100也可以是经由掺杂所形成的阱。然而，半导体衬底100并未限定于上述材料，也可以是其他适合的半导体材料。栅极结构108包括形成于衬底100上的栅介电层114。栅电极层112形成于栅介电层114上。间隔层110形成于栅电极层108的侧壁上。栅极结构108并不限定如图所示的条状结构，而更可以是如圆形、椭圆形、任意多边形或其他规则或不规则的任意形状。
源极区104位于邻近栅极结构108的长侧边的衬底100中。轻掺杂区116位于间隔层IIO下方的衬底中且邻接源极区104。源极区104及轻掺杂区116可形成于一阱118中。在一实施例中，阱118是重掺杂的。然而，阱118未限定于重掺杂的，其也可以是轻掺杂的。在一实施例中， 一导电型相同于阱118的接触区(未显示于图中)形成于源极区104及漏极区106之间且邻近源极区104。接触区是用以控制阱118的偏压。在一实施例中，衬底IOO、源极区104、漏极区106及轻掺杂区116是N型导电型，阱118是P型导电型。
一封闭环状的隔离结构102邻近漏极区106的侧边。隔离结构102隔离漏极区106及源极区104。隔离结构102以利用局部氧化隔离技术(localoxidation of silicon, LOCOS)所形成的场氧化层(field oxidation)结构为佳。在其他实施例中，隔离结构102是利用已知技术中对衬底100进行刻蚀工艺以形成沟槽，并以介电材料填充沟槽的方式形成。隔离结构102可以如氧化物材料，高密度等离子体技术所形成的氧化物材料等介电材料进行填充工艺。
图4A为本发明另一实施例的半导体装置的俯视图。图4B为图4A所示的半导体装置沿着虚线BB'部分的剖面图。与第3A及第3B图的主要差异在于所述实施例的栅极结构208为封闭环状。封闭环状的漏极区206并不限定如图4A及图4B所示的矩形结构，也可以是如圆形、椭圆形、任意多边形或其他规则或不规则的任意形状。
封闭环状的栅极结构208位于由漏极区206所围绕的衬底200上。栅极结构208包括栅介电层214、栅电极层212及间隔层210。封闭环状的栅极结构208并不限定如图所示的矩型结构，也可以是如圆形、椭圆形、任意多边形或其他规则或不规则的任意形状。在一实施例中，漏极区206与栅极结构208为相同形状(但大小不同)，其中，漏极区206的方位可对应或不对应于栅极结构208的方位。在另一实施例中，漏极区206的形状是不同于栅极结构208的形状。源极区204位于被栅极结构208所围绕的的衬底200中。
栅极结构208的内侧边部分是位于衬底200上方且邻近源极区204。栅极结构208的外侧边部分是位于隔离结构202上方。轻掺杂区216是形成于栅极结构208内侧边部分的间隔层210下方的衬底中。源极区204及轻掺杂区216可形成于一阱218中。漏极区206可形成于一阱220中。在一实施例中，阱220是重掺杂的。然而，阱220未限定于重掺杂的，其也可以是轻掺杂的。在一实施例中， 一导电性相同于阱218的接触区(未显示于图中)是形成于源极区204中。接触区是用以控制阱218的偏压。在一实施例中，衬底200、源极区204、漏极区206及轻掺杂区216及阱220是N型导电型，阱218是P型导电型。
在图4A中，主动区260包括图4B中源极区204、轻掺杂区216、阱218及栅介电层214所在的区域。
请参考图3A及图4A，由于封闭环状的漏极区106/206的长度大于源极区104/204任一边的长度，因此可减少漏极区106/206中的电子浓度，而达到降低热载流子效应(hot carrier effect)的目的，故可改善LDMOS晶体管的热载流子效能(hot carrier performance)。由于封闭环状的漏极区106/206为LDMOS晶体管中的一部份器件，因此不需要形成LDMOS晶体管以外的额外漏极区。另外，请参考图3A，当将包含一个封闭环状漏极区106的区域视为一单位器件时，由于被封闭环状漏极区106所围绕的封闭区域内具有两个独立的源极区104，因此在一个单位器件内是包含两个LDMOS晶体管。换句话说，縮小了 LDMOS晶体管的单元尺寸小，因此能够增加半导体工艺的布局弹性。
综上所述，本发明的实施例所提出的LDMOS晶体管装置是包括形成于衬底中的封闭环状漏极区。由于封闭环状漏极区是围绕在源极区的外侧，因此封闭环状漏极区的长度大于源极区任一边的长度，故可减少漏极中的电子浓度，而达到降低热载流子效应(hot carrier effect)的目的，并可改善LDMOS晶体管的热载流子效能(hot carrier performance)。由于封闭环状的漏极区为LDMOS晶体管中的一部份器件，因此不需要形成LDMOS晶体管以外的额外漏极区即可达到改善热载流子效能的目的并增加半导体工艺的布局弹性。
虽然本发明己以较佳实施例描述如上，然其并非用以限定本发明，任何熟悉此项技术者，在不脱离本发明的精神和范围内，可做些许更动与润饰。
权利要求
1.一种半导体装置，其特征在于，该装置包括一衬底；一漏极区，位于所述衬底中，其中所述漏极区为一封闭环状以在所述衬底中定义一封闭区域；一栅极结构，位于所述封闭区域上，其中所述栅极结构具有一第一侧边及相对于所述第一侧边的一第二侧边；一第一源极区，位于邻近所述栅极结构第一侧边的封闭区域中；以及一隔离结构，位于所述第一源极区及所述漏极区之间。
2. 如权利要求1所述的半导体装置，其特征在于，该装置还包括一第二 源极区，位于邻近所述栅极结构第二侧边的封闭区域中。
3. 如权利要求2所述的半导体装置，其特征在于，所述隔离结构位于所 述第二源极区及所述漏极区之间。
4. 如权利要求2所述的半导体装置，其特征在于，所述栅极结构为一条 状，且所述两个源极区位于邻近所述栅极结构两侧边的封闭区域中。
5. 如权利要求1所述的半导体装置，其特征在于，所述栅极结构为一封 闭环状，且所述第一源极区位于所述栅极结构所围绕的封闭区域中。
6. 如权利要求5所述的半导体装置，其特征在于，所述封闭环状的栅极 结构为圆形、椭圆形、矩形、多边形、规则或不规则形状。
7. 如权利要求1所述的半导体装置，其特征在于，所述栅极结构包括-一栅介电层，位于所述封闭区域上；一栅电极层，位于所述栅介电层上；以及 一间隔层，位于所述栅电极层的侧壁上。
8. 如权利要求7所述的半导体装置，其特征在于，所述装置还包括轻掺 杂区，位于所述间隔层下方的封闭区域中且邻接所述第一源极区。
9. 如权利要求1所述的半导体装置，其特征在于，所述封闭环状的漏极 区为圆形、椭圆形、矩形、多边形、规则或不规则形状。
10. 根据权利要求1所述的半导体装置，其特征在于，所述装置还包括由 多个所述漏极区所构成的格状结构。
11. 一种半导体装置，其特征在于，该装置包括 一衬底；多个漏极区，位于所述衬底中，其中所述多个漏极区构成一格状结构以 在所述衬底中定义多个封闭区域；一栅极结构，位于所述封闭区域上，其中所述栅极结构具有一第一侧边 及相对于所述第一侧边的一第二侧边；一第一源极区，位于邻近所述栅极结构第一侧边的封闭区域中；以及一隔离结构，位于所述第一源极区及所述漏极区之间。
12. 如权利要求11所述的半导体装置，其特征在于，所述装置还包括一 第二源极区，位于邻近所述栅极结构第二侧边的封闭区域中。
13. 如权利要求12所述的半导体装置，其特征在于，所述隔离结构位于 所述第二源极区及所述漏极区之间。
14. 如权利要求12所述的半导体装置，其特征在于，所述栅极结构为一 条状，且所述两个源极区位于邻近所述栅极结构两侧边的封闭区域中。
15. 如权利要求11所述的半导体装置，其特征在于，所述栅极结构为一 封闭环状，且所述第一源极区位于所述栅极结构所围绕的封闭区域中。
16. 如权利要求15所述的半导体装置，其特征在于，所述封闭环状的栅 极结构为圆形、椭圆形、矩形、多边形、规则或不规则形状。
17. 如权利要求11所述的半导体装置，其特征在于，所述栅极结构包括 一栅介电层，位于所述封闭区域上；一栅电极层，位于所述栅介电层上；以及 一间隔层，位于所述栅电极层的侧壁上。
18. 如权利要求17所述的半导体装置，其特征在于，所述装置还包括轻掺杂区，位于所述间隔层下方的封闭区域中且邻接所述第一源极区。
19. 一种半导体装置，其特征在于，所述装置包括一衬底；一封闭环状漏极区，位于所述衬底中，其中所述封闭环状漏极区在所述衬底中定义一封闭区域；一封闭环状栅极结构，位于所述封闭区域上；一源极区，位于所述封闭环状栅极结构所围绕的封闭区域内；以及一隔离结构，位于所述源极区及所述封闭环状漏极区之间。
20. 如权利要求19所述的半导体装置，其特征在于，所述封闭环状栅极结构包括-—栅介电层，位于所述封闭区域上；一栅电极层，位于所述栅介电层上；以及一间隔层，位于所述栅电极层的侧壁上。
21. 如权利要求20所述的半导体装置，其特征在于，所述装置还包括轻掺杂区，位于所述间隔层下方的封闭区域中且邻接所述源极区。
22. 如权利要求19所述的半导体装置，其特征在于，所述封闭环状的漏极区为圆形、椭圆形、矩形、多边形、规则或不规则形状。
23. 如权利要求19所述的半导体装置，其特征在于，所述封闭环状的栅极结构为圆形、椭圆形、矩形、多边形、规则或不规则形状。
24. 如权利要求19所述的半导体装置，其特征在于，所述封闭环状漏极区与所述封闭环状栅极结构的形状相同。
25. 如权利要求24所述的半导体装置，其特征在于，所述封闭环状漏极区的方位是对应于所述封闭环状栅极结构的方位。
26. 如权利要求24所述的半导体装置，其特征在于，所述封闭环状漏极区的方位不对应于所述封闭环状栅极结构的方位。
27.如权利要求19所述的半导体装置，其特征在于，所述封闭环状的漏极区与所述封闭环状的栅极结构的形状不同。
全文摘要
本发明提供一种半导体装置，包括一衬底；一漏极区，位于所述衬底中，其中所述漏极区为一封闭环状以在所述衬底中定义一封闭区域；一栅极结构，位于所述封闭区域上，其中所述栅极结构具有一第一侧边及相对于所述第一侧边的一第二侧边；一第一源极区，位于邻近所述栅极结构第一侧边的封闭区域中；以及一隔离结构，位于所述第一源极区及所述漏极区之间。
文档编号H01L29/66GK101685832SQ20081016635
公开日2010年3月31日 申请日期2008年9月26日 优先权日2008年9月26日
发明者陈柏安 申请人:新唐科技股份有限公司