单一晶粒尺寸半导体元件绝缘被覆结构及其工艺的利记博彩app

文档序号:6899825阅读:234来源:国知局
专利名称:单一晶粒尺寸半导体元件绝缘被覆结构及其工艺的利记博彩app
技术领域
本发明涉及一种半导体元件绝缘被覆结构及其工艺,尤其涉及一种单 一晶粒尺寸半导体元件绝缘被覆结构及其工艺。
背景技术
半导体封装提供集成电路保护、散热、及电路导通等功能,公知技术除
高阶封装技术,如球栅阵列封装(Ball Grid Array, BGA)、倒装芯片封装 (Flip-Chip, FC)、及多晶片模块(Multi Chip Module, MCM),最常用的还是 导线架封装方式,其主要为粘晶(Die Bond)、焊线(Wired Bond)、封装 (Molding)、及印字(Marking)等封装过程。
如,中国台湾专利证号I 2 4 9 2 0 8 "晶圆级封装工艺与晶圆级晶粒 尺寸封装结构",提供晶圆,该晶圆具有第一表面与相对于该第一表面之一 第二表面及至少一个切割道;在该晶圆的该第一表面上形成多个盲孔,其中 该晶圆具有多个第一接垫,且每一个该些盲孔的位置分别对应于该些第一接 垫其中之一的位置;在该些盲孔内形成多个导电柱,其中每一个所述多个导 电柱的一端分别与所述多个接垫其中之一电性连接;在该晶圆的该第一表面 上配置多个胶框;将衬底配置于所述多个胶框上,其中该衬底与该晶圆之间 通过所述多个胶框维持间隙;以及研磨该晶圆,以暴露出每一个所述多个导 电柱的另一端。其中,所述多个第二接垫上形成多个焊球;该晶圆的该第二 表面上形成重配线路层;该重配线路层上形成多个焊球,且所述多个焊球经 由该重配线路层电性连接至所述多个第二接垫。
然而,上述公知采用导线架封装,利用粘晶、焊线、及封装等,使得封 装工艺繁琐复杂且耗费时间,造成成本提高。
因此,本发明人有感上述缺点的可改善,且依据多年来从事此方面的相 关经验,悉心观察且研究,并配合学理以及被动元件工艺的运用,而提出一 种设计合理且有效改善上述缺点的本发明。

发明内容
因此本发明的目的在于提供一种单一 晶粒尺寸半导体元件绝缘被覆结 构及其工艺,达到简化工艺及降低成本的目的。
根据本发明的上述目的,本发明提出一种单一晶粒尺寸半导体元 件绝缘被覆结构,包括单一晶粒尺寸半导体元件,该单一晶粒尺寸半导体 元件具有前侧面、后侧面、左侧面、右侧面、底面、及上表面,该单一晶粒
尺寸半导体元件的该上表面具有两个金属垫;以及绝缘被覆层,该绝缘被覆
层覆盖于该单一晶粒尺寸半导体元件的该前侧面、该后侧面、该左侧面、该
右侧面、及该底面。
在所述的单一晶粒尺寸半导体元件绝缘被覆结构中,该绝缘被覆层至少 含高分子材料。
在所述的单一晶粒尺寸半导体元件绝缘被覆结构中,该单一晶粒尺寸半 导体元件的两端还分别具有端电极,该端电极覆盖于该绝缘被覆层、及该金属垫。
在所述的单一晶粒尺寸半导体元件绝缘被覆结构中,该端电极至少含银。
在所述的单一晶粒尺寸半导体元件绝缘被覆结构中,该端电极至少含铜。
在所述的单一晶粒尺寸半导体元件绝缘被覆结构中,该端电极具有电镀 层,该电镀层包覆于该端电极。
在所述的单一晶粒尺寸半导体元件绝缘被覆结构中,该电镀层至少含镍。
在所述的单一晶粒尺寸半导体元件绝缘被覆结构中,该电镀层至少含锡。
本发明还提出 一种单一晶粒尺寸半导体元件绝缘被覆工艺,包括下
列步骤首先提供单一晶粒尺寸半导体元件及治具;将该单一晶粒尺寸半导 体元件的上表面贴附于该治具;然后执行绝缘被覆工艺, 一起将该治具、及 该单一晶粒尺寸半导体元件放置于镀膜设备,形成绝缘被覆层于该单一晶粒 尺寸半导体元件上,通过该治具遮蔽该单一晶粒尺寸半导体元件的上表面,
5该单一晶粒尺寸半导体元件的上表面定义金属引线区域(Metal Wire Area), 该金属引线区域形成两个金属垫(Metal Pad);接着一起将该治具、及该单一 晶粒尺寸半导体元件从该镀膜设备取出,随后分离该治具与该单一晶粒尺寸 半导体元件;随后将该单一晶粒尺寸半导体元件的两端形成导电层,该导电 层覆盖于该绝缘被覆层、及该两个金属垫;以及最后将该单一晶粒尺寸半导 体元件的两端形成电镀层,该电镀层包覆于该导电层。
在所述的单一晶粒尺寸半导体元件绝缘被覆工艺中,该晶粒尺寸半导体 元件的长宽高尺寸约为0.6mmX0.3mmX0.5mm、 l.OmmXO.5 mmX0.5mm、或1.6mmX0.8mmX0.5mm。
在所述的单一晶粒尺寸半导体元件绝缘被覆工艺中,该两个金属垫用以 与其他衬底电性连接。
本发明具有以下有益效果
(一) 利用被动元件的工艺,可以得到相同的可靠度,但是尺寸 较小的半导体元件,举例说明,单一晶粒的大小已经可以轻易制作到
l.Ommx 0.5mmx 0.5mm,甚至0.5mmX0.2 5mmX0.2 5m
m,保护该单一晶粒尺寸半导体元件不受环境影响,如水气、或灰尘等其 他异物影响。
(二) 利用被动元件工艺的治具、及设计,不仅简单化半导体元件 封装工艺,且同时在该单 一 晶粒尺寸半导体元件上形成被动元件采用的端 电极与具备焊接界面的电镀层,用以与其他衬底电性连接,节省了精密封装 设备的费用,并降低工艺的难度。
为了使本发明的叙述更加详尽与完备,以下发明内容中,提供许多不同 的实施例或范例,可参照下列描述并配合图式,用来了解在不同实施例中的 不同特征的应用。


图1为本发明实施例的方法流程图。
图2为本发明实施例的单一晶粒尺寸半导体元件的立体示意图。 图3为本发明实施例的单一晶粒尺寸半导体元件放置治具的立体示意图。
6图4为本发明实施例的工艺剖面示意图(一)。 图5为本发明实施例的工艺剖面示意图(二)。
图6为本发明实施例的工艺剖面示意图(三)。 图7为本发明实施例的工艺剖面示意图(四)。
其:中,附图标记说明如下s1 00_ S 1 1 2流程步骤
10 0单一晶粒尺寸半导体元件
10 0a单一晶粒尺寸半导体元件绝缘被覆结构
10 1前侧面
10 2后侧面
10 3左侧面
10 4右侧面
10 5底面
10 6上表面
10 6金属引线区域
11 0绝缘被覆层
12 0金属垫
13 0端电极
14 0电镀层
20 0治具
具体实施例方式
请参照图l所示,本发明提供一种单一晶粒尺寸半导体元件封装
工艺S 1 0 0 ,包括下列步骤流程步骤S 1 0 2 、流程步骤S 1 0 4 、流程步骤S 1 0 6 、流程步骤S 1 0 8 、流程步骤S 1 1 0 、 以及流程步骤112。 流程步骤S 1 0 2
请参照图2,首先提供单一晶粒尺寸半导体元件1 Q Q,该单一晶粒尺 寸半导体元件l 0 0为立方体,该立方体具有六面由前侧面l 0 1、后侧面10 2、左侧面103、右侧面104、底面105、及上表面1 0 6所组 成,该立方体的长宽高尺寸约为0 . 6 mmx 0 . 3 mmx 0 . 5 mm、 1 . 0 m mx 0.5mmx 0.5mm、 或1.6mmx 0.8mmx 0.5mm。
请参照图3,然后提供治具2 0 0,该治具2 0 0由使用者自行设计。
流程步骤S 1 0 4
将该单一晶粒尺寸半导体元件1 Q 0放置该治具2 Q 0上,使该单一晶 粒尺寸半导体元件1 0 0的上表面1 0 6贴附于该治具2 0 0上表面。 流程步骤S 1 0 6
然后执行绝缘被覆工艺, 一起将该治具2 0 Q 、及该单一晶粒尺寸半导 体元件l 0 0放置于镀膜设备(未显示),请参照图4,形成绝缘被覆层l 1 0于该单一晶粒尺寸半导体元件1 Q Q上,该绝缘被覆层l 1 Q可以是有机 高分子涂料、氧化硅、或多晶硅,该绝缘被覆层l 1 Q覆盖于该单一晶粒尺 寸半导体元件1 0 0的前侧面10 1、后侧面10 2、左侧面103、右侧 面1 0 4 、及底面10 5,该绝缘被覆层1 1 0的厚度介于约1至5 0 y m, 可足以保护该单一晶粒尺寸半导体元件l 0 0。
通过该治具2 0 0遮蔽该单一晶粒尺寸半导体元件1 Q Q的该上表面 10 6,该单一晶粒尺寸半导体元件1 0 0的上表面1 Q 6定义形成金属引 线区域(Metal Wire Area) 1 0 6 a,请参照图5,该金属引线区域1 0 6 a在 进行绝缘被覆工艺前,该金属引线区域l 0 6 a已具有两个金属垫(Metal Pad)l 2 0,该两个金属垫l 2 O用以与其他衬底电性连接,形成所述多个 金属垫l 2 0的方法为半导体工艺常用的技术,如半导体曝光显影 (Lithography)、及金属蚀亥U(Metal Etching),不是本发明重点,故不在此详述。
流程步骤S 1 0 8
接着将该治具2 0 Q、及该单一晶粒尺寸半导体元件1 Q Q—起从该绝 缘被覆设备取出,随后分离该治具2 Q 0与该单一晶粒尺寸半导体元件1 0
0 o
流程步骤S110
请参照图6,随后将该单一晶粒尺寸半导体元件l 0 0的两端沾附银胶 后进行干燥(drying)或固化(curing)或烧附(Firing)处理,用以形成导电层,在 本实施例中,该导电层又称端电极l 3 0,该端电极l 3 0覆盖该绝缘被覆层1 1 0及所述多个金属垫12 0。
流程步骤S112
请参照图7,最后将该单一晶粒尺寸半导体元件1 0 0的两端电镀以形 成电镀层14 0,该电镀层1 4 0包含镍、及锡,该电镀层1 4 0包覆于该 端电极l 3 0,完成单一晶粒尺寸半导体元件绝缘被覆结构1 0 0 a。
本发明与公知比较之下可达到下列效果
(一) 由于不使用一般半导体元件的导线架封装(利用粘晶、焊线、然后 封装),而利用被动元件的工艺,可以得到相同可靠度,但是尺寸较小的半导 体元件。例如一般被动元件的大小已经可以轻易制作到1 . 0 mmx 0 . 5 mm x 0 . 5 mm,甚至0 . 5 mmX 0.25 mmX 0.25 mm,这是公知半导体 封装接脚所无法轻易达成的。利用该绝缘被覆层l 1 0、该端电极l 3 0及 该电镀层14 0,用以保护该单一晶粒尺寸半导体元件封装绝缘被覆制品1 0 0 a不受环境影响,如水气、或灰尘等其他异物影响。
(二) 利用该治具2 0 0及其设计,不仅简单化半导体元件封装保护工 艺,且同时在该单一晶粒尺寸半导体元件上形成被动元件常见的端电极l 3 0与具备焊接界面的电镀层1 4 0,用以与其他衬底电性连接。而不必使用 半导体业界公知的导线架封装(利用粘晶、焊线、然后封装)来达成与其他衬 底电性连结。节省了精密封装设备的费用,并降低工艺的难度。
虽然本发明已以优选实施例揭示如上,然其并非用以限定本发明,任何 本领域技术人员,在不脱离本发明的精神和范围内,可轻易思及之变化或修 饰,皆可涵盖在以下本发明的权利要求书范围。
权利要求
1.一种单一晶粒尺寸半导体元件绝缘被覆结构,其特征在于,包括单一晶粒尺寸半导体元件,该单一晶粒尺寸半导体元件具有前侧面、后侧面、左侧面、右侧面、底面、及上表面,该单一晶粒尺寸半导体元件的上表面具有两个金属垫;以及绝缘被覆层,该绝缘被覆层覆盖于该单一晶粒尺寸半导体元件的前侧面、后侧面、左侧面、右侧面、及底面。
2. 如权利要求1所述的单一晶粒尺寸半导体元件绝缘被覆结构,其特征 在于,该绝缘被覆层至少含高分子材料。
3. 如权利要求1所述的单一晶粒尺寸半导体元件绝缘被覆结构,其特征 在于,该单一晶粒尺寸半导体元件的两端还分别具有端电极,该端电极覆盖 于该绝缘被覆层、及该金属垫。
4. 如权利要求3所述的单一晶粒尺寸半导体元件绝缘被覆结构,其特征 在于,该端电极至少含银。
5. 如权利要求3所述的单一晶粒尺寸半导体元件绝缘被覆结构,其特征 在于,该端电极至少含铜。
6. 如权利要求3所述的单一晶粒尺寸半导体元件绝缘被覆结构,其特征 在于,该端电极具有电镀层,该电镀层包覆于该端电极。
7. 如权利要求6所述的单一晶粒尺寸半导体元件绝缘被覆结构,其特征 在于,该电镀层至少含镍。
8. 如权利要求6所述的单一晶粒尺寸半导体元件绝缘被覆结构,其特征 在于,该电镀层至少含锡。
9. 一种单一晶粒尺寸半导体元件绝缘被覆工艺,其特征在于,包括下列步骤首先提供单一晶粒尺寸半导体元件及治具; 将该单一晶粒尺寸半导体元件的上表面贴附于该治具; 然后执行绝缘被覆工艺, 一起将该治具、及该单一晶粒尺寸半导体元件 放置于镀膜设备,形成绝缘被覆层于该单一晶粒尺寸半导体元件上,通过该 治具遮蔽该单一晶粒尺寸半导体元件的上表面,该单一晶粒尺寸半导体元件 的上表面定义金属引线区域,该金属引线区域形成两个金属垫;接着一起将该治具、及该单一晶粒尺寸半导体元件从该镀膜设备取出, 随后分离该治具与该单一晶粒尺寸半导体元件;随后将该单一晶粒尺寸半导体元件的两端形成导电层,该导电层覆盖于 该绝缘被覆层、及该两个金属垫;以及最后将该单一晶粒尺寸半导体元件的两端形成电镀层,该电镀层包覆于 该导电层。
10 .如权利要求9所述的单一晶粒尺寸半导体元件绝缘被覆工艺,其特 征在于,该晶粒尺寸半导体元件的长宽高尺寸约为0 . 6 mmx 0 . 3 mmx 0 . 5mm、 1 . 0 mmx o . 5 mmx 0 . 5 mm、或1 . 6 mmx 0 . 8 mmX 0 . 5 mm o
11 .如权利要求9所述的单一晶粒尺寸半导体元件绝缘被覆工艺,其特 征在于,该两个金属垫用以与其他衬底电性连接。
全文摘要
一种单一晶粒尺寸半导体元件绝缘被覆结构及其工艺,包括单一晶粒尺寸半导体元件,该单一晶粒尺寸半导体元件具有前侧面、后侧面、左侧面、右侧面、底面、及上表面,该单一晶粒尺寸半导体元件的该上表面具有两个金属垫;以及绝缘被覆层,该绝缘被覆层覆盖于该单一晶粒尺寸半导体元件的该前侧面、该后侧面、该左侧面、该右侧面、及该底面。本发明还提供一种单一晶粒尺寸半导体元件绝缘被覆工艺。本发明可以得到相同的可靠度,但是尺寸较小的单一晶粒尺寸半导体元件,保护该元件不受环境影响,并节省了费用,降低工艺的难度。
文档编号H01L23/48GK101656240SQ20081014496
公开日2010年2月24日 申请日期2008年8月18日 优先权日2008年8月18日
发明者吴亮洁, 王晴 申请人:佳邦科技股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1