专利名称：形成半导体器件双镶嵌图案的方法
技术领域：
本发明涉及一种形成半导体器件的双镶嵌图案(dual damascene pattern)的方法，并且更具体地涉及可有效地除去在构成双镶嵌图案的沟 槽和接触孔的边界部分存在的角状物的半导体器件双镶嵌图案的形成方 法。
背景技术：
随着半导体器件的高度集成，接触塞和上部结构(例如，线或接触垫) 的对准容限变得不足。因此，已经应用能够同时形成接触塞和上部结构的 双镶嵌工艺。所述双镶嵌工艺包括数种方法。下面描述所述方法之一作为一个例子。 首先，通过使用用于接触孔的掩模来蚀刻金属层间(inter-metal)介电层 以形成接触孔。利用钝化层填隙(gap-filled)接触孔内部。使用掩模蚀刻 绝缘层和钝化层，以形成连接至接触孔的沟槽。除去保留在接触孔内部的 钝化层。因此，形成由接触孔和沟槽构成的双镶嵌图案。实施清洗工艺并 利用导电材料填隙双镶嵌图案。因此，在接触孔中形成接触塞，并且在沟 槽中形成线或接触垫。然而，在形成沟槽的蚀刻工艺期间，在蚀刻沟槽的同时在接触孔周围 形成聚合物层。因此，在接触孔的入口处保留的金属间介电层的量比在其 它部分处更多，导致角状物(horn)形状(参考图1的100)。角状物形状 在清洗工艺中弯曲。结果，弯曲的角状物形状可变成颗粒源。
发明内容
本发明涉及通过在形成沟槽的中间步骤中除去角状物形状，从而防止 在形成沟槽的完成步骤中在接触孔的入口处形成角状物形状。
根据本发明的一个方面，提供一种形成半导体器件双镶嵌图案的方法。 根据所述方法，在其上形成有半导体器件的元件的半导体衬底上形成绝缘 层。在绝缘层中形成接触孔。在绝缘层上和接触孔内部形成钝化层。在钝 化层上形成硬掩模图案。硬掩模图案暴露接触孔。通过使用采用硬^^模图 案作为蚀刻掩模的第一蚀刻工艺，蚀刻钝化层的一部分和绝缘层的一部分 以形成第一沟槽。使用采用硬掩模图案作为蚀刻掩模的第二蚀刻工艺，蚀 刻填隙在接触孔内部的钝化层。通过使用釆用硬掩模图案作为蚀刻掩模的 第三蚀刻工艺，蚀刻绝缘层的一部分以形成第二沟槽，由此完成由第一沟 槽和第二沟槽构成的第三沟槽。除去硬掩模图案和钝化层。
绝缘层可由氧化物材料形成。
钝化层可由底部抗反射涂层(BARC)材料形成。 第一沟槽具有可比第三沟槽浅5 ~ 50%的深度。
可实施第二蚀刻工艺，直至填隙在接触孔内部的钝化层的顶表面变得 至少低于第三沟槽的底部。
第二蚀刻工艺可使用干蚀刻法来实施，使得在第三硬l^模图案之下的 钝化层没有被蚀刻。
相对于绝缘层，第二蚀刻工艺可4吏用对钝化层具有高蚀刻选择性的气 体来实施。
第二蚀刻工艺可使用包括CF4气体和02气体的混合物或包括02气体 的蚀刻气体来实施。
第一蚀刻工艺和第二蚀刻工艺可^^用原位方法或异位(ex-situ)方法 实施。
在除去硬掩模图案和钝化层之后，还可实施清洗工艺。
图l是显示常规半导体器件的接触孔的照片；和图2A至21是说明根据本发明的形成半导体器件双镶嵌图案的方法的 截面图。
具体实施方式
将参考附图描述根据本发明的具体的实施方案。然而，本发明不限于 所述公开的实施方案，而是可以各种方式实施。提供所述实施方案以完成 本发明的公开并使得本领域技术人员理解本发明的范围。本发明由权利要 求的范围所限定。图2A至21是说明根据本发明的形成半导体器件双镶嵌图案的方法的 截面图。参考图2A，为半导体衬底200提供半导体器件元件如栅极图案TR。 在快闪器件情况下，栅极图案TR可以是存储单元、选择晶体管或高压晶 体管。在附图中，假设栅极图案TR是选择晶体管或高压晶体管。每一个栅极图案TR具有栅极绝缘层202、第一导电层204、介电层 206、第二导电层208和第三导电层210的堆叠结构。在第三导电层210 上形成第一硬掩模图案212。当栅极图案TR是选择晶体管或高压晶体管 时，如附图所示，第一导电层204和第二导电层208连接，从而与第三导 电层210 —起用作栅电极。第一导电层204可用作存储单元的浮置^f极电 极，第二和第三导电层208和210可用作存储单元的控制栅极电极。第二 导电层208通常由多晶硅形成，第三导电层210通常由金属制成以改善电 极的电阻。附图标记200a表示结。参考图2B，在栅极图案TR的侧壁上形成间隔物214。第一绝缘层216 在半导体衬底200、间隔物214和第一硬掩模层212的表面上形成。间隔 物214和第一绝缘层216可由氮化物层形成。参考图2C，为了层间绝缘，在第一绝缘层216上形成第二绝缘层218。 为了实施双镶嵌工艺的第一步，在第二绝缘层218上形成暴露出所述结 200a的一部分的第二硬掩模图案220。利用采用第二硬掩模图案220作为 蚀刻4^模的蚀刻工艺，蚀刻第二绝缘层218和第一绝缘层216直至暴露出 所述结200a，由此形成接触孔221。第二绝缘层218可由氧化物材料形成。参考图2D，除去第二硬掩模图案220。为了实施双镶嵌工艺的第二步，在第二绝缘层218上和接触孔221内形成钝化层222。在钝化层222上形 成第三硬掩模图案224。形成第三硬掩模图案224使得暴露出接触孔221。
钝化层222可由具有流动性的底部抗>11射涂层(BARC)材料形成， 使得填隙接触孔221的内部。当形成第三硬掩模图案224时，钝化层222 用作抗Jl射层，并且也用于防止在接触孔221底部的结200a在后续蚀刻工 艺中被蚀刻和损伤。
参考图2E，通过使用采用第三硬^t模图案224作为蚀刻掩模的第一蚀 刻工艺，蚀刻钝化层222的一部分和第二绝缘层218的一部分以形成第一 沟槽225a。在靠近第一沟槽225a底部的接触孔221的入口处的第二绝缘 层218上产生角状物300。由于在第一蚀刻工艺期间，在实施蚀刻的同时 在接触孔221周围形成聚合物层，在接触孔221的入口处保留的第二绝缘 层218的量比在其它部分处更大，所以产生角状物300。
实施第一蚀刻工艺直至沟槽的深度变成深度H2，该深度H2比器件设 计规则中设定的深度H1小5~50%。换言之，通过第一蚀刻工艺形成的 第一沟槽225a具有深度H2,该深度H2比器件的设计规则中设定的沟槽 深度H1浅5~50%。
参考图2F，使用采用第三硬掩模图案224作为蚀刻掩模的第二蚀刻工 艺，蚀刻填隙在接触孔221内的钝化层222。
可实施第二蚀刻工艺，直至填隙在接触孔221内的钝化层222的顶表 面变得低于在器件设计规则中设定的沟槽的深度Hl。第二蚀刻工艺可使 用干蚀刻法来实施，使得在第三硬掩模图案224之下的钝化层222没有被 蚀刻。在第二蚀刻工艺中，相对于第二绝缘层218，可使用对钝化层222 具有高度蚀刻选择性的气体。例如，在第二蚀刻工艺期间，蚀刻气体可包 括CF4气体和02气体的混合物或包括02气体。
第一蚀刻工艺和第二蚀刻工艺可使用原位方法或异位方法来实施。
参考图2G，通过使用采用第三硬掩模图案224作为蚀刻掩模的第三蚀 刻工艺，蚀刻第二绝缘层218到器件设计规则中设定的沟槽的深度Hl， 形成第二沟槽225b。因此，形成包括第一沟槽225a和第二沟槽225b的第 三沟槽225。
实施第三蚀刻工艺时，除去角状物300。这是由于就蚀刻特性而言在 棱角处比在平面上的蚀刻速率更快，使得锯齿状和突出的角状物300可容易地除去。参考图2H，除去第二绝缘层218上的第三硬掩模图案224和钝化层 222以;5L接触孔内部的钝化层222，由此形成包括:接触孔221和第三沟槽 225的双镶嵌图案400。参考图21,使用清洗工艺除去存在于双镶嵌图案400中及其周边部分 的颗粒。双镶嵌图案400内部用导电材料填隙，由此在接触孔221中形成 接触塞226a并且在第三沟槽225中形成线或接触垫226b。根据本发明，在形成沟槽的中间工艺中，除去在形成构成双镶嵌图案 的沟槽时所产生的角状物。因此，可完全地除去在形成双镶嵌图案之后实 施的清洗工艺中由于角状物而产生的颗粒源。因此，可防止由于颗粒导致 导致接触电阻增加，并且也可改善半导体器件成品率的降低。提出本文公开的实施方案以使得本领域技术人员容易地实施本发明， 并且本领域技术人员可以通过这些实施方案的组合实施本发明。因此，本 发明的范围不限于如上所述的实施方案，并且应解释为仅仅由所附权利要 求和它们的等同物所限定。
权利要求
1.一种形成半导体器件的双镶嵌图案的方法，所述方法包括在其上形成有半导体器件的元件的半导体衬底上形成绝缘层；在所述绝缘层中形成接触孔；在所述绝缘层上和所述接触孔内形成钝化层；在所述钝化层上形成硬掩模图案，其中所述硬掩模图案暴露出所述接触孔；使用采用所述硬掩模图案作为蚀刻掩模的第一蚀刻工艺，蚀刻所述钝化层的一部分和所述绝缘层的一部分以形成第一沟槽；使用采用所述硬掩模图案作为蚀刻掩模的第二蚀刻工艺来蚀刻所述钝化层，其中所述钝化层填隙在所述接触孔内；使用采用所述硬掩模图案作为蚀刻掩模的第三蚀刻工艺，蚀刻所述绝缘层的一部分以形成第二沟槽，由此形成包括所述第一沟槽和第二沟槽的第三沟槽；和除去所述第三硬掩模图案和所述钝化层。
2. 根据权利要求l所述的方法，其中所述绝缘层包含氧化物材料。
3. 根据权利要求l所述的方法，其中所述钝化层包含底部抗反射涂层 (BARC )材料。
4. 根据权利要求1所述的方法，其中所述第一沟槽具有比所述第三沟槽 浅5~50%的深度。
5. 根据权利要求1所述的方法，其中实施所述第二蚀刻工艺，直至填隙 在所述接触孔内的所述钝化层的顶表面变得至少低于所述第三沟槽的底 部。
6. 根据权利要求1所述的方法，其中所述第二蚀刻工艺使用干蚀刻法来 实施，使得在所述第三硬掩模图案之下的所述钝化层没有被蚀刻。
7. 根据权利要求l所述的方法，其中使用相对于所述绝缘层对所述钝化 层具有高蚀刻选择性的气体来实施所述第二蚀刻工艺。
8. 根据权利要求l所述的方法，其中所述第二蚀刻工艺使用蚀刻气体来 实施，所述蚀刻气体包括CF4气体和02气体的混合物或02气体。
9. 根据权利要求l所述的方法，其中所述第一蚀刻工艺和所述第二蚀刻 工艺^L用原位方法或异位方法来实施。
10. 根据权利要求l所述的方法，还包括在除去所述硬掩模图案和所述钝化层之后实施清洗工艺。
11. 一种形成半导体器件的双镶嵌图案的方法，所述方法包括 在半导M底上和在所述半导M底上形成的半导体器件的元件上形成绝缘层；在所述绝缘层中形成接触孔； 在所述绝缘层上和所述接触孔内形成钝化层；在所述钝化层上形成硬掩模图案，其中所述^y^模图案暴露出所述接使用采用所述硬掩模图案作为蚀刻^^模的第一蚀刻工艺，蚀刻所述钝 化层的一部分和所述绝缘层的一部分以形成第一沟槽，其中在邻近所述接 触孔的所述绝缘层上形成角状物；使用采用所述硬掩模图案作为蚀刻掩模的第二蚀刻工艺来蚀刻所述钝 化层，其中所述钝化层填隙所述接触孔；和使用采用所述硬4^模图案作为蚀刻4^模的第三蚀刻工艺，蚀刻所述绝 缘层以形成第二沟槽，由此形成包括所述第一沟槽和所述第二沟槽的第三 沟槽，其中通过所述第三蚀刻工艺除去在邻近所述接触孔的所述绝缘层上 形成的角状物。
12. 根据权利要求ll所述的方法，还包括 除去所述硬4^模图案和所述钝化层；和 在除去所述硬掩模图案和所述钝化层之后，实施清洗工艺。
13. 根据权利要求ll所述的方法，其中所述绝缘层包含氧化物材料。
14. 根据权利要求11所述的方法，其中所述钝化层包含底部抗反射涂层 (BARC)材料。
15. 根据权利要求ll所述的方法，其中所述第一沟槽具有比所述第三沟槽 浅5~50%的深度。
16. 根据权利要求11所述的方法，其中实施所述第二蚀刻工艺，直至填隙 在所述接触孔内的所述钝化层的顶表面变得至少低于所述第三沟槽的底 部。
17. 根据权利要求ll所述的方法，其中所述第二蚀刻工艺使用干蚀刻法来 实施，使得在所述第三硬掩模图案之下的所述钝化层没有被蚀刻。
18. 根据权利要求11所述的方法，其中使用相对于所述绝缘层对所述钝化 层具有高蚀刻选择性的气体来实施所述第二蚀刻工艺。
19. 根据权利要求11所述的方法，其中所述第二蚀刻工艺使用蚀刻气体来 实施，所述蚀刻气体包括CF4气体和02气体的混合物或02气体。
20. 根据权利要求ll所述的方法，其中所述第一蚀刻工艺和所述第二蚀刻 工艺^f吏用原位方法或异位方法来实施。
全文摘要
一种形成半导体器件双镶嵌图案的方法，包括在形成沟槽的中间工艺中除去当构成双镶嵌图案的沟槽形成时所产生的角状物。因此，可完全除去在形成双镶嵌图案之后所实施的清洗工艺中由于角状物而产生的颗粒源。因此，可防止由于颗粒导致的接触电阻的增加，并且也可改善半导体器件成品率的降低。
文档编号H01L21/768GK101409255SQ20081013253
公开日2009年4月15日 申请日期2008年7月15日 优先权日2007年10月10日
发明者玄灿顺 申请人:海力士半导体有限公司