专利名称：存储元件阵列的利记博彩app
技术领域：
本发明涉及一种存储元件阵列。
背景技术：
随着器件的小型化和密集化，现在需要对电子元件进一步小型化。例如， 己知一种开关元件，其开关操作是通过在彼此相距微小间隙(纳米间隙(nanogap))的两个电极之间施加电压来实现的。具体而言，例如己经发展了一种开关元件，这种开关元件由稳定材 料——二氧化硅和金制成，能够通过简单的制造方法——掩蔽蒸发来制造， 并且能够稳定地重复开关操作(例如参见日本特开No. 2005-79335)。为了将这种具有纳米间隙的开关元件应用于高密度存储器，必须将开关 元件排列成阵列。但是，如果只有开关元件排列成阵列，则会产生潜通路 (sneakpath)电流，这会导致难以读取、写入和删除数据的问题。因此，可考虑利用晶体管或二极管将开关元件从外部电路分离的方法， 例如就像一种存储单元(storage cell)，将由非线性电阻层以及绝缘层构成 的层叠膜与用于将层叠膜从外部电路分离的MOS晶体管结合起来(例如参见 日本特开No. Hei 7-106440)。但是，如果利用晶体管或二极管将具有纳米间隙的开关元件从外部电路 分离，则会导致以下问题因为杂质原子的数量严重影响开关元件的特性， 所以难以进行小型化；并且阵列化工艺的数量多，工艺复杂。发明内容本发明的目的是通过在存储元件阵列中使用具有纳米间隙的开关元件 作为存储元件的简单配置，来实现读取、写入以及删除数据的简化。根据本发明的第一方案，提供一种存储元件阵列，包括排列成阵列的多 个存储元件，其中所述存储元件是开关元件，每个开关元件包括纳米量级的间隙，其中通过在电极之间施加预定电压来产生电阻的开关现象，并且所述 存储元件阵列设置有隧道元件，所述隧道元件分别串联连接所述开关元件， 在施加所述预定电压时，每个所述隧道元件防止产生流向另一开关元件的潜 通路电流。根据本发明的第二方案，提供一种存储元件阵列，包括排列成阵列的多 个存储元件，其中所述存储元件是开关元件，每个开关元件包括纳米量级的 间隙，其中通过在电极之间施加预定电压来产生电阻的开关现象，所述存储 元件阵列设置有隧道元件，所述隧道元件分别串联连接所述开关元件，在施 加所述预定电压时，每个所述隧道元件防止产生流向另一开关元件的潜通路 电流，并且所述开关元件和所述隧道元件排列为在垂直方向上对准，并分别 通过导电保护膜相互连接。利用本发明，仅仅通过设置隧道元件这样的简单配置，就能够实现读取、 写入以及删除数据的简化，并且能够提高开关元件的开关操作的稳定性，以 及提高存储元件阵列的集成度。
根据下面给出的详细描述以及附图，本发明的上述以及其它目的、优点 和特征将被更加全面地理解，附图仅通过示例的方式给出，因此不是要作为 对本发明的限制的定义，其中图1是示例作为采用本发明的实施例的存储元件阵列的电路图；图2是示意性示出示例作为采用本发明的实施例的存储元件阵列的主要 部分的剖视图；图3是示出存储元件阵列中电流路径的示意图；图4是示出存储元件阵列中设置的隧道元件的电子特性的示意图；以及图5A和图5B是图3所示的电流路径的电路图。
具体实施方式
下文中参照附图描述本发明的具体实施例。但是本发明的范围不限于所 示实例。图1是示例作为采用本发明的实施例的存储元件阵列100的电路图。图2是示意性示出示例作为采用本发明的实施例的存储元件阵列100的主要部 分的剖视图。本实施例的存储元件阵列IOO是高密度存储器，其中，作为多个存储元件的多个开关元件70排列成阵列(二维阵列)，例如图l所示。在存储元件阵列100中，每个开关元件70串联连接每个隧道元件40， 例如图l所示。具体而言，例如图2所示，存储元件阵列100包括绝缘衬底10和第一 电极20，绝缘衬底10包括凹部10a，第一电极20设置在每个凹部10a中。 存储元件阵列100还包括设置在绝缘衬底10上表面上的绝缘材料30、设置 在每个第一电极20上表面上的隧道元件40、以及设置在每个隧道元件40上 表面上的导电保护膜50。存储元件阵列100还包括第二电极60和开关元件 70，第二电极60设置在每个导电保护膜50上方，开关元件70包括设置在 每个导电保护膜50与每个第二电极60之间的纳米间隙71。具体而言，绝缘材料30设置为例如与绝缘衬底10的上表面接触以覆盖 第一电极20，并设置有孔洞31，用于暴露第一电极20上表面的部分。每个隧道元件40例如设置在每个孔洞31中的第一电极20的上表面上。每个导电保护膜50例如设置在每个孔洞31中的每个隧道元件40的上 表面上。每个第二电极60例如设置在与其接触的绝缘材料30的上表面上，并设 置为通过覆盖孔洞31的开孔部分，将孔洞31的内部与空气隔离。此外，每 个第二电极60设置有第二电极突出部61，在覆盖孔洞31的开孔部分的部分 向导电保护膜50突出。每个第二电极突出部61的尖端例如位于每个孔洞31 的内表面。每个开关元件70包括纳米量级的间隙(纳米间隙71)，该间隙例如形成 在每个导电保护膜50的上表面与每个第二电极突出部61的尖端之间。每个 开关元件70例如由每个导电保护膜50的上表面和每个第二电极突出部61 的尖端组成。绝缘衬底10构成支撑部件，例如用于在上面设置存储元件阵列100的 电极(第一电极20)和绝缘材料30。绝缘衬底10的结构和材质(quality of material)没有特别限制。具体而言，绝缘衬底10的表面形状例如可以是平面或者非平坦表面，只要该表面包括用于设置第一电极20的凹部10a。此外，绝缘衬底10例如可以是硅等 材料制成的半导体衬底，其表面上有氧化物膜，或者可以是本身具有绝缘特 性的衬底。此外，作为绝缘衬底10的材质，例如玻璃、氧化物如二氧化硅 (Si02)、以及氮化物如氮化硅(SiN)是优选的，并且二氧化硅(Si02)是理想的材 料，因为它与第一电极20的粘合性大，并且在其制造过程中自由度大。绝缘材料30构成支撑部件，例如用于在存储元件阵列100的两种电极(第 一电极20和第二电极60)之间设置一个间隔。绝缘材料30的结构和材质没有特别限制。具体而言，绝缘材料30的表 面形状例如可以是平面或者非平坦表面，只要该表面包括孔洞31。此外，绝 缘材料30例如可以是在绝缘衬底10的一部分上面设置氧化物膜等材料，或 者可以是在绝缘衬底10的整个表面上除了去除了氧化物膜的部分之外设置 氧化物膜等材料。此外，作为绝缘材料30的材质，例如玻璃、氧化物如二 氧化硅(Si02)、以及氮化物如氮化硅(SiN)是优选的，并且二氧化硅(Si02)是理 想的材料，因为它与第一电极20、第二电极60的粘合性大，并且在其制造 过程中自由度大。每个第一电极20例如通过与每个第二电极60成为一对电极，配置为接 收施加预定电压，以使每个开关元件70进行开关操作。每个第一电极20的形状没有特别限制，只要第一电极20设置在绝缘衬 底10的凹部10a中，并且每个第一电极20的形状能够适当地和任意地改变。每个第一电极20的材质没有特别限制，但是优选地，至少是从例如金、 银、钼、钯、镍、铝、钴、铬、铑、铜、钨、钽、碳、以及它们的合金中选 择的一种。为了加强与绝缘衬底IO、绝缘材料30的粘合力，例如，可使用 两层或更多层不同的金属堆叠在它们每一个的上面作为这里的每个第一电 极20。具体而言，每个第一电极20例如可以是由铬和金组成的层叠(多层) 结构。每个隧道元件40防止例如在电极之间(一个第一 电极20与一个第二电极 60之间)施加预定电压的时候产生潜通路电流流向存储元件阵列100中包括 的另一个开关元件70。此外，每个隧道元件40例如通过每个导电保护膜50串联连接每个开关元件70，该导电保护膜50置于隧道元件40与开关元件70之间。每个隧道元件40的结构和材质没有特别限制，而是可使用任意元件， 只要该元件中能够观察到隧道效应(例如参见图4)。具体而言，例如以"金 属-几纳米厚的绝缘材料-金属"的方式，通过将绝缘材料置于金属之间来形 成每个隧道元件40。作为金属，例如优选金、银、铜、铝、钛、钩、以及镍， 但是并非特别限制于这些金属。此外，作为绝缘材料，例如优选八1203和MgO， 但是并非特别限制于由这些材料制成的绝缘材料。每个导电保护膜50例如通过与第二电极60的每个第二电极突出部分61 配对，使得每个开关元件70能够进行开关操作。此外，每个导电保护膜50例如将每个隧道元件40与每个开关元件70(纳 米间隙71)分离开。由此能够提高开关元件70开关操作的稳定性。每个导电保护膜50的结构和材质没有特别限制。具体而言，每个导电 保护膜50的表面形状例如可以是平面或者非平坦表面。此外，作为导电保 护膜50的材质，例如优选从金、银、钼、钯、镍、铝、钴、铬、铑、铜、 碳、以及它们的合金中选择的至少其中一种；更优选从钨、钽、钛、以及它 们的合金中选择的至少其中一种，钨、钽、钛在化学上稳定并且熔点高。第二电极60例如通过与每个第一电极20配对，适于接收施加预定电压， 以使每个开关元件70进行开关操作。然后，第二电极60例如通过与导电保护膜50的上表面配对，使得开关 元件70能够进行开关操作。第二电极60的形状没有特别限制，只要该形状包括第二电极突出部分 61，并且能够适当地和任意地改变。第二电极60的材质没有特别限制，但是例如从金、银、鉑、钯、镍、 铝、钴、铬、铑、铜、钨、钽、碳、以及它们的合金中选择的至少其中一种。 为了加强与绝缘材料30的粘合力，可将两层或更多层不同的金属层叠起来 用作这里的每个第二电极60。具体而言，每个第二电极60可配置为例如由 铬和金组成的层叠(多层)结构。每个开关元件70例如是包括量级为纳米的间隙(纳米间隙71)的元件， 其中，通过在电极之间(每个第一电极20与每个第二电极60之间)施加预定 电压，会发生电阻的开关现象(switchingphenomenon)。每个纳米间隙71的宽度，即每个导电保护膜50的上表面与每个第二电极突出部分61的尖端之间的距离(间隙)G例如优选在O nm<G《13 nm的范 围内，更优选在0.8nnKG〈.2nm的范围内将距离G的上限值设定为13nm的原因是，例如，如果通过掩蔽蒸发工 艺形成间隙，则在大于13 nm的间隙间距中不发生开关动作。另一方面，将距离G的下限值设定为大于O nm的值的原因是，如果将 距离G设定为0 nm，则该状态意味着导电保护膜50与第二电极60短路。 顺便提及，用显微镜测量难以确定下限值，但是可以将下限值视作能够产生 隧道电流的最小距离。也就是说，下限值是能够观察到量子力学隧道效应的 距离的理论值，此时开关元件70的伏安特性不遵守欧姆定律。顺便提及，将电阻值代入隧道电流的理论公式，會巨够获得0.8 nm<G<2.2 nm的范围作为间隙间距的计算结果。此外，每个纳米间隙71(导电保护膜50的上表面与第二电极突出部分61 的尖端之间)的直流电电阻优选为例如大于UQ并小于IOTQ，更优选为大于iom。将电阻的上限值设定为ioro的原因是，在ioro以上时不发生开关动作。另一方面，将电阻的下限值设定为uq的原因是，在当前条件下电阻不 会低于lm ，因此将lm的值设定为下限。顺便提及，如果将开关元件70视作开关，则在开关的断开状态下电阻 越高，开关就越好。因此，上限值优选为较高的值。但是，如果开关元件70在导通状态下的电阻为"Q，则容易流过量级为几个mA的电流，从而存在 损坏其它元件的可能性。因此，优选将下限值设定为大约l(UQ。顺便提及，例如可以在导电保护膜50的上表面与第二电极突出部分61 的尖端相对的每个区域中，形成每个导电保护膜50的上表面与每个第二电 极突出部分61的尖端之间纳米量级的一个或多个相邻部分(纳米间隙71)。此外，在每个导电保护膜50的上表面与每个第二电极突出部分61的尖 端之间可形成岛部(沙丘部分)，岛部例如由导电保护膜50和第二电极60的 成分制成。在这种情况下，每个岛部与每个表面以及尖端之间的关系唯一所 要求的是，例如在每个导电保护膜50的上表面与每个岛部之间以及在每个第二电极突出部分61的尖端与岛部之间形成预定间隙(纳米间隙71)，并且 每个导电保护膜50的上表面与每个第二电极突出部分61的尖端不短路。 下面描述存储元件阵列100的制造方法。例如通过以下步骤制造存储元件阵列100: (a)在绝缘衬底10的凹部10a 中制作第一电极20; (b)制作绝缘材料30以覆盖第一电极20，并在绝缘材 料30中形成孔洞31以暴露出第一电极20上表面的一部分；(c)在孔洞31 中，在第一电极20的上表面上制作隧道元件40; (d)在孔洞31中，在隧道 元件40的上表面上制作导电保护膜50;以及(e)通过掩蔽蒸发工艺在绝缘材 料30的上表面上、在孔洞31的开孔部分中、以及在孔洞31的内部制作第 二电极60，从而形成包括纳米间隙71的开关元件70。例如，可使用光刻、干蚀刻、湿蚀刻、以及举离工艺进行存储元件阵列 100(第一电极20和第二电极60)、隧道元件40、导电保护膜50等部件的布 线的图案制作。顺便提及，存储元件阵列IOO的上述制造方法仅仅是一个实例，本发明 的制造方法并不限于该方法。下面参照图3至图5B描述存储元件阵列100的特性。例如图3所示，假定在存储元件阵列100中有4对以上开关元件70和 隧道元件40排列成阵列(二维阵列)。如果存储元件阵列不设置隧道元件40，只以阵列方式设置开关元件70， 则向电流路径A(图3中粗线所示路径)施加预定电压(例如"V")时，因为除 了要成为目标的电流路径A以外的潜通，所以电流也流过电流路径B(图3 中虚线所示路径)。另一方面，在像本发明的存储元件阵列100 —样，成对的开关元件70 和隧道元件40排列成阵列的情况下，当向电流路径A施加预定电压("V") 时，电流只流过要成为目标的电流路径A。这种现象是因为隧道元件40的电子特性所致，因此使得隧道元件40的 伏安曲线例如绘出图4所示的非线性曲线。此外，这种现象还因为这样一个 事实所致在存储元件阵列100中，排列成阵列的隧道元件40(每个开关元 件70与每个隧道元件40构成的对)相互串联连接，例如图5B所示。例如图5A所示，因为电流路径A上隧道元件40的数量为一个，所以施加的电压"V"被施加给该隧道元件40。因此，与电压"V"相应的电流"Ia"流过电流路径A，例如图4所示。另一方面，例如图5B所示，因为电流路径B上隧道元件40的数量为三 个，所以施加的电压"V/3"被施加给每个隧道元件40。因此，与电压"V/3" 相应的电流"Ib"流过电流路径B，例如图4所示。因此，通过根据隧道元件40的电子特性来设定要施加的电压，禾U用电 流"Ia"与"Ib"之间的差异，能够防止潜通路电流(例如流过电流路径B的 电流)。顺便提及，虽然为了方便起见，在图5A和图5B中省略了开关元件70， 但是不必说电流路径A和电流路径B的电路上也存在开关元件70。根据本发明上述的存储元件阵列100，开关元件70排列成阵列，每个开 关元件70具有纳米量级的间隙(纳米间隙71)，其中通过向电极(每个第一电 极20和每个第二电极60)施加预定电压而产生电阻的开关现象；存储元件阵 列100设置有隧道元件40，每个隧道元件40串联连接每个开关元件70，这 样在施加预定电压的时候能够防止发生流向其它开关元件70的潜通路电流。也就是说，仅仅通过设置隧道元件40的简单配置，就能够实现读取、 写入、以及删除数据的简化。此外，因为开关元件70是这样的元件类似于隧道元件40，在每个开 关元件70中能够观察到隧道效应，所以开关元件70与隧道元件40具有良 好的亲和性(affinity)。因此，在开关元件70与隧道元件结合而不是与晶 体管和二极管结合的情况下，开关元件70能够稳定地重复开关操作。此外，根据本发明的存储元件阵列100，每个开关元件70和每个隧道元 件40通过导电保护膜50相连接。也就是说，开关元件70和隧道元件40被导电保护膜50相互隔离，因 此能够提高开关元件70的开关操作的稳定性。此外，根据本发明的存储元件阵列100，每个开关元件70和每个隧道元 件40排列为在垂直方向(也就是与绝缘衬底10的上表面几乎垂直的方向)上 对准。也就是说，共同构成每个开关元件70的导电保护膜50(导电保护膜50 的上表面)和第二电极突出部分61(第二电极突出部分61的尖端)排列为在垂电保护膜50和隧道元件40排列为在垂直方向上对准。 因此能够提高存储元件阵列100的集成度。顺便提及，本发明并不限于上述实施例，而是能够对设计做各种改进和 改变，而不脱离本发明的精神和范围。导电保护膜50不是必须设置。如果不设置导电保护膜50，则每个隧道 元件40的上表面和每个第二电极突出部分61的尖端构成每个开关元件70。虽然共同构成每个开关元件70的导电保护膜50和第二电极突出部分61 排列为在垂直方向上对准，并且导电保护膜50和每个隧道元件40排列为在 垂直方向上对准，但是它们的排列并不限于这种方式。例如，导电保护膜50 和第二电极突出部分61可排列为在横向上对准，或者导电保护膜50和隧道 元件40可排列为在横向上对准。在上述实施例中示例的存储元件阵列100的每个部分的配置和形状仅仅 是实例，但是配置和形状并不限于上述这些实例。根据本发明优选实施例的第一方案，提供一种存储元件阵列，包括排列 成阵列的多个存储元件，其中，存储元件是开关元件，每个开关元件包括纳 米量级的间隙，其中通过在电极之间施加预定电压来产生电阻的开关现象， 并且存储元件阵列设置有隧道元件，隧道元件分别串联连接开关元件，在施 加该预定电压时，每个隧道元件防止产生流向另一开关元件的潜通路电流。优选地，在存储元件阵列中，开关元件和隧道元件分别通过导电保护膜 相互连接。根据本发明优选实施例的第二方案，提供一种存储元件阵列，包括排列 成阵列的多个存储元件，其中，存储元件是开关元件，每个开关元件包括纳 米量级的间隙，其中通过在电极之间施加预定电压来产生电阻的开关现象， 并且存储元件阵列设置有隧道元件，隧道元件分别串联连接开关元件，在施 加该预定电压时，每个隧道元件防止产生流向另一开关元件的潜通路电流， 开关元件和隧道元件排列为在垂直方向上对准，并且分别通过导电保护膜相 互连接。根据本发明，在包括排列成阵列的多个存储元件的存储元件阵列中，每 个存储元件是包括纳米量级的间隙的开关元件，其中通过在电极之间施加预 定电压来产生电阻的开关现象，并且存储元件阵列设置有与开关元件串联连ii接的隧道元件，在施加该预定电压时，隧道元件防止产生流向另一开关元件 的潜通路电流。也就是说，仅仅通过设置隧道元件这样的简单配置，就能够实现读取、 写入以及删除数据的简化。虽然示出并描述了各种示例性实施例，但是本发明并不限于所示的实施 例。因此，本发明的范围应当只由随附权利要求书的范围所限定。
权利要求
1、一种存储元件阵列，包括排列成阵列的多个存储元件，其中所述存储元件是开关元件，每个开关元件包括纳米量级的间隙，其中通过在电极之间施加预定电压来产生电阻的开关现象，并且所述存储元件阵列设置有隧道元件，所述隧道元件分别串联连接所述开关元件，在施加所述预定电压时，每个所述隧道元件防止产生流向另一开关元件的潜通路电流。
2、 如权利要求1所述的存储元件阵列，其中，所述开关元件与所述隧 道元件分别通过导电保护膜相互连接。
3、 一种存储元件阵列，包括排列成阵列的多个存储元件，其中 所述存储元件是开关元件，每个开关元件包括纳米量级的间隙，其中通过在电极之间施加预定电压来产生电阻的开关现象；所述存储元件阵列设置有隧道元件，所述隧道元件分别串联连接所述开 关元件，在施加所述预定电压时，每个所述隧道元件防止产生流向另一开关 元件的潜通路电流，并且所述开关元件和所述隧道元件排列为在垂直方向上对准，并且分别通过 导电保护膜相互连接。
全文摘要
本发明公开了一种存储元件阵列，包括排列成阵列的多个存储元件，其中所述存储元件是开关元件，每个开关元件包括纳米量级的间隙，其中通过在电极之间施加预定电压来产生电阻的开关现象，并且所述存储元件阵列设置有隧道元件，所述隧道元件分别串联连接所述开关元件，在施加所述预定电压时，每个所述隧道元件防止产生流向另一开关元件的潜通路电流。利用本发明，仅仅通过设置隧道元件这样的简单配置，就能够实现读取、写入以及删除数据的简化，并且能够提高开关元件的开关操作的稳定性，以及提高存储元件阵列的集成度。
文档编号H01L27/24GK101330093SQ20081012533
公开日2008年12月24日 申请日期2008年6月20日 优先权日2007年6月22日
发明者古田成生, 增田雄一郎, 小野雅敏, 高桥刚 申请人:株式会社船井电机新应用技术研究所;船井电机株式会社