专利名称：栅极介质层及其制造方法、半导体器件及其制造方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种栅极介质层及其制 造方法、半导体器件及其制造方法。
背景技术：
自金属氧化物半导体晶体管发明以来，氧化硅由于与硅、多晶硅良 好的集成特性， 一直作为栅极介质层最主要的材料。随着集成度的提高， 栅极尺寸越来越小，相应的，作为栅极介质层的氧化硅层的厚度也需要 不断的减薄，这对形成的氧化硅层的厚度均匀性、缺陷控制以及抗击穿 能力等膜层特征的要求也越来越高，从而对氧化硅层的制造工艺提出了 更高的要求，现有的制造氧化硅的方法形成的栅极介质层已经不能满足
在90nm及其以下的技术节点对栅极介质层电学特性的要求。
专利号为US 6555485 Bl的美国专利公开了 一种形成栅极介质层的 方法。图1至图3为所述美国专利公开的形成栅极介质层的方法各步骤相 应的剖面结构示意图。
请参考图l,首先提供半导体衬底IOO，在所述半导体村底100上形成 氧化石圭层200。
接着，请参考图2，对所述氧化硅200表面进行氮化处理，使得所述 氧化硅层200中掺入氮，形成氮氧硅化合物层300，其中，对所述氧化硅 200表面进行氮化的工艺为等离子体氮化(PlasmaNitridation)。
然后，对所述氮氧硅化合物层300执行高温退火工艺，如图3所示， 使所述氮氧硅化合物300暴露于氧气或一氧化氮400气氛中，在600至1000 度的高温下执行退火工艺。
上述方法通过氧化工艺-氮化工艺-退火工艺形成栅极介质层，形成的 氧化硅层中含有氮，可提高氧化硅层的抗击穿能力。
所述的方法中，通过等离子氮化来在氧化硅层中掺入氮，形成含氮 的氧化硅层。然而，等离子体氮化工艺无法控制掺入氧化硅层中的氮的分布，也就无法有目的的形成一定分布的含氮的氧化硅。从而也就无法 形成不同性能的半导体器件。
发明内容
本发明提供一种栅极介质层及其制造方法、半导体器件及其制造方 法，本发明能够根据需要调节栅极介质层中氮的分布。
本发明提供的一种栅极介质层的形成方法，包括 提供基底，在所述基底上具有氧化硅层； 对所述氧化硅层执行氮化工艺，形成含氮的氧化硅层； 其中，
所述氮化工艺至少有一步为离子注入氮化工艺。
可选的，在执行所述的离子注入氮化工艺之前，先在所述氧化硅层 上形成緩沖层；并在执行完所述离子注入氮化工艺之后去除所述緩冲 层。
可选的，所述緩冲层为氮化硅或碳化硅或其它介质层。
可选的，所述氮化工艺分为两步进行，其中，第二步为所述的离子 注入氮化。
可选的，所述第一步氮化工艺为高温炉管氮化、快速热处理氮化、 低温等离子体氮化或去耦等离子体氮化中的 一种。 可选的，所述离子注入氮化工艺分为多次进行。 可选的，所述离子注入氮化工艺中注入时的能量小于10eV。 可选的，所述离子注入氮化工艺中注入的能量为4eV。 可选的，进一步包括对执行完氮化工艺的氧化硅层执行退火工艺。 可选的，所述退火工艺为高温炉管退火或快速热退火。 本发明还提供一种半导体器件的制造方法，包括 提供基底；
在所述基底上形成氧化硅层；
对所述氧化硅层执行氮化工艺，形成含氮的氧化硅层；在所述含氮的氧化硅层上形成栅极；
在所述栅极侧壁形成侧壁层，在所述栅极侧壁的基底中形成源极和
漏极；其中，
所述氮化工艺至少有一步为离子注入氮化工艺。
可选的，执行所述离子注入氮化工艺之前，先在所述氧化硅层上形 成緩冲层，并在执行所述离子注入氮化工艺之后，去除所述緩冲层。 可选的，所述离子注入工艺中注入时的能量小于10eV。
本发明还提供一种栅极介质层，包括氧化硅层，所述氧化硅层中掺 有杂质氮，所述氧化硅层至少经过一次离子注入氮化处理。
本发明还提供一种半导体器件，包含所述的栅极介质层。
与现有技术相比，上述技术方案的其中一个具有以下优点
通过离子注入氮化工艺，能够灵活控制掺入的氮的浓度，并能够控 制氮的浓度分布，从而可根据需要形成不同电学特征的膜层作为栅极介 质层；有利于改善形成的4册纟及介质层的膜层特性，改善形成的器件的电 学特性；
上述技术方案的另外一个具有以下优点
在进行离子注入氮化工艺时，为避免注入的氮离子穿透氧化硅层， 影响形成的栅极介质层的膜层特性，在执行离子注入工艺之前先形成緩 冲层作为保护层，减緩注入的离子的速率，避免或减少在离子穿透氧化 硅层现象，有助于形成电学性能更加稳定的栅极介质层；并在完成所述 离子注入氮化工艺之后，去除该緩冲层；不会对形成的栅极介质层造成 影响；
上述技术方案的另外一个具有以下优点
在进行离子注入氮化工艺之前，先执行第一步氮化工艺，形成氮氧 化硅层作为緩沖层，用于减緩离子注入工艺时注入的离子的速率，避免 或减少离子穿透氧化硅层现象，有助于形成电学性能更加稳定的栅极介 质层；而且，以所述氮氧化硅层作为緩冲层，在执行完离子注入氮化工 艺后，不必将该氮氧化硅层去除，该氮氧化硅层经过退火后可是作为棚-极介质层的一部分，使得工艺简化；
上述技术方案的另外一个具有以下优点
为避免离子注入时注入的离子穿透氧化硅层，所述离子注入氮化工 艺中注入时的能量可小于10eV,避免或减少在离子穿透氧化硅层现象， 有助于形成电学性能更加稳定的栅极介质层。
图1至图3为现有的一种形成栅极介质层的方法各步骤相应结构的 剖面示意图4至图5为本发明的栅极介质层的形成方法的第一实施例的各步 骤相应结构的剖面示意图6至图8为本发明的栅极介质层的形成方法的第三实施例的各步 骤相应结构的剖面示意图9至图11为本发明的4册极介质层的形成方法的第四实施例的各 步骤相应结构的剖面示意图12为本发明的半导体器件的制造方法的实施例的流程图。
具体实施例方式
下面结合附图对本发明的具体实施方式
^f故详细的it明。
随着半导体集成电路制造工艺的日益发展，栅极尺寸越来越小，栅 极介质层的厚度也越来越薄，对栅极介质层的厚度均匀性以及电学特性 要求也越来越高，单一 的氧化硅作为栅极介质层材料已经不能满足对器 件性能日益提高的要求。本发明提供一种作为栅极介质层的含氮的氧化 硅层的制造方法，并能够根据需要调节和控制氧化硅层中氮的含量及分 布。
本发明还提供一种栅极介质层，该栅极介质层是通过本发明的含氮 的氧化硅的制造方法获得的。
本发明还提供其中半导体器件的制造方法，其中，所述的半导体器 件的制造方法中，栅极介质层是通过本发明的含氮的氧化硅的制造方法 获得的。
7本发明还提供一种半导体器件，该半导体器件包含有本发明提供的 栅极介质层。描述。
实施例一
图4至图5为本发明的栅极介质层的制造方法的第一实施例的制造 方法的各步骤相应的结构的剖面示意图。
请参考图4，首先，提供基底10，在所述基底10上具有氧化硅层12。
其中，所述基底IO可以是半导体材料，例如，单晶硅、多晶硅或 非晶硅中的一种，也可以是绝缘层上硅(Silicon On Insulator, SOI)结构 或硅上外延层结构。在所述基底10中可以掺入N型杂质或P型杂质。
所述氧化硅层12的形成方法包括但不限于高温炉管氧化、快速热 退火氧化或原位水蒸气产生氧化(ISSG)工艺。
在所述基底IO上形成氧化硅层12之前，可选的，可以先对所述基 底IO表面进行预清洗，去除基底IO表面的自然氧化层或其它污染物、 杂质、颗粒等。这是由于基底10暴露在空气中会在表面形成自然氧化 层，该自然氧化层的厚度均匀性以及膜层特性均较差，为避免该自然氧 化层对后续形成的栅极介质层膜层特性以及该栅极介质层对基底10的 粘附性的影响，需要将该自然氧化层去除。通常的去除方法为湿法腐蚀， 例如BOE或HF或RCA清洗等。
执行完所述的清洗之后，执行氧化工艺，形成氧化硅层12。在其 中的一个实施例中，形成所述氧化爿眭层12的工艺为ISSG工艺。
其中，ISSG为一种湿法氧化工艺，其不同于现有通过氢气在氧气 中燃烧生成水蒸汽、并将该水蒸气通入反应腔室的湿法氧化工艺；
ISSG将氢气和氧气(或N20)按一定的比例通入反应腔室中，并 在所述反应腔室中的基底的高温表面发生反应生成H20、 OH以及氧原 子，所述氧原子与基底表面发生反应，生成氧化硅层12。所述ISSG的氧化速率与所述反应腔室中的氧原子的含量具有较大
的关系，通过控制氧原子的含量可控制所述ISSG氧化的速率，该ISSG
Cl的气体作为辅助气体，相对增大反应速率。ISSG工艺能够形成厚度 均匀、膜层特性好的氧化硅层。
需要说明的是，所述的氧化硅层12也可以通过其它工艺形成，包 括氧化工艺或沉积工艺，这里不再赘述。
接着，对所述氧化硅层12进行氮化处理，形成含氮的氧化硅层13, 请参考图5。
在氧化硅层12中掺入氮杂质作为栅极介质层，可以减小后续形成 的栅极到基底10的隧道漏电流、阻止栅极中的掺杂离子穿透栅极介质 层并提高形成的栅极介质层的击穿电压，从而提高形成的器件的性能和 稳定性。
在现有的方法中，对所述氧化硅层12进行氮化处理的工艺一般为 高温炉管氮化或快速热退火氮化，以及等离子体氮化。所述的氮化工艺 均无法控制氮在氧化硅层12中分布，而氮在氧化硅层12中的分布会影 响形成的栅极介质层的电学特性。
本实施例中，采用离子注入氮化工艺，即通过离子注入工艺将氮掺 入到氧化硅层中，如图5所示，形成含氮的氧化硅层13,该含氮的氧化 硅层13即为后续形成的器件的棚-极介质层。离子注入工艺可以通过调 节离子注入时的能量以及剂量来调节和控制掺入氧化硅层中的浓度分 布。
在离子注入工艺中，将所述的基底10放置入离子注入设备的反应 腔室中，在反应腔室中通入反应气体，例如，N2或其它的含氮的气体。 通过射频或微波的激发，将所述的反应气体电离，生成等离子体，并将 所述等离子体加速后注入氧化硅层12中。
从而，通过离子注入氮化工艺，能够灵活控制掺入的氮的浓度，并 能够控制氮的浓度分布，可根据需要形成不同电学特征的膜层作为栅极介质层。有利于改善形成的栅极介质层的膜层特性，改善形成的器件的 电学特性。
完成离子注入工艺后，对所述含氮的氧化硅层执行退火工艺，使所
述氧化硅层中的氮进行再分布，并使氮与硅或氧结合成Si-N或O-N键； 其次，修复在离子注入工艺中对氧化硅层12造成的离子注入损伤。其 中，所述退火工艺可以是本领域技术人员所习知的高温炉管退火或快速 热退火工艺，这里不再赘述。
实施例二
通过一次离子注入氮化工艺，氧化硅层中的氮可能不能达到所需要 的分布，本实施例中，所述离子注入氮化工艺可以分为多次进行。可选 的，在每一次离子注入氮化工艺中，注入的能量不同或注入的剂量不同， 或注入的能量和剂量均不同，从而形成氮浓度分布满足要求的氧化硅 层。这里不再赘述。
实施例三
随着半导体制造工艺的不断进步，栅极介质层的厚度越来越薄；相 应，在形成含氮的氧化硅层的栅极介质层时，氧化硅层的厚度也不断减 薄，例如，在65nm的技术节点时，氧化硅层的厚度仅为12A,在45nm 时，氧化硅层的厚度会更薄。如此薄的氧化硅层，在采用离子注入氮化 工艺时，注入的氮离子会产生穿透氧化硅层的现象，从而会影响形成的 栅极介质层的膜层特性。本实施例中，通过在待掺杂的氧化硅层上先形 成緩冲层(buffer layer)来改善氮离子穿透氧化硅层的问题。
图6至图8为本发明的栅极介质层的制造方法的第三实施例的各步 骤相应结构的剖面示意图。
请参考图6,在具有氧化硅层12的基底10上，形成緩冲层16。
其中，所述緩沖层16用于减緩对氧化硅层12进行离子注入氮化时， 注入的离子的速率，从而防止注入的离子穿透所述氧化硅层12,也减小 对注入的离子对氧化硅层12的损伤。
在选择緩冲层16的材料和厚度时，首先要保证注入的离子能够穿透或部分离子能够穿透该緩冲层16,可以到达氧化硅层12;其次，还 要保证能够减緩离子的速率，使得注入的离子能量减小。
在其中的一个实施例中，所述緩冲层16可以是氮化硅层。该氮化 硅层可以通过沉积工艺形成，具体得，可以通过化学气相沉积或原子层 沉积工艺形成。
在另外的实施例中，所述緩冲层16可以是碳化硅。
需要说明的是，这里以氮化硅或碳化硅作为具体的例子来说明緩沖 层，并非说明该緩冲层仅仅可以选用上述的两种材质，而应当理解为所 述緩冲层16的材料可以是所有能够减緩注入的离子的速率而又保证有 离子能够穿透的材料。
形成所述緩冲层16之后，对所述氧化硅层12执行离子注入氮化工 艺，请参考图7,形成含氮的氧化硅层13,该含氮的氧化硅层13即为 后续形成的器件的栅极介质层。根据需要调整注入时的能量和剂量，形 成浓度及分布满足要求的含氮的氧化硅层。
可选的，所述的离子注入氮化工艺也可以分为多次执行，这里不再 赘述。
完成所述的离子注入工艺之后，去除所述缓冲层16，请参考图8。 去除所述緩沖层16的方法可以是干法刻蚀或湿法刻蚀。例如，当所述 緩沖层16为氮化硅时，可以采用干法刻蚀，刻蚀气体可以是含氟的气 体，如CF4、 SiF4、 NF3、 CHF3或C2F6;还可以采用湿法刻蚀，刻蚀溶 液为磷酸。
在采用所述的方法去除緩冲层16时，要尽量避免损伤该緩沖层16 下面含氮的氧化硅层13。
去除所述緩冲层16后，执行退火工艺，对所述含氮的氧化硅层13 执行退火工艺，使氧化硅层中的氮进行再分布，并使氮与硅或氧结合成 Si-N或O-N键；其次，通过退火工艺还可以j务复在离子注入工艺中对 氧化硅层12造成的离子注入损伤。其中，所述退火工艺可以是本领域 技术人员所习知的高温炉管退火或快速热退火工艺。在其中的一个实施例中，所述退火在氮气中进行，所述退火的温度
可以是800至1100度。
在另外的实施例中，去除所述緩沖层16的工艺也可以在退火之后 进行，这里不再赘述。
通过离子注入氮化工艺，能够灵活控制掺入的氮的浓度，并能够控 制氮的浓度分布，可根据需要形成不同电学特征的膜层作为栅极介质 层；有利于改善形成的栅极介质层的膜层特性，改善形成的器件的电学 特性。
此外，在进行所述的离子注入氮化工艺时，为避免注入的氮离子穿 透氧化硅层，影响形成的栅极介质层的膜层特性，在执行离子注入工艺 之前先形成緩冲层作为保护层，减緩注入的离子的速率，并在完成所述 离子注入氮化工艺之后，去除该緩冲层。
实施例四
为避免由于氧化硅层太薄，离子注入氮化时注入的离子穿透该氧化 硅层，在执行离子注入氮化之前，可以先对所述氧化硅层执行一步其它 的氮化工艺，例如，高温炉氮化工艺、快速热退火氮化工艺或等离子体 氮化工艺，在氧化硅层表面先形成氮氧化硅层，然后再执行等离子体氮 化工艺。
此外，所述的两步氮化工艺结合形成含氮氧化^e圭层的方法中，所述 等离子氮化工艺也是对第一步氮化工艺形成的膜层中氮的含量和分布 的进一步调整，以形成满足要求的含氮的氧化硅层。
下面结合图9和图11进行详细描述。
请参考图9,提供具有氧化硅层12的基底10,对所述氧化硅层12 执行第一步氮化工艺，在所述氧化硅层12表面形成一薄层氮氧化硅层 18。
其中，所述氮化工艺包括但不限于高温炉氮化工艺、快速热退火氮 化工艺或等离子体氮化工艺。所述等离子体氮化包括但不限于低温等离 子体氮化(Low Temperature Plasma Nitridation )或去耦等离子体氮化(Decoupled Plasma Nitridation, DPN )。所述的低温等离子体氮化的工 艺还可以是远程等离子体氮化(Remote Plasma Nitridation， RPN )。
下面以DPN为例来说明第一步氮化工艺。
在所述DPN工艺中，向工艺腔室中通入含氮的气体，所述含氮的 气体为N2,或N2与He的混合气体；然后将射频作用于所述气体，使 其电离，在工艺腔中产生含氮离子。
工艺腔中的含氮离子与氧化硅层12表面发生碰撞，植入所述氧化 硅层12表面或表面以下，经过退火后植入的氮与氧化硅层12中的氧或 硅反应，从而形成氮氧化石圭层18。
在其中的一个实施例中，DPN的射频源的功率为0至2000W,工 艺腔的压力为5至200mTorr， N2流量为100sccm至lslm，所述去耦等 离子体氮化的时间约为1至120s。
形成氮氧化硅层18后，请参考图10,执行离子注入氮化工艺，向 所述氧化硅层12中注入氮离子，并通过离子注入的能量和剂量调整注 入的氮在所述氧化硅层12中的含量以及分布，形成满足要求的含氮的 氧化硅层13,所述的含氮的氧化硅层13即为后续形成的器件的栅极介 质层。
可选的，所述的离子注入氮化工艺也可以分为多次执行，这里不再 赘述。
由于在执行离子注入氮化工艺之前，已经先形成了氮氧化硅层18, 所述氮氧化硅层18可以减緩离子注入工艺时注入的速率，从而可避免 或减少离子穿透氧化硅层12现象，有助于形成电学性能更加稳定的栅 极介质层。此外，以所述氮氧化硅层18作为缓冲层，在执行完离子注 入氮化工艺后，该氮氧化硅层18不必去除，而是作为栅极介质层的一 部分。相对于实施例三，使得工艺简化。
此外，本实施例中的两步氮化工艺结合的方法中，也可以;现第二步 的离子注入工艺为对第一步氮化工艺的补充和对第一步氮化工艺形成 的膜层中氮的含量和分布的进一步调整，通过二者结合以形成满足要求的含氮的氧化硅层。
接着，请参考图11，对所述含氮的氧化硅层13执行退火工艺，使
所述氧化硅层中的氮进行再分布，并使氮与硅或氧结合成Si-N或O-N 键；其次，通过退火工艺也可修复在离子注入工艺中对氧化硅层12造 成的离子注入损伤。其中，所述退火工艺可以是本领域技术人员所习知 的高温炉管退火或快速热退火工艺。
通过离子注入氮化工艺，能够灵活控制4参入的氮的浓度，并能够控 制氮的浓度分布，从而可根据需要形成不同电学特征的膜层作为栅极介 质层；有利于改善形成的栅极介质层的膜层特性，改善形成的器件的电 学特性。
此外，在进行所述的离子注入氮化工艺之前，先执行第一步氮化工 艺，形成氮氧化硅层作为緩冲层，用于减緩离子注入工艺时注入的速率， 避免或减少离子穿透氧化硅层现象，有助于形成电学性能更加稳定的栅 极介质层。而且，以所述氮氧化硅层作为緩冲层，在执行完离子注入氮 化工艺后，不必将该氮氧化硅层去除，该氮氧化硅层经过退火后可是作 为栅极介质层的一部分。使得工艺简化。
在上述的实施例中，为避免离子注入时注入的离子穿透氧化硅层， 所述离子注入氮化工艺中注入时的能量可小于10eV。在其中的一个实 施例中，所述离子注入氮化工艺中注入的能量为4eV。 一般的，当等离 子体中离子的密度变化时，离子的能量也会相应变化，可以采用习知的
改变等离子体的密度的方法改变注入时的离子的能量。也可以采用其它 的方法减小注入时离子的能量，这里不再赘述。
本发明还提供一种半导体器件的制造方法，图12为本发明的半导 体器件的制造方法的实施例的流程图。
请参考图12,步骤S100为提供基底。
步骤S110为在所述基底上形成氧化硅层。
步骤S120为对所述氧化硅层执行氮化工艺，形成含氮的氧化硅层。 所述氮化工艺至少有一步为离子注入氮化工艺。所述的等离子体氮化工艺包括但不限于上述的实施例一至实施例四的工艺，这里不再赘 述。
步骤S130为在所述含氮的氧化硅层上形成栅极。
步骤S140为在所述栅极侧壁形成侧壁层，在所述栅极侧壁的基底 中形成源极和漏才及。
本发明还提供一种栅极介质层，所述的栅极介质层为含氮的氧化硅 层，其中，所述对册极介质层至少经过一次等离子体氮化，所述的等离子 体氮化工艺包括但不限于上述的实施例一至实施例四的工艺，这里不再 赘述。
本发明还提供一种半导体器件，所述半导体器件包括含氮的氧化^圭 层作为栅极介质层，其中，所述栅极介质层至少经过一次等离子体氮化， 所述的等离子体氮化工艺包括但不限于上述的实施例一至实施例四的 工艺，例如，所述半导体器件可以是金属氧化硅半导体晶体管，这里不 再赘述。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明， 任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能 的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的 范围为准。
1权利要求
1、一种栅极介质层的形成方法，其特征在于，包括提供基底，在所述基底上具有氧化硅层；对所述氧化硅层执行氮化工艺，形成含氮的氧化硅层；其中，所述氮化工艺至少有一步为离子注入氮化工艺。
2、 如权利要求1所述的栅极介质层的形成方法，其特征在于在 执行所述的离子注入氮化工艺之前，先在所述氧化硅层上形成緩冲层； 并在执行完所述离子注入氮化工艺之后去除所述緩沖层。
3、 如权利要求2所述的栅极介质层的形成方法，其特征在于所 述緩沖层为氮化硅或碳化硅或其它介质层。
4、 如权利要求1所述的栅极介质层的形成方法，其特征在于所 述氮化工艺分为两步进行，其中，第二步为所述的离子注入氮化。
5、 如权利要求4所述的栅极介质层的形成方法，其特征在于所 述第一步氮化工艺为高温炉管氮化、快速热处理氮化、低温等离子体氮 化或去耦等离子体氮化中的 一种。
6、 如权利要求1至5任一权利要求所述的栅极介质层的形成方法， 其特征在于所述离子注入氮化工艺分为多次进行。
7、 如权利要求1至5任一权利要求所述的栅极介质层的形成方法， 其特征在于所述离子注入氮化工艺中注入时的能量小于10eV。
8、 如权利要求1所述的栅极介质层的形成方法，其特征在于所 述离子注入氮化工艺中注入的能量为4eV。
9、 如权利要求1至5任一权利要求所述的栅极介质层的形成方法， 其特征在于，进一步包括对执行完氮化工艺的氧化硅层执行退火工艺。
10、 如权利要求9所述的栅极介质层的形成方法，其特征在于所 述退火工艺为高温炉管退火或快速热退火。
11、 一种半导体器件的制造方法，其特征在于，包括 提供基底；在所述基底上形成氧化硅层；对所述氧化硅层执行氮化工艺，形成含氮的氧化硅层； 在所述含氮的氧化硅层上形成栅极；在所述栅极侧壁形成侧壁层，在所述栅极侧壁的基底中形成源极和 漏极；其中，所述氮化工艺至少有一步为离子注入氮化工艺。
12、 如权利要求11所述的栅极介质层的制造方法，其特征在于 执行所述离子注入氮化工艺之前，先在所述氧化硅层上形成緩冲层，并 在执行所述离子注入氮化工艺之后，去除所述緩沖层。
13、 如权利要求11所述的栅极介质层的形成方法，其特征在于 所述离子注入工艺中注入时的能量小于10eV。
14、 一种栅极介质层，包括氧化硅层，所述氧化硅层中掺有杂质氮， 其特征在于所述氧化硅层至少经过一次离子注入氮化处理。
15、 一种半导体器件，其特征在于包含权利要求14所述的栅极 介质层。
全文摘要
一种栅极介质层的形成方法，包括提供基底，在所述基底上具有氧化硅层；对所述氧化硅层执行氮化工艺，形成含氮的氧化硅层；其中，所述氮化工艺至少有一步为离子注入氮化工艺。本发明还提供一种栅极介质层、半导体器件及其制造方法。本发明能够根据需要调节栅极介质层中氮的分布。
文档编号H01L21/28GK101620995SQ20081011596
公开日2010年1月6日 申请日期2008年6月30日 优先权日2008年6月30日
发明者吴汉明, 高大为 申请人:中芯国际集成电路制造(北京)有限公司