专利名称：半导体器件互连结构的盖层及其利记博彩app
技术领域：
本发明涉及半导体制造技术领域，具体来说，涉及一种半导体器件互连 结构的盖层及其利记博彩app。
背景技术：
现今集成电路设计和制造领域所遇到的一个挑战是如何降低信号传输RC 延迟(Resistive CapacMve delay ),对此，现在技术已经采用的一种方法是将 铝互连线替换为铜互连线，降低金属互连线串联电阻；还有一种方法是降低 金属互连线之间的寄生电容，这可以通过在金属互连线之间的介质层中构造 多孔的(Porous)低介电常数(Lowk)材料或者空气隙(AirGap)来实现。
另外，在集成电路工作时，由于电路中电流的流动，而金属导线(即金 属互连线)具有一定的阻抗，因此电路中不可避免地会产生一些热量。当集 成电路特征尺寸进入深亚微米级以后，此问题变得尤为突出。由于芯片上器 件密度持续增加，所以对于芯片结构能够有效散热的要求越来越高。
现有技术公开了 一种制作自对准纳米柱形空气隙的方法以及由此制作的 结构，尤其是一种在衬底100上制作低k、超低k和极低k多层互连结构的方法， 如图1所示。其中，电介质102将互连线路结构104在横向上隔离开，所述电介 质102中具有竖直取向的纳米级空隙106,上述结构共同构成半导体器件互连 结构基体。在半导体器件互连结构基体上形成电迁移阻挡层或者扩散阻挡层 108,覆盖所述半导体器件互连结构基体。所述电介质102、互连线路结构104 和电迁移阻挡层或者扩散阻挡层108形成一层完整的金属互连层。上述电介质 102为该金属互连层的层间介质，互连线路结构104为该金属互连层中的金属 导线，电迁移阻挡层或者扩散阻挡层108为该金属互连层的盖层。
5在申请号为200510004583.6的中国专利申请中，还可以发现更多与上述技 术方案相关的信息。
在现有的制作半导体器件互连结构的方法中， 一般使用单一的电介质层 形成于半导体器件互连结构基体之上，封闭层间介质中的多孔的层间介质， 或者封闭层间介质中的空气隙开口从而在层间介质中形成空气隙，这样虽然 能够降低半导体器件互连结构金属导线之间的寄生电容以降低信号传输RC延 迟，但是同时由于层间介质中所存在的多孔结构或者空气隙，也会降低整个 互连结构的机械强度，使芯片在使用过程中变得容易断裂，互连结构金属导 线之间失去电性连接，电路不能正常工作；而且层间介质中的多孔结构或者 空气隙通常也会降低整个互连结构的热导率，使芯片内电路在工作过程中所 产生的热量不能很快地散发出去，可能会造成芯片内部因为温度过高而烧毁， 进而影响到整个芯片的工作效率和稳定性。
发明内容
本发明解决的问题是提供一种半导体器件互连结构的盖层及其制作方 法，提高了互连结构的机械强度。
为解决上述问题，本发明提供一种半导体器件互连结构的盖层的制作方 法，包括提供具有层间介质的半导体器件互连结构基体；在层间介质上形 成底部盖层；在底部盖层中形成第一夹心层；在底部盖层和第一夹心层上形 成顶盖层。
可选地，所述形成顶盖层包括在底部盖层和第一夹心层上形成中间盖 层；在中间盖层中形成第二夹心层；在中间盖层和第二夹心层上形成顶部盖 层。
可选地，所述第一夹心层具有倒阶梯形状。
可选地，所述方法还包括在盖层中形成贯穿盖层上下表面的开口。可选地，所述形成夹心层的方法为賊射法。 可选地，所述夹心层具有平面图案。
可选地，所述平面图案包括平行直线、相交直线或者各种规则和不规则 的几何图形。
可选地，所述平面图案在水平方向上占据整个底部盖层或者占据底部盖 层的一部分。
可选地，所述底部盖层和顶部盖层的材料为二氧化硅、氮化硅、氮氧化 石圭或者-友化硅。
本发明还提供一种半导体器件互连结构的盖层，包括位于具有层间介 质的半导体器件互连结构基体上的底部盖层，所述底部盖层中具有第一夹心
层沟槽；位于第一夹心层沟槽中的第一夹心层；位于底部盖层和第一夹心层 上方的顶盖层。
可选地，所述顶盖层包括位于底部盖层和第一夹心层上方的中间盖层， 所述中间盖层中具有第二夹心层沟槽；位于第二夹心层沟槽中的第二夹心层； 位于中间盖层和第二夹心层上方的顶部盖层。
可选地，所述第一夹心层具有倒阶梯形状。
可选地，所述盖层中具有贯穿盖层上下表面的开口。
可选地，所述夹心层为金属。
可选地，所述夹心层具有平面图案。
可选地，所述平面图案包括平行直线、相交直线或者各种规则和不规则 的几何图形。
可选地，所述平面图案在水平方向上占据整个底部盖层或者占据底部盖 层的一部分。可选地，所述底部盖层和顶部盖层的材料为二氧化硅、氮化硅、氮氧化 硅或者碳化硅。
与现有技术相比，本发明具有以下优点在制作半导体器件互连结构的
过程中使用复合介质层作为盖层来保护每一层金属互连层的层间介质，使整 个互连结构具有较高的机械强度，保证芯片在使用过程中不容易断裂。复合 介质层使得整个互连结构既能够使用多孔的低介电常数材料作为层间介质， 也能够在层间介质中形成空气隙而不会对互连结构的机械强度造成不利影
响，可以降低金属互连线之间的寄生电容，最终降低集成电路信号传输RC延 迟。
此外，复合介质层中采用机械强度高的金属材料作为夹心层，可以进一 步地增加整个半导体器件互连结构的机械强度，这样，层间介质中可以事先 形成一些空气隙开口，或者层间介质采用多孔的低介电常数材料，而不会对 整个半导体器件互连结构的机械强度造成不利的影响。另外，复合介质层中
采用金属材料，具有较高的热导率，进而容易将芯片在工作过程中所产生的 热量及时地散发出去，使得芯片不至于因为温度过高而烧毁，确保整个芯片 的工作效率和稳定性。
图1是现有技术形成的一种包含自对准纳米柱形空气隙的半导体互连结 构的剖面结构示意图2是本发明的一个实施例的形成半导体器件互连结构的盖层的方法流 程示意图3至图IO是本发明的一个实施例的形成半导体器件互连结构的盖层的 剖面结构示意图11至图21是本发明的一个实施例的形成半导体器件互连结构的剖面结构示意图22至图25是本发明的其他实施例的形成的半导体器件互连结构的盖 层的剖面结构示意图。
具体实施例方式
本发明在制作半导体器件互连结构的过程中使用复合介质层作为盖层来 保护每一层金属互连层的层间介质，使整个互连结构具有较高的机械强度， 保证芯片在使用过程中不容易断裂。复合介质层使得整个互连结构既能够使 用多孔的低介电常数材料作为层间介质，也能够在层间介质中形成空气隙而 不会对互连结构的机械强度造成不利影响，可以降低金属互连线之间的寄生 电容，最终降低集成电路信号传输RC延迟。
此外，复合介质层中采用机械强度高的金属材料作为夹心层，可以进一 步地增加整个半导体器件互连结构的机械强度，这样，层间介质中可以事先 形成一些空气隙开口，或者层间介质采用多孔的低介电常数材料，而不会对 整个半导体器件互连结构的机械强度造成不利的影响。另外，复合介质层中
采用金属材料，具有较高的热导率，进而容易将芯片在工作过程中所产生的 热量及时地散发出去，使得芯片不至于因为温度过高而烧毁，确保整个芯片 的工作效率和稳定性。
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本 发明的保护范围。
图2是本发明的一个实施例的形成半导体器件互连结构的盖层的方法流 程示意图。如图2所示，包括执行步骤S201，提供具有层间介质的半导体 器件互连结构基体；执行步骤S202,在层间介质上形成底部盖层；执行步骤 S203,在底部盖层中形成第一夹心层；执行步骤S204，在底部盖层和第一夹 心层上形成顶盖层。图3至图IO是本发明的一个实施例的形成半导体器件互连结构的盖层的
剖面结构示意图。如图3所示，在具有层间介质的半导体器件互连结构基体 300上依次形成底部盖层302和顶盖光刻力交层304。
在本实施例中，所述底部盖层302的材料可以为二氧化硅、氮化硅、氮 氧化硅或者碳化硅；所述形成底部盖层302的方法可以为化学气相淀积法、 等离子体增强化学气相淀积法或者高密度等离子体化学气相淀积法；所述底 部盖层302的厚度可以为500 5000埃；用来封闭在层间介质中形成的空气隙 开口或者保护多孔的层间介质材料，以及为后续形成整个半导体器件互连结 构的盖层提供机械支撑。
在本实施例中，所述底部盖层302的厚度具体例如500埃、1000埃、1500 埃、2000埃、2500埃、3000埃、3500埃、4000埃、4500埃和5000埃等， 优选1000~2500埃。
如图4所示，图案化顶盖光刻胶层304，定义出夹心层沟槽的形状，然后 以顶盖光刻胶层304为掩膜，刻蚀底部盖层302至底部盖层302中所需深度， 形成夹心层沟槽306。
在本实施例中，所述刻蚀方法可以为干法刻蚀法或者湿法刻蚀法；所述 夹心层沟槽306的深度可以为250 2500埃。
在本实施例中，所述夹心层沟槽306的深度具体例如250埃、500埃、750 埃、1000埃、1250埃、1500埃、1750埃、2000埃、2250埃和2500埃等， 优选500~1250埃。
如图5所示，去除顶盖光刻胶层304，在夹心层沟槽306中形成夹心层 308,并且用化学机械抛光法对整个晶圓表面进行抛光。
在本实施例中，所述夹心层308的材料可以为金属；所述夹心层308在 底部盖层302中具有一定的平面图案，包括平行直线(如图6所示)、相交直线(如图7所示)或者各种规则的和不规则的几何图形(如图8所示)，所述 平面图案在水平方向上占据整个底部盖层302 (如图6所示)或者占据底部盖 层302的一部分(如图9所示)；所述形成夹心层308的方法可以为'减射法； 所述夹心层308具有较好的机械强度和较高的热导率，用来加强整个半导体 器件互连结构的机械强度和导热效果，这样能够比较容易地将芯片在工作过 程中所产生的热量及时地散发出去。
如图IO所示，在底部盖层302和夹心层308表面形成顶部盖层310。
在本实施例中，所述顶部盖层310的材料可以为二氧化硅、氮化硅、氮 氧化硅或者碳化硅；所述形成顶部盖层310的方法可以为化学气相淀积法、 等离子体增强化学气相淀积法或者高密度等离子体化学气相淀积法；所述顶 部盖层310的厚度可以为500-5000埃；用来封闭在半导体器件互连结构的盖 层中的夹心层308,并且为整个半导体器件互连结构的盖层提供足够的机械支 撑。
在本实施例中，所述顶部盖层310的厚度具体例如500埃、1000埃、1500 埃、2000埃、2500埃、3000埃、3500埃、4000埃、4500埃和5000埃等， 优选1000~2500埃。
图11至图21是本发明的一个实施例的形成半导体器件互连结构的剖面 结构示意图，其中，图11至图17示出本发明的一个实施例的在半导体器件 互连结构中形成空气隙开口的步骤，以形成半导体器件互连结构基体；图18 至图21示出本发明的一个实施例的在半导体器件互连结构基体上形成复合介 质层作为半导体器件互连结构的盖层的步骤，从而形成半导体器件互连结构 的一层完整的金属互连层。
如图11所示，在半导体衬底200上依次形成第一阻挡层202、第一介质 层204、第二阻挡层206、第二介质层208和第一光刻胶层210。如图12所示，图形化第一光刻胶层210,定义出柱槽的形状；然后以第 一光刻胶层210为掩膜，依次刻蚀第二介质层208、第二阻挡层206和第一介 质层204至第一阻挡层202停止，形成柱槽212和214。
如图13所示，去除第一光刻胶层210后，在柱槽212、 214和第二介质 层208的表面依次形成填充层216和第二光刻胶层218，所述填充层216填满 柱槽212和214。
如图14所示，图形化第二光刻胶层218,分别定义出柱槽或者沟槽的形 状；然后以第二光刻胶层218为掩膜，在如图12所示的柱槽212的原位刻蚀 填充层216,形成柱槽212，；在如图12所示的柱槽214的原位刻蚀填充层216， 然后依次刻蚀填充层216和第二介质层208至第二阻挡层206停止，形成沟 槽222,沟槽222的下方形成有通孔220，两者组成双镶嵌结构。
如图15所示，依次去除第二光刻胶层218和填充层216后，在晶圓表面 形成第三阻挡层224。
如图16所示，在柱槽212、沟槽222和通孔220内形成导电层226，并 且对整个晶圓表面进行化学机械抛光至露出第三阻挡层224停止。
如图17所示，在第三阻挡层224和导电层226表面形成第三光刻胶层228; 图案化第三光刻胶层228，定义出空气隙的形状；以第三光刻胶层228为掩膜， 依次刻蚀第三阻挡层224、第二介质层208、第二阻挡层206和第一介质层204 至第一阻挡层202停止，形成空气隙开口 230、 232和234。
至此，在半导体器件互连结构的层间介质中形成空气隙开口的步骤已经 全部完成，接下来将在层间介质上方形成复合介质层作为盖层，封闭空气隙 开口，形成最终所需要的半导体器件互连结构。
如图18所示，去除第三光刻胶层228，在晶圓表面依次形成底部盖层236 和顶盖光刻力交层238。在本实施例中，所述底部盖层236的材料可以为二氧化硅、氮化硅、氮
氧化硅或者碳化硅；所述形成底部盖层236的方法可以为化学气相淀积法、 等离子体增强化学气相淀积法或者高密度等离子体化学气相淀积法；所述底 部盖层236的厚度可以为500 5000埃；用来封闭在层间介质中形成的空气隙 开口 230、 232和234， 4吏其形成空气隙230a、 232a和234a和为后续形成半 导体器件互连结构的盖层提供机械支撑。
在本实施例中，所述底部盖层236的厚度具体例如500埃、1000埃、1500 埃、2000埃、2500埃、3000埃、3500埃、4000埃、4500埃和5000埃等， 优选1000-2500埃。
在本实施例中，为了能够在半导体器件互连结构的层间介质上方比较容 易地形成后续的盖层，而不至于因为空气隙开口过大、盖层材料不具有足够 的附着力而在淀积的过程中填入到空气隙中，也可以在形成底部盖层236之 前在空气隙开口中事先填充一种受热以后容易挥发的物质，例如碳掺杂氧化 物造孔剂材料(Carbon-doped oxideporogen material )、聚曱基丙蜂酸曱酯
(Polymethyl methacrylate ， PMMA )、硅倍半氧烷基材料(Silsesquioxane( SSQ ) based material )、类金刚石石友(Diamond-like carbon, DLC )、含氬石圭酉臾盐类
(Hydrogen silsesquioxane, HSQ )、无机聚合物(Inorganic polymer )、 降莰烷 基聚合升勿(Norborene-based polymer)、无才几3皮璃(Inorganic glass)或 K溶斗对 脂(Water soluble resin)等。然后在形成盖层以后，在盖层上开一些小孔，使 原先填充在空气隙内的物质受热挥发，这样也能在半导体器件互连结构的层 间介质中形成所需要的空气隙。
如图19所示，图案化顶盖光刻胶层238,定义出夹心层沟槽的形状，然 后以顶盖光刻力交层238为掩膜，刻蚀底部盖层236至底部盖层236中所需深 度，形成夹心层沟槽240。夹心层沟槽240的深度可以为250~2500埃。
在本实施例中，所述夹心层沟槽240的深度具体例如250埃、500埃、750 埃、1000埃、1250埃、1500埃、1750埃、2000埃、2250埃和2500埃等， 优选500~1250埃。
如图20所示，在夹心层沟槽240中形成夹心层242,并且用化学机械抛 光法对底部盖层236和夹心层242的上表面进行抛光。
在本实施例中，所述夹心层242的材料可以为金属；所述夹心层242在 底部盖层236中具有一定的平面图案，包括平行直线、相交直线或者各种规 则和不规则的几何图形，所述平面图案在水平方向上占据整个底部盖层236 或者占据底部盖层236的一部分；所述形成夹心层242的方法可以为賊射法； 所述夹心层242具有较好的机械强度和较高的热导率，用来加强整个半导体 器件互连结构的机械强度和导热效果，这样能够比较容易地将芯片在工作过 程中所产生的热量及时地散发出去。
如图21所示，在底部盖层236和夹心层242表面形成顶部盖层244。
在本实施例中，所述顶部盖层244的材料可以为二氧化硅、氮化硅、氮 氧化硅或者石炭化硅；所述形成顶部盖层244的方法可以为化学气相淀积法、 等离子体增强化学气相淀积法或者高密度等离子体化学气相淀积法；所述顶 部盖层244的厚度可以为500~5000埃；用来封闭在半导体器件互连结构的底 部盖层236中的夹心层242,并且为整个半导体器件互连结构提供足够的机械 支撑。
在本实施例中，所述顶部盖层244的厚度具体例如500埃、1000埃、1500 埃、2000埃、2500埃、3000埃、3500埃、4000埃、4500埃和5000埃等， 优选1000~2500埃。在本实施例中，所举的例子是用这种包含夹心层的复合介质层作为盖层 来覆盖层间介质，封闭层间介质中的空气隙开口，本发明中所提供的用复合 介质层来形成互连结构的盖层的方法也可以用于一般在层间介质中不具有空 气隙的互连结构中，同样可以起到提高整个半导体器件互连结构的机械强度 和增加散热效果的作用。
图22至图25是本发明的其他实施例的形成半导体器件互连结构的盖层 的剖面结构示意图。结合图6至图9和图22至图25可以看到，运用本发明 的方法来形成的半导体器件互连结构中的盖层是多种多样的。作为本发明所 要使用的作为盖层的复合介质层，其具体结构除了第 一实施例中所述的结构 以外，还可以是如图22所示，在代表互连结构层间介质的衬底400上形成有 底部盖层402,在底部盖层402中嵌有第一夹心层404,在底部盖层402和第 一夹心层404的上表面形成有中间盖层406,在中间盖层406中嵌有第二夹心 层408,所述第二夹心层408的下表面与底部盖层402和第一夹心层404所在 的平面接触，最后在中间盖层406和第二夹心层408的上表面覆盖有顶部盖 层410,形成最终的半导体器件互连结构的盖层。上述结构的盖层由于使用了 更多的介质层和夹心层来形成最终的复合介质层作为盖层，使得整个半导体 器件互连结构的机械强度更强，传热性更好。
在本发明中，所述的盖层结构还可以如图23所示，在代表互连结构层间 介质的村底500上形成有底部盖层502，在底部盖层502中嵌有第一夹心层 504,在底部盖层502和第一夹心层504的上表面形成有顶部盖层506，在顶 部盖层506中嵌有第二夹心层508,所述第二夹心层508的下表面与底部盖层 502和第一夹心层504所在的平面不接触，最后在顶部盖层506和第二夹心层 508的上表面覆盖有顶部盖层510，形成最终的半导体器件互连结构的盖层。 上述结构的盖层中间盖层较厚，可以进一步提高半导体器件互连结构 机械 强度和传热性。在本发明中，所述的盖层结构还可以如图24所示，在代表互连结构层间
介质的衬底600上形成有底部盖层602，在底部盖层602中嵌有夹心层604, 并且所述夹心层604的横截面具有倒阶梯状的图案，并且其可以高出底部盖 层602所在的平面，最后在底部盖层602和夹心层604的上表面覆盖有顶部 盖层606,形成最终的半导体器件互连结构的盖层。上述结构的盖层夹心层沟 槽呈阶梯形状，使得夹心层在形成过程中与底部盖层的附着性更好，而且还 可以淀积更多的夹心层介质，这些因素都可以提高半导体器件互连结构的机 械强度和传热性。
在本发明中，所述的盖层结构还可以如图25所示，在代表互连结构层间 介质的衬底700上形成有底部盖层702，所述底部盖层702中嵌有夹心层704, 在底部盖层702和夹心层704的上表面形成有顶部盖层706,最后在该盖层中 形成一些贯穿整个盖层上下表面的开口 (Perforation),用于现有的另一种通 过加热空气隙中预先填充的容易挥发的物质使其受热挥发来最终形成空气隙 的方法，并形成最终的半导体器件互连结构。
除了上述的实施例外，在本发明中只要形成该复合介质层作为半导体器 件互连结构的盖层的思想与本发明之前所描述的相同，其方法和产品均落入 本发明所要求的权利保护的范围之内，在此不应对此作过多的限制。
本发明在制作半导体器件互连结构的过程中使用复合介质层作为盖层来 保护每一层金属互连层的层间介质，使整个互连结构具有较高的机械强度，
保证芯片在使用过程中不容易断裂。复合介质层使得整个互连结构既能够使 用多孔的低介电常数材料作为层间介质，也能够在层间介质中形成空气隙而 不会对互连结构的机械强度造成不利影响，可以降低金属互连线之间的寄生 电容，最终降低集成电路信号传输RC延迟。
此外，复合介质层中采用机械强度高的金属材料作为夹心层，可以进一步地增加整个半导体器件互连结构的机械强度，这样，层间介质中可以事先
形成一些空气隙开口，或者层间介质采用多孔的低介电常数材料，而不会对 整个半导体器件互连结构的机械强度造成不利的影响。另外，复合介质层中
采用金属材料，具有较高的热导率，进而容易将芯片在工作过程中所产生的 热量及时地散发出去，使得芯片不至于因为温度过高而烧毁，确保整个芯片 的工作效率和稳定性。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种半导体器件互连结构的盖层的利记博彩app，其特征在于，包括提供具有层间介质的半导体器件互连结构基体；在层间介质上形成底部盖层；在底部盖层中形成第一夹心层；在底部盖层和第一夹心层上形成顶盖层。
2. 根据权利要求1所述的半导体器件互连结构的盖层的利记博彩app，其特征 在于，所述形成顶盖层包括 在底部盖层和第一夹心层上形成中间盖层； 在中间盖层中形成第二夹心层；在中间盖层和第二夹心层上形成顶部盖层。
3. 根据权利要求1所述的半导体器件互连结构的盖层的利记博彩app，其特征 在于，所述第一夹心层具有倒阶梯形状。
4. 根据权利要求1所述的半导体器件互连结构的盖层的利记博彩app，其特征 在于，所述方法还包括在盖层中形成贯穿盖层上下表面的开口。
5. 根据权利要求1至4中任一项所述的半导体器件互连结构的盖层的制作 方法，其特征在于，所述形成夹心层的方法为溅射法。
6. 根据权利要求1至4中任一项所述的半导体器件互连结构的盖层的制作 方法，其特征在于，所述夹心层具有平面图案。
7. 根据权利要求6所述的半导体器件互连结构的盖层的利记博彩app，其特征 在于，所述平面图案包括平行直线、相交直线或者各种规则和不规则的 几何图形。
8. 根据权利要求6所述的半导体器件互连结构的盖层的利记博彩app，其特征 在于，所述平面图案在水平方向上占据整个底部盖层或者占据底部盖层 的一部分。
9. 根据权利要求2所述的半导体器件互连结构的盖层的利记博彩app，其特征 在于，所述底部盖层和顶部盖层的材料为二氧化硅、氮化硅、氮氧化硅 或者碳化硅。
10. —种半导体器件互连结构的盖层，其特征在于，包括 位于具有层间介质的半导体器件互连结构基体上的底部盖层，所述底部 盖层中具有第一夹心层沟槽； 位于第一夹心层沟槽中的第一夹心层； 位于底部盖层和第一夹心层上方的顶盖层。
11. 根据权利要求IO所述的半导体器件互连结构的盖层，其特征在于，所述 顶盖层包括位于底部盖层和第一夹心层上方的中间盖层，所述中间盖层中具有第二 夹心层沟槽；位于第二夹心层沟槽中的第二夹心层； 位于中间盖层和第二夹心层上方的顶部盖层。
12. 根据权利要求IO所述的半导体器件互连结构的盖层，其特征在于，所述 第 一夹心层具有倒阶梯形状。
13. 根据权利要求IO所述的半导体器件互连结构的盖层，其特征在于，所述 盖层中具有贯穿盖层上下表面的开口。
14. 根据权利要求10至13中任一项所述的半导体器件互连结构的盖层，其 特征在于，所述夹心层为金属。
15. 根据权利要求11至13中任一项所述的半导体器件互连结构的盖层，其 特征在于，所述夹心层具有平面图案。
16. 根据权利要求15所述的半导体器件互连结构的盖层，其特征在于，所述 平面图案包括平行直线、相交直线或者各种规则和不规则的几何图形。
17. 根据权利要求15所述的半导体器件互连结构的盖层，其特征在于，所述平面图案在水平方向上占据整个底部盖层或者占据底部盖层的一部分。
18.根据权利要求11所述的半导体器件互连结构的盖层，其特征在于，所述 底部盖层和顶部盖层的材料为二氧化硅、氮化硅、氮氧化硅或者碳化硅。
全文摘要
一种半导体器件互连结构的盖层的利记博彩app，包括提供具有层间介质的半导体器件互连结构基体；在层间介质上形成底部盖层；在底部盖层中形成第一夹心层；在底部盖层和第一夹心层上形成顶盖层。相应的，本发明还提供了一种半导体器件互连结构的盖层。本发明采用复合介质层作为半导体器件互连结构的盖层，提高了整个互连结构的机械强度，使芯片在使用过程中不容易发生断裂。盖层中热导率较高的金属材料在进一步提高整个互连结构的机械强度的同时，还能够容易地将芯片在工作过程中所产生的热量及时地散发出去，使得芯片不至于因为温度过高而烧毁，确保整个芯片的工作效率和稳定性。
文档编号H01L23/532GK101587857SQ20081011250
公开日2009年11月25日 申请日期2008年5月23日 优先权日2008年5月23日
发明者肖德元, 郭景宗 申请人:中芯国际集成电路制造(北京)有限公司