专利名称：包括阻挡金属和涂布膜的半导体器件及其制造方法
技术领域：
本发明涉及一种具有其中衬底上方的互连层涂布有保护膜的结构 的半导体器件和用于制造该半导体器件的方法。
背景技术：
已存在公知的一种半导体器件，其具有提供在衬底的主表面上方 的互连层和被提供用于保护互连层的保护膜，所述衬底的主表面侧部 分具有绝缘特性。
图l是粗略地示出普通半导体器件的构造的剖视图。图l中示出的
半导体器件包括在其顶面上提供有绝缘膜12的衬底11和通过绝缘膜12 这一中间层提供在衬底11上方的最顶层的互连层13。互连层13包括依 次堆叠的底层的阻挡金属13-1、互连金属13-2和阻挡金属13-3。互连层 13涂覆有保护膜14。该保护膜14形成在半导体器件的最顶层。就保护 膜而言，为了保护内部元件不受使用环境损害，使用具有极好的防潮 性的保护膜。所述绝缘膜包括例如氧化硅膜和诸如氧氮化硅膜等的 CVD膜。存在保护膜是分层结构的情形。在图1中，示出了保护膜14由 设置在下层的氧化硅(Si02)膜(14-1)和氧氮化硅(SiON)膜(14-2) 形成的情形。
如果通过使用CVD法等来形成保护膜，那么存在在保护膜的表面 上形成由互连层的厚度所引起的凹陷和突出的情况。如果在保护膜的 表面上存在凹陷和突出，那么当在处理的后端步骤中形成凸块时，可 能会出现例如凸块高度不同等问题。
因此，已存在公知的一种使用SOG (Spin on Glass,旋涂玻璃)膜作为互连层的保护膜的技术。通过使用涂布法形成保护膜能够使保护 膜的表面基本平坦。在使用涂布法的情形下，在用SiN膜、PSG
(phosphorus silicate glass,磷硅玻璃)膜等涂布互连层之后形成SOG 膜，以保护SOG膜的互连层侧在涂布期间免受湿气等的损害。
专利文件l公开了一种使用SOG膜的半导体器件。图2是专利文件1 中公开的半导体器件的剖视图。如图2所示，专利文件l中公开的半导 体器件设置有硅衬底101、形成在硅衬底101的顶部上的层间介质层 102、提供在层间介质层102的顶部上的铝互连103、涂布铝互连的 CVD-PSG膜104、提供在CVD-PSG膜104的顶部上的第一等离子体渗氮 硅膜(plasma nitriding silicon film) 105、提供以填充高度差的SOG膜 106和提供在SOG膜106的顶部上的第二等离子体渗氮硅膜107。
此外，如图3所示，专利文件2公开了一种钝化结构，其中形成在 衬底lll的顶部上的互连层112涂布有SiN层113，并在SiN层113的顶部 上依次提供有旋涂玻璃材料114和氧氮化硅膜115。日本专利特许公开申请No. Hei 05(1993)-055199 [专利文件2]日本专利特许公开申请No. 2004-111707
近来，互连层的小型化已经取得了进展。随着互连之间的间隔变 小，涂布互连层时的一致性将变得重要。图4是用于示出互连间隔窄的 互连层涂布有一致性差的膜时的状态的示意图。在图4中，膜构造与图 l中示出的构造相同，因此省略对它的描述。如图4所示，如果使用一 致性差的膜，那么在膜的互连之间可能出现具有封闭的上部的间隔(空 隙)15。可能存在其中残留在间隔15中的空气将引起爆炸的情况，例 如，处理的后端步骤中在真空中进行处理的情况，因而膜本身被破坏。 互连间隔越窄，互连的厚度就越大，将越易于产生间隔15。由于互连 的小型化取得了进一步的进展，所以为了提高可靠性需要进一步增加 互连的厚度。然而，由于难以增加互连的厚度，所以在涂布保护膜时会担心产生间隔15。专利文件1中采用的PSG膜没有良好的一致性。因此，如参考图4所述，认为使用PSG膜将妨碍互连的小型化。此外，如果互连层涂布有SiN层，如同专利文件2的的情况一样， 那么，因为SiN层的膜应力大，所以由于SM (stress migration in storage at constant-temprature，恒温下储存的应力迁移)等会使互连层退化。 图5示出了一种半导体器件，其中在形成于衬底121顶部上的绝缘膜 122的顶部上形成互连层123，并在互连层123的顶部上依次形成SiN 膜124、 SOG膜125和SiN膜126。互连层123包括金属互连123-2和 分别形成在金属互连123-2的底部和顶部上的阻挡金属123-1、 123-3。 如果采用这种结构，那么这将会导致在互连层123中形成退化部分127。此外，由于半导体器件需要更高的工作速度，所以近来保护膜同 样需要低介电常数特性。因为SiN膜的介电常数高，所以如果SiN膜 构成互连间隔的主要部分则难以满足所需的介电常数特性。在这种情况下，本发明人将注意力集中在用作涂布互连层的膜的 氧化硅膜上。该氧化硅膜有极好的一致性，并且它的膜应力小。于是， 本发明人研究了在用氧化硅膜涂布互连层之后使用涂布法的表面平坦 化。然而，发现根据使用的氧化硅膜的类型而发生了下面的问题。如果氧化硅膜与互连层直接接触，并在高压下的高温和高湿的环 境中使用，那么可能存在互连层受到电解蚀刻的情况。具体地，在互 连层具有分层结构并且互连上存在阻挡金属的情况下，阻挡金属易通过氧化硅膜这一介质受到电解蚀刻。就阻挡金属而言， 一般使用含有 Ti的膜(例如，TiN膜)。在使用TiN膜作为阻挡金属的情况下，TiN 膜会转化成白色的TiC^或Ti(OH)4)膜。由于这种反应伴随有将导致保 护膜损坏的体积膨胀，所以成为削弱半导体器件的长期可靠性的原因。 如果通过使用涂布法在氧化硅膜的顶部上进一步形成平坦化膜，则这 将进一步促进由氧化硅膜引起的互连层的电解蚀刻。在为了解决所述这种问题而验证了保护膜的最优结构之后，本发明人等最后在本发明 的研究上取得了成功。发明内容根据本发明的示例性方面的半导体器件包括提供在衬底上方的 互连层、提供在衬底上方且提供在互连层上用以覆盖互连层的第一绝 缘膜、提供在第一绝缘膜上的第二绝缘膜以及提供在第二绝缘膜上的 具有绝缘特性的涂布膜。第一绝缘膜是氧化硅膜且第二绝缘膜是氧氮 化硅膜或氮化硅膜。根据本发明的示例性方面的用于制造半导体器件的方法，该方法 包括在衬底上方形成互连层，在衬底上方形成第一绝缘膜并在互连 层上形成第一绝缘膜以覆盖互连层，在第一绝缘膜上形成第二绝缘膜， 和通过涂布法在第二绝缘膜上形成涂布膜。第一绝缘膜是氧化硅膜且 第二绝缘膜是氧氮化硅膜或者氮化硅膜。关于以上描述的这种构造，由于涂布膜的作用，第二绝缘膜防止 了互连层的电解蚀刻。而且，第一绝缘膜和第二绝缘膜具有极好的一 致性，且膜厚度小，从而能够防止在膜的互连之间产生具有封闭的上 部的间隔(间隙)。此外，用作第一绝缘膜的氧化硅膜的膜应力小， 并且由于SM等而能够防止互连层退化。而且，涂布膜具有极好的嵌入 特性而不会导致在互连之间产生间隔，并且其还具有极好的表面平坦 度。本发明提供了一种在通过涂布法形成平坦化膜时能够防止互连层 的电解蚀刻的半导体器件和用于制造该半导体器件的方法。
结合附图，从某些示例性实施例的下列描述中，本发明的以上和 其它示例性方面、优点和特征将更加明显，其中图1是示出了普通半导体器件的构造的剖视图； 图2是示出了专利文件1中公开的半导体器件的结构的剖视图； 图3是示出了专利文件2中公开的半导体器件的结构的剖视图； 图4是用于示出产生于互连层之间的间隔的示意图； 图5是用于示出由于应力迁移而使互连层产生退化的示意图； 图6是粗略地示出了根据本发明示例性实施例的半导体器件的构 造的剖视图；图7是示出了用于制造根据本发明实施例的半导体器件的方法的 流程图；图8A至8D是分别示出了用于制造根据本发明示例性实施例的半 导体器件的方法的每个处理步骤的剖视图；和图9A和9B是示出了互连层的电解蚀刻的示意图。
具体实施方式
图6是粗略地示出了根据本发明示例性实施例的半导体器件的构 造的剖视图。该半导体器件设置有硅衬底1、绝缘膜2、互连层3、第一绝缘膜 4、第二绝缘膜5、涂布膜6和第三绝缘膜7。绝缘膜2提供在硅衬底1的主表面的顶部上。绝缘膜2例如是氧 化硅膜。所希望的电路由诸如晶体管等的半导体元件、接点、通孔等 (未示出)形成，以将其分别设置在硅衬底1和绝缘膜2上。互连层3 形成在绝缘膜2的顶部上。不同于互连层3的单层或多层互连层(未 示出)可形成在绝缘膜2中，在这种情况下，互连层3对应于多级互 连层中最上层的互连层。在互连层3为多级互连层中最上层的互连层 的情况下，互连层3通过提供在绝缘膜2中的预定通孔直接在其下与 互连层接触。为了防止互连层3的组元(constituent element)扩散，互连层3采用分层结构的形式，该分层结构包括互连金属3-2以及分别形成在互连金属3-2的底部和顶部的阻挡金属3-1、 3-3。就阻挡金属3-1、 3-3 而言，使用含有Ti的层。对于该发明的本实施例，假定互连3-2是Al 层，且阻挡金属3-l、 3-3每个均是TiN层。此外，假定相互邻近的互 连层3包括具有不小于1.4的纵横比的互连间隙。这里，所述互连间隙 指的是水平方向上相互邻近的互连层3之间的间隔，并用b/a表示该间 隙的纵横比，其中互连间隔为"a"，互连层3的高度为"b"。第一绝缘膜4以覆盖互连层3的方式提供在互连层3的顶部上， 并提供在形成于硅衬底1顶部上的绝缘膜2的上方。就第一绝缘膜4 而言，使用氧化硅膜。此外，假定第一绝缘膜4的厚度为50nm。第一 绝缘膜4的厚度可以为10nm，且在其中相互邻近的互连层3包括具有 不小于1.4的纵横比的互连间隙的情况下，从一致性和膜应力的观点来 看，第一绝缘膜4的厚度优选不超过50nm。以覆盖第一绝缘膜4的方式提供第二绝缘膜5。提供第二绝缘膜5 以防止第一绝缘膜4被随后描述的平坦化膜6极化，从而侵蚀互连层3。 就第二绝缘膜5而言，使用氧氮化硅膜或氮化硅膜。从一致性的观点 来看，更优选使用氮化硅膜。对于该发明的本实施例，假定使用氮化 硅膜。此外，假定第二绝缘膜5的厚度为100nm。第二绝缘膜5的厚 度可以为10nm，并且在其中相互邻近的互连层3包括具有不小于1.4 的纵横比的互连间隙的情况下，从一致性和膜应力的观点来看，第二 绝缘膜4的厚度优选为不超过lOOrnn。提供涂布膜6以便填充由于形成在第二绝缘膜5的表面上的凹陷 和突出而产生的各个间隙，从而使表面有效平坦。即是说，涂布膜6 是平坦化膜6。该涂布膜6通过涂布法形成。对于该发明的本示例性实 施例，假定涂布膜6使用HSQ (氢倍半硅氧烷)膜。由于HSQ膜具有 低介电常数，并能增加半导体器件的工作速度，所以优选使用HSQ膜。 此外，该HSQ膜具有极好的流动性，并能充分嵌入具有不小于1.4的纵横比的互连间隙中，由此HSQ膜甚至能嵌入具有不大于例如1.8的 纵横比的互连间隙中。另外，由于HSQ膜能使表面有效平坦，而且从 实现第二绝缘膜5表面上的凹陷和突出的平坦化的观点来看，优选使 用HSQ膜，所述凹陷和突出是由互连层3所引起的。提供第三绝缘膜7以保护互连层3免受外部湿气等的损害，并且， 例如，氧氮化硅膜适合用于第三绝缘膜7。第三绝缘膜7可以是氮化硅 膜。根据本发明的绝缘膜层8包括第一绝缘膜4、第二绝缘膜5、涂布 膜6和第三绝缘膜7，绝缘膜层8最适合用作半导体器件最顶层的保护 膜，并形成在作为最顶层中的互连层的互连层3的上方，然而，本发 明不限于此，并且绝缘膜层8可以用作层间介质层。在使用绝缘膜层8 作为层间介质层的情况下，在第三绝缘膜7的上层中进一步形成另一 互连层。图7是根据本实施例的、示出了用于制造半导体器件的示例性方 法的流程图。图8A至8D是分别示出用于制造半导体器件的方法的每 个处理步骤的剖视图。步骤S10:形成互连层如图8A所示，准备硅衬底l,并且通过绝缘膜2这一中间层在硅 衬底1的上方形成互连层3。步骤S20:形成第一绝缘膜如图8B所示，随后以覆盖互连层3的方式形成第一绝缘膜4。更 具体地，通过等离子体CVD法来淀积用作第一绝缘膜4的氧化硅膜。 第一绝缘膜4形成为50nm级的厚度。步骤S30:形成第二绝缘膜如图8C所示，随后以覆盖第一绝缘膜4的方式形成第二绝缘膜5。 更具体地，通过等离子体CVD法来淀积用作第二绝缘膜5的氧氮化硅 膜。第二绝缘膜5形成为lOOnm级的厚度。由于与相互邻近的互连层3之间的间隔相比，第一绝缘膜和第二 绝缘膜的厚度十分小，所以用第一绝缘膜和第二绝缘膜将填充不了相 互邻近的互连层3之间的间隙。步骤40:形成HSQ膜如图8D所示，将用于形成涂布膜的包含涂布膜的组分的溶液涂覆 到第二绝缘膜5的顶部上。在涂覆溶液之后，通过在N2气氛下热处理、 UV照射处理等移除所涂覆的溶液的溶剂。通过这种操作，形成涂布膜 6。然后，填充第二绝缘膜5的表面上的、由于互连层3的存在而产生 的高度差，从而使衬底的表面变得平坦。对于该发明的本实施例，HSQ 膜用作涂布膜6。步骤S50:形成第三绝缘膜此外，在涂布膜6的顶部上形成第三绝缘膜7，因此能得到图6 所示的半导体器件。更具体地，使用等离子体CVD法会致使氧氮化硅 膜生长到200至300nm级的厚度。该氧氮化硅膜具有高防潮性，并有 效保护互连层3免受湿气的损害。通过根据步骤S10到S50的处理来制造根据本实施例的半导体器件。随后，将描述本实施例。首先，参考图9A和图9B描述互连层3 受电解蚀刻的机理。图9A是半导体器件的剖视图，其示出了一种构造， 其中，形成在硅衬底201顶部上的绝缘膜202的顶部上的互连层203 直接用氧化硅膜204覆盖，并且在氧化硅膜204的顶部上直接形成作 为平坦化膜的HSQ膜205，示出该图的目的在于与本实施例比较。互连层203包括互连金属203-2和分别形成在互连金属203-2底部和顶部 上的阻挡金属203-1、 203-3。此外，在HSQ膜205的顶部上形成氧氮 化硅膜206。
如图9A所示，如果将半导体器件放置在高温高湿气氛中，那么 HSQ膜205中将发生H20—HT+OH-反应，从而产生H+。 HSQ膜205 中的H+将渗入氧化硅膜。
如图9B所示，已渗入氧化硅膜204的H+将分离"-O-Si-O-"键， 从而产生羟基(-OH)和Si+。结果，在氧化硅膜204中发生极化。如 果在这种状态下将高压施加到互连层203，那么这将致使羟基被互连层 203吸引。被吸引的羟基用作互连层203的氧化剂，并在其中进行侵蚀 反应。假定使用TiN作为互连层203的阻挡金属203-3， TiN被氧化， 因此将会产生例如Ti(OH)x或TiOx等氧化物。由于产生Ti(OH》和TiOx 的反应是一种膨胀反应，所以在产生氧化物时会损坏上层(即，氧化 硅膜204等)中的钝化膜，从而损害该半导体器件的长期可靠性。
相反，对于本实施例，在即是氧化硅膜的第一绝缘膜4与即是平 坦化膜的涂布膜6之间设置防潮性极好的氧氮化硅膜作为第二绝缘膜 5，如图6所示，从而能防止将氧化剂(H+)从涂布膜6渗入到第一绝 缘膜4。因此，在第一绝缘膜4中不发生极化，从而抑制互连层3的侵 蚀反应。
此外，由于使用膜应力小的氧化硅膜作为覆盖互连层3的第一绝 缘膜4，所以由于SM而能够防止互连层3退化。
而且，由于使用薄膜(第一绝缘膜50nm，第二绝缘膜100nm) 分别作为第一绝缘膜和第二绝缘膜，所以能够增强互连层3的可覆盖 特性。通过这种操作，能够防止互连之间产生间隙。即是说，能够防 止保护膜的损坏，所述保护膜的损坏是由于在后端处理步骤中进行的真空处理等过程中间隔中存在的空气引起爆炸而导致的。
此外，使用HSQ膜作为即是平坦化膜的涂布膜6将能够使互连层
3中的互连之间的电容减小，从互连延迟的观点看，这是有利的。
然而，在本申请下的本发明不限于以上描述的示例性实施例。
通过示例的方式示出了使用HSQ作为涂布膜；然而，本发明不限
于此。对于涂布膜，如果其是通过涂布法形成的涂布膜，则可使用
MHSQ (甲基氢倍半硅氧烷)或MSQ (甲基倍半硅氧烷)。如果通过 涂布法形成MHSQ或MSQ，则能够将MHSQ膜或MSQ膜嵌入具有不 大于1.8的纵横比的互连间隙中，并且该膜将具有极好的表面均匀性。 此外，由于使用MHSQ或MSQ，所以能够获得比在使用HSQ的情况 下更低的介电常数。另外，尽管没有获得低介电常数的效果，但对于 涂布膜也可使用具有极好的表面均匀性和嵌入特性的SOG。
此外，通过示例的方式示出了单层TiN膜作为阻挡金属，然而， 可以使用由下层中的Ti和TiN依次堆叠组成的膜代替。此外，对于互 连金属，如果其为含有Al作为主要组分的金属，则可含有Si或Cu。
此外，注意的是，即使后面在执行期间会有修改，申请人的目的 也在于包含所有权利要求要素的等价物。
权利要求
1. 一种半导体器件，包括 互连层，提供在衬底上；第一绝缘膜，提供在所述衬底上且提供在所述互连层上以覆盖该 互连层，所述第一绝缘膜包括氧化硅膜；第二绝缘膜，提供在所述第一绝缘膜上，所述第二绝缘膜包括氧 氮化硅膜或氮化硅膜；和绝缘的涂布膜，提供在所述第二绝缘膜上。
2. 根据权利要求l所述的半导体器件，其中，所述互连层包括 互连金属；和阻挡金属层，设置在所述互连金属与所述第一绝缘膜之间。
3. 根据权利要求2所述的半导体器件，其中所述阻挡金属层包括 含有钛的膜。
4. 根据权利要求l所述的半导体器件，进一步包括 被形成作为相互邻近的互连层之间的间隔的互连间隙，其中，若设所述相互邻近的互连层之间的间隔为a且所述互连层的 高度为b，则所述互连间隙具有如由b/a所表示的、不小于1.4的纵横比。
5. 根据权利要求4所述的半导体器件，其中所述第一绝缘膜具有 在10到50nm范围内的厚度。
6. 根据权利要求4所述的半导体器件，其中所述第二绝缘膜具有 在10到lOOnm范围内的厚度。
7. 根据权利要求l所述的半导体器件，其中所述绝缘的涂布膜包 括HSQ (氢倍半硅氧垸)膜。
8. 根据权利要求l所述的半导体器件，进一步包括-提供在所述涂布膜上的第三绝缘膜。
9. 根据权利要求8所述的半导体器件，其中所述第三绝缘膜包括 氧氮化硅膜或氮化硅膜。
10. 根据权利要求4所述的半导体器件，其中具有不大于1.8的纵横比的互连间隙是用所述涂布膜有效填充的。
11. 一种制造半导体器件的方法，包括 在衬底上方形成互连层；在所述衬底上且在所述互连层上形成第一绝缘膜以覆盖所述互连 层，所述第一绝缘膜包括氧化硅膜；在所述第一绝缘膜上形成第二绝缘膜，所述第二绝缘膜包括氧氮 化硅膜或氮化硅膜；和在所述第二绝缘膜上形成涂布膜。
12. 根据权利要求11所述的方法，其中，所述互连层的形成包括 形成互连金属；和形成阻挡金属层。
13. 根据权利要求12所述的方法，其中所述阻挡金属层包括含有 钛的膜。
14. 根据权利要求ll所述的方法，其中，在所述互连层的形成过 程中，互连间隙被形成作为相互邻近的互连层之间的间隔，从而若设 所述相互邻近的互连层之间的间隔为a且所述互连层的高度为b，则所 述互连间隙具有如由b/a所表示的、不小于1.4的纵横比。
15. 根据权利要求14所述的方法，其中所述第一绝缘膜具有在10到50mn范围内的厚度。
16. 根据权利要求14所述的方法，其中所述第二绝缘膜具有在10 到100nm范围内的厚度。
17. 根据权利要求ll所述的方法，其中所述涂布膜是HSQ (氢倍 半硅氧烷)膜。
18. 根据权利要求ll所述的方法，进一步包括-在所述涂布膜上形成第三绝缘膜。
19. 根据权利要求18所述的方法，其中所述第三绝缘膜包括氧氮 化硅膜或氮化硅膜。
20. 根据权利要求14所述的方法，其中，在通过涂布法形成所述 涂布膜的过程中，形成所述涂布膜以便有效填充具有不大于1.8的纵横 比的互连间隙。
21. —种半导体器件，包括多个互连层，形成在衬底上，所述互连层被布置为相互之间具有 间隔，所述多个互连层中的一互连层包括金属布线层和提供给所述金 属布线层的阻挡金属，所述阻挡金属具有与羟基起反应的可能性；第一绝缘膜，形成在所述衬底、所述互连层的侧面和顶面上以形 成提供在各个邻近的互连层之间的第一凹面，所述第一绝缘膜具有通 过与H+有关的反应而产生所述羟基的可能性；第二绝缘膜，形成在所述第一绝缘膜上以形成提供在各个邻近的 互连层之间的第二凹面，从而防止所述H+进入所述第一绝缘膜；和涂布膜，形成在所述第二绝缘膜上以填充所述第二凹面，所述涂 布膜具有通过与H20有关的反应而产生H+的可能性。
全文摘要
一种半导体器件包括提供在衬底上的互连层；提供在衬底上且提供在互连层上以覆盖该互连层的第一绝缘膜，所述第一绝缘膜包括氧化硅膜；提供在第一绝缘膜上的第二绝缘膜，所述第二绝缘膜包括氧氮化硅膜或氮化硅膜；和提供在第二绝缘膜上的绝缘的涂布膜。
文档编号H01L23/00GK101312163SQ20081010914
公开日2008年11月26日 申请日期2008年5月23日 优先权日2007年5月23日
发明者寺本知惠理 申请人:恩益禧电子股份有限公司