专利名称：制造电路板的方法及电路板的利记博彩app
技术领域：
本发明涉及制造电路板的方法及电路板，具体而言，涉及制造具有贯 穿半导体衬底的导电层的电路板的方法以及该电路板。
背景技术：
.作为存储器的容量扩大及LSI的功能更高级的结果，研发了其中堆叠 有多个半导体芯片的LSI芯片(例如参见第2004-228598号(下文称为"专利文献1")和第2005-072596号(下文称为"专利文献2")日本未 实审专利申请公布)。在目前的堆叠芯片中，半导体芯片之间的连接通过 在硅(Si)衬底中形成通孔、用导电层填充通孔并使用精细焊点(fme bump)来建立。这里，通孔中与导电层的接触通过采用使用背面磨削(BGR， back grinding)切割导电层的方法(例如参见第2005-191255号日 本未实审专利申请公布(下文称为"专利文献3"))或者从后表面(backsurface)回蚀(etchback)硅衬底以暴露导电层的方法来建立。 参考图6A至图IO说明制造电路板的已知方法。首先，如图6A所示，充当硬掩膜的Si02膜12'形成在由具有诸如晶 体管之类的元件的Si晶片构成的半导体衬底11上。接着，用于在半导体 衬底11中形成通孔的抗蚀图案IV通过现有的光刻技术在Si02膜12'上形 成。接着，如图6B所示，Si02膜12'(见图6A)通过用作掩膜的抗蚀图 案Ri'被图案化，从而形成硬掩膜12。接着，通过蚀刻穿过用作掩膜的抗 蚀图案IV和硬掩膜12，多个孔13'形成在半导体衬底11中并朝着其表面 开口。在此过程中，在半导体衬底11的表面上可能产生3 ^m或更大的孔 13'的深度变化。在这里，看起来形成在半导体衬底11的边缘部分的孔13' 比起形成在中央部分的孔13'要浅3 /mi左右，其中最浅的孔13'被表示为孔13a'，最深的孔13'被表示为孔13b'。然后，抗蚀图案R,'被去除。接着，如图7A所示，由Si02构成的绝缘膜14通过化学汽相淀积 (CVD)形成在硬掩膜12上，以便覆盖孔13'的内壁。然后，如图7B所示，展现针对以后将填充在孔13'中的Cu的扩散的 阻滞性能的阻挡膜15a形成在绝缘膜14上，从而覆盖了其上预先形成了绝 缘膜14的孔13'的内壁。接着，Cu层15b形成在阻挡膜15a上，以填充其 中预先形成了阻挡膜15a的孔13'。通过此过程，由阻挡膜15a和Cu层 15b构成的第一导电层15来填充孔13'。接着，如图7C所示，通过化学机械研磨(CMP)去除第一导电层 15，直到暴露出绝缘膜14的表面。然后，虽然这里没有示出，在第一导 电层15和绝缘膜14上形成层间绝缘层，并且形成互连。接着，如图8A所示，半导体衬底11的后表面被研磨。在此示例性情 况下，研磨半导体衬底11的后表面，直到暴露出绝缘膜14的表面。绝缘 膜14覆盖了在形成于边缘部分的最浅孔13a'中形成的第一导电层15。在 此过程中，深度与孔13a'的深度相差绝缘膜14的厚度或更多的孔13'中的 第一导电层15被暴露和研磨。例如，在形成于中央部分的最深孔13b' 中，Cu层15b也被暴露和研磨。接着，如图8B所示，从后表面选择性地蚀刻半导体衬底11，以便允 许孔13a'中的覆盖了绝缘膜14的第一导电层15从半导体衬底11的后表面 凸出。在此过程中，深度与孔13a'的深度相差绝缘膜14的厚度或更多的孔 13'中的第一导电层15凸出从而暴露出来。然后，如图8C所示，由Si02 构成的绝缘膜16形成在半导体衬底11的后表面，从而覆盖凸出部分。图9A示出了形成在边缘部分的最浅孔13a'和形成在中央部分的最深 孔13b'的主要部分的放大视图。如图所示，通过CMP去除绝缘膜16，直 到暴露出孔13a'中第一导电层15的表面，更具体而言直到暴露出阻挡膜 15a的表面。在这里的孔13b'中，暴露出Cu层15b。接着，如图9B所示，阻挡膜17a形成在半导体衬底11的后表面以及 第一导电层15上。接着，如图9C所示，抗蚀图案R2'形成在阻挡膜17a 上，并且如图10所示，通过蚀刻穿过用作掩膜的抗蚀图案R2'(见图9C)而使阻挡膜17a图案化。然后，Cu层17b形成在阻挡膜17a上，从而 形成由其中堆叠有阻挡膜17a和Cu层17b的第二导电层17构成的后部互 连。如上所述，形成了具有由半导体衬底11中的第一导电层15构成的通 孔电极的电路板。发明内容但是，根据参考图6A至图IO说明的制造电路板的方法，半导体衬底 11被从其后表面研磨，研磨深度与形成在半导体衬底11中的最浅的孔 13a'中的第一导电层15的厚度相等，从而形成在除了孔13a'之外的孔13' 中的第一导电层15被研磨。结果，导电材料可能从第一导电层15扩散到 半导体衬底ll中，从而可能发生电流泄漏。此外，孔13a'被调整到目标深 度以符合形成在孔13a'中的第-导电层15的深度，所以形成的其他孔13' 比目标深度更深。结果，由于Cu层15b填充不足而导致的空洞等等可能 出现，这导致了接触故障。因此，希望提供一种电路板和一种制造电路板的方法，这种电路板能 够防止导电材料扩散到半导体衬底中，并且抑制导电层对形成在半导体衬 底中的孔的填充不足。根据本发明的一个方面，提供了一种制造电路板的方法，包括以下步 骤在半导体衬底中形成多个第一孔，每个第一孔朝着半导体衬底的前表 面开口；用绝缘层填充多个第一孔的底面；用第一导电层填充在底侧填充 有绝缘层的第一孔；从后表面研磨半导体衬底，直到填充在多个第一孔中 的相应绝缘层被暴露出来为止；以及在每个暴露的绝缘层中形成延伸到第 一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与第一 导电层连接的第二导电层。根据本发明的另一方面，提供了一种由上述方法制造的电路板，其中 该电路板具有以贯穿的状态形成在半导体衬底中的多个第一孔；多个第 一孔中在半导体衬底的后表面上形成的绝缘层，后表面和第一孔之间的绝 缘层的厚度不同；形成在绝缘层中的与第一孔连通的第二孔；以及形成在第一孔和第二孔内的贯穿半导体衬底的导电层。根据制造电路板的方法，从后表面研磨半导体衬底，直到在半导体衬 底中形成的多个第一孔的底侧填充的相应绝缘层被暴露出来为止，在相应 的绝缘层中形成了分别延伸到第一导电层的第二孔，并且将第二导电层填 充在第二孔中以连接到第一导电层，从而使得即使第一孔的深度不同，第 一导电层也不被研磨。因此，可以成功地防止导电材料从第一导电层向半 导体衬底扩散。当半导体衬底被从其后表面研磨直到多个第一孔中最深的 第一孔中的绝缘层的表面被暴露出来，并且半导体衬底和绝缘层被从后表 面研磨到与绝缘膜的厚度相等的深度时，在其底侧形成有绝缘层的最深第 一孔可被调整到目标深度。结果，任何其他的第一孔只形成到比目标深度 更浅的深度，并且因而可以抑制第一导电层填充不足。如上所述，根据制造电路板的方法和电路板，可以抑制导电材料从第 -导电层扩散到半导体衬底，从而可以防止由丁扩散的材料引起的屯流泄 漏。另外，因为可以抑制第一导电层填充不足，因此还可以防止接触故 障。
图1A至1C是说明根据本发明的实施例的制造电路板的方法的第一剖 面图；图2A至2C是说明根据本发明的实施例的制造电路板的方法的第二剖 面图；图3A至3D是说明根据本发明的实施例的制造电路板的方法的第三剖 面图；图4A至4C是说明根据本发明的实施例的制造电路板的方法的第四剖 面图；图5是说明根据本发明的实施例的制造电路板的方法的第五剖面图； 图6A至6C是说明制造电路板的已知方法的第一剖面图； 图7A至7C是说明制造电路板的已知方法的第二剖面图； 图8A至8C是说明制造电路板的己知方法的第三剖面图；图9A至9C是说明制造电路板的已知方法的第四剖面图；图io是说明制造电路板的已知方法的第五剖面图。
具体实施方式
下面的段落将参考附图详细描述本发明的实施例。现在将参考图1A至图5的逐过程剖面图说明根据本发明的制造电路板的方法的示例性实施例。在该实施例中，将根据制造步骤的顺序说明电 路板的配置。与"背景技术"部分说明的要素相同的要素将用相同的标号 来说明。首先如图1A所示，提供了例如700 /mi厚的半导体衬底11，其上形 成了诸如晶体管之类的元件。在半导体衬底11上，形成了充当硬掩膜的 SiOj莫12'。接着，在Si02膜12'上，通过一般的光刻技术形成用于在半导 体衬底11中形成通孔的抗蚀图案&。然后，如图1B所示，SiOj莫12'(见图1A)通过用作掩膜的抗蚀图 案Ri'被图案化，从而形成硬掩膜12。接着，通过蚀刻穿过用作掩膜的抗蚀图案&和硬掩膜12，多个第一 孔13形成在半导体衬底11中并朝着其表面开口，这些第一孔的深度为20 /xm至150 /rni，直径为1 pm至20 /mi。在此过程中，在半导体衬底11的 表面上可能产生多达3 /mi或更大的孔13的深度变化，该深度变化可归因 于光刻技术的精度有限。在这里，看起来形成在半导体衬底11的边缘部 分的孔13比起形成在中央部分的孔13要浅大约3 ;xm，其中最浅的孔13 被表示为孔13a，最深的孔13被表示为孔13b。然后，抗蚀图案Rj皮去 除。接着，如图2A所示，由Si02构成的绝缘膜21例如通过等离子体 CVD形成在硬掩膜12上，以便填充第一孔13。绝缘层21充当阻挡件， 使得稍后从后表面研磨半导体衬底11时能够检测到研磨的结束点。此过 程中的示例性条件包括在30CTC至400 T下使用甲硅垸(SiH4)和一氧化 二氮(N20)的混和气体作为源气体。虽然这里的绝缘层21被例示为由Si02构成，但本发明的实施例的绝缘层并不限于此，也允许使用氮化硅(SiN)或有机绝缘材料。对于绝缘层21由SiN构成的示例性情况，示例性条件包括在300 。C至400 °C下使 用SiEU和氨气(NH3)的混和气体。如果绝缘层21由有机绝缘材料构 成，则绝缘层21可通过诸如旋转涂敷、印刷之类的涂敷方法形成。接着，如图2B所示，例如通过湿蚀刻来蚀刻绝缘层21，以便只在第 一孔13的底侧留下绝缘层21。此过程中对蚀刻的结束点的检测是基于时 间来实现的。通过湿蚀刻，去除了以与绝缘层21相同的方式形成的由 Si02构成的硬掩膜12。这里的绝缘层21被允许保持大于第一孔13的深度变化的厚度。更具 体而言，它们保持这样的厚度该厚度大于最浅的第一孔13a和最深的第 一孔13b之间的差。但是，绝缘层21的厚度太大可能增大稍后在绝缘层 21中形成的第二孔的纵横比，使得其具有小于第一孔13的直径，因此可 能导致用第二导电层对第二孔的填充不足，从而绝缘层21的厚度最好为 10 /mi或更小。这里的绝缘层21保持为大于等于3 /mi且小于等于5 /xm的 厚度。如上所述，即使半导体衬底11被从后表面研磨直到相应的绝缘层21 被暴露，填充在第一孔13中的第一导电层也由于在第一孔13的底部提供 绝缘层21而没有暴露出来，从而防止了第一导电层被研磨。依靠此配 置，可防止导电材料从第一导电层扩散到半导体衬底11。虽然这里的描述针对的是在绝缘层21的回蚀过程中去除硬掩膜12的 情况，但是硬掩膜12也可由能够确保针对绝缘层21的蚀刻选择性的材料 构成，并且可以保持不被去除。接着，如图2C所示，绝缘膜14例如通过CVD形成在半导体衬底11 上，以便覆盖底侧形成有绝缘层21的多个第一孔13的内壁。考虑到要确 保半导体衬底11和形成在第一孔13中的第一导电层之间的适当隔离性， 绝缘膜14最好具有高密度。除了上述&02外，可以用SiN作为构成绝缘 膜14的材料。虽然此实施例中，在绝缘层21在第一孔13中形成之后，绝缘膜14形 成以覆盖第一孔13的内壁，但是绝缘膜14也可在绝缘层21形成之前形成以覆盖第一孔的内壁。在此情况下，最好利用能够确保针对覆盖第一孔13的内壁的绝缘膜14的蚀刻选择性的材料来形成绝缘层21，因为当绝缘层 21被回蚀时绝缘膜14可能保持不被去除。例如，如果绝缘层21由有机绝 缘材料形成，并且绝缘膜14由无机绝缘材料形成，则即使绝缘层21被回 蚀，绝缘膜14也可保持不被去除。注意，如果绝缘膜14在绝缘层21形成 之前形成，并且在绝缘层21的回蚀期间绝缘膜14被去除，则在绝缘层21 的回蚀之后绝缘膜14再次形成，以覆盖第一孔13的内壁。接着，如图3A所示，在绝缘膜14上形成能够阻滞以后填充在第一孔 13中的Cu的扩散的由氮化钽(TaN)构成的阻挡膜15a，以覆盖其上预先 形成了绝缘膜14的第一孔13的内壁。接着，Cu层15b形成在阻挡膜15a 上，以填充其中预先形成了阻挡膜15a的第一孔13。结果，由阻挡膜15a 和Cu层15b构成的第一导电层15来填充第一孔13。在这里由Cu层15b 填充的第一孔13或者也可由钨(W)层或者铝(Al)层填充。当使用Al 层时，即使不形成展现出扩散阻滞性能的阻挡膜也不会出现特殊问题。接着，如图3B所示，例如通过CMP去除第一导电层15，直到暴露 出绝缘膜14的表面。然后，虽然这里没有示出，在第一导电层15和绝缘 膜14上形成层间绝缘层，并且形成互连。接着，从后表面研磨半导体衬底11，直到填充在多个第一孔13中的 相应绝缘层21被暴露出来为止。这里采用的研磨设计例如是一种两阶段 研磨。首先，如图3C所示，在研磨的第一阶段，利用此绝缘层21作为阻 挡件，半导体衬底11的后表面被研磨，直到在中央部分处形成的最深第 一孔13b中形成的绝缘层21的表面被暴露出来为止。此过程中对结束点 的检测是基于时间来实现的，其中半导体衬底11的厚度减小到20 /mi至 150 /mi。接着，如图3D所示，在研磨的第二阶段，绝缘层21被研磨到与其厚 度相等的深度，并且半导体衬底11和绝缘层21被进一步研磨。此过程中 对结束点的检测是基于时间来实现的。结果，在第一孔13的底侧，最深 的第一孔13b现在看起来暴露出了覆盖第一导电层15的绝缘膜14的表 面，而除第一孔13b之外的第一孔13看起来使绝缘层21暴露到半导体衬底11的后表面。在越浅的第一孔13中保留的绝缘层21越厚。因此，在其 底侧形成有绝缘层21的最深的第一孔可被调整到目标深度，而任何其他 第一孔只形成到比目标深度更浅的深度，从而可以相应地抑制第一导电层 填充不足的问题。已经描述了利用在最深的第一孔13b的底侧形成的绝缘层作为阻挡件的两阶段研磨的示例性情况，其中本发明的实施例并不限于此，半导体衬底11和绝缘层21被从其后表面研磨，直到填充在多个第一孔13中的相应 绝缘层21被暴露出来为止，这就足够好了。图4A示出了形成在边缘部分的最浅孔13a和形成在中央部分的最深 孔13b的主要部分的放大视图。如图所示，例如由Si02构成的绝缘膜16 形成在半导体衬底11的后表面上，其中包括绝缘层21和绝缘膜14的表 面。然后，抗蚀图案R2形成在绝缘膜16上。接着，如图4B所示，通过蚀刻穿过用作掩膜的抗蚀图案R2，在绝缘 膜16、绝缘层21和绝缘膜14中形成第二孔22，以便延伸到第一导电层 15。应当注意，在最深的第一孔13b的底侧，因为没有保留绝缘层21，所 以第二孔22形成在绝缘膜16和绝缘膜14中。因为第二孔22的形成穿透 形成在第一孔13中的绝缘层21，因此形成的第二孔22的直径小于第一孔 B的直径。然后，去除抗蚀图案R2。接着，如图4C所示，形成了一般由TaN构成的阻挡膜17a来覆盖第 二孔22的内壁。在此过程中，使得阻挡膜17a在第二孔22的底部与第一 导电层15接触。接着，在阻挡膜17a上形成抗蚀图案(未示出)，并且通 过蚀刻穿过用作掩膜的抗蚀图案来使阻挡膜17a图案化。然后，例如通过化学镀(electroless plating)在阻挡膜17a上形成Cu 层17b，以填充其中形成有阻挡膜17a的第二孔22，从而由阻挡膜17a和 Cu层17b构成的导电层17来填充第二孔22。这样，形成了具有由半导体衬底11中形成的第一导电层15和第二导 电层17构成的通孔电极的电路板。这种情况下的电路板具有形成在半导 体衬底11中以延伸经过它的多个第一孔13;半导体衬底11的后表面上在 多个第一孔13中形成的绝缘层21，其厚度不同；形成在绝缘层21中的与第一孔13连通的第二孔22;以及形成在第一孔13和第二孔22中以延伸 经过半导体衬底11的第一导电层15和第二导电层17。根据制造电路板的方法，从后表面研磨半导体衬底11直到暴露出在半导体衬底11中形成的多个第一孔13底侧填充的相应绝缘层21，在相应 绝缘层21中形成分别延伸到第一导电层15的第二孔22，并且将第二导电 层17填充在第二孔22中以连接到第一导电层15，从而即使第一孔13的 深度不同，第一导电层15也不被研磨。因此，可以成功地防止导电材料 从第一导电层15向半导体衬底11扩散。从而可以防止由于导电材料扩散 到半导体衬底11中而引起的电流泄漏。因为半导体衬底ll被从其后表面研磨直到所有孔中最深的第一孔13b 中的绝缘层21的表面被暴露出来，并且半导体衬底11和绝缘层21被从后 表面研磨到与绝缘膜21的厚度相等的深度，所以在其底侧形成有绝缘层 21的最深第-一孔13b可被调整到目标深度。结果，任何其他第一孔13只 形成到比目标深度更浅的深度，并且因而可以抑制第一导电层15填充不 足。因此可以防止一般由于空洞的形成而导致的接触故障。上述实施例针对的是第一孔13在其上预先形成了晶体管的半导体衬 底11中形成的情况，但是本发明的实施例也可适用于在用第一导电层15 填充第一孔13之后晶体管才形成的情况。本领域技术人员应该理解，取决于涉及要求和其他因素可以想到各种 修改、组合、子组合及变更，只要它们落入所附权利要求及其等同物的范 围之内。本发明要求2007年3月8日向日本专利局递交的第2007-585%号日 本专利申请的优先权，其全部内容通过弓1用方式结合于此。
权利要求
1.一种制造电路板的方法，包括在半导体衬底中形成多个第一孔，所述多个第一孔的每一个朝着所述半导体衬底的前表面开口；用绝缘层填充所述多个第一孔的底侧；用第一导电层填充在底侧填充有所述绝缘层的所述第一孔；从后表面研磨所述半导体衬底，直到填充在所述多个第一孔中的相应绝缘层被暴露出来为止；以及在所述暴露的绝缘层的每一个中形成延伸到所述第一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与所述第一导电层连接的所述第二导电层。
2. 如权利要求1所述的制造电路板的方法，其中所述半导体衬底研磨 步骤包括从后表面研磨所述半导体衬底，直到所述多个第一孔中的最深的第一 孔中的绝缘层的表面被暴露出来为止，然后从后表面将所述绝缘层和所述半导体衬底研磨到与所述绝缘膜的厚度 相等的深度。
3. —种电路板，包括以贯穿的状态形成在半导体衬底中的多个第一孔；所述多个第一孔中靠近所述半导体衬底的后表面一侧形成的绝缘层， 所述后表面和所述第一孔之间的绝缘层的厚度不同；形成在所述绝缘层中的与所述第一孔连通的第二孔；以及 形成在所述第一孔和所述第二孔内的贯穿所述半导体衬底的导电层。
全文摘要
本发明提供了制造电路板的方法和电路板。该方法包括在半导体衬底中形成多个第一孔，每个第一孔朝着半导体衬底的前表面开口；用绝缘层填充多个第一孔的底侧；用第一导电层填充在底侧填充有绝缘层的第一孔；从后表面研磨半导体衬底，直到填充在多个第一孔中的相应绝缘层被暴露出来为止；以及在每个暴露的绝缘层中形成延伸到第一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与第一导电层连接的第二导电层。
文档编号H01L23/52GK101261947SQ200810085510
公开日2008年9月10日 申请日期2008年3月10日 优先权日2007年3月8日
发明者中村卓矢 申请人:索尼株式会社