栅极驱动电路结构及显示面板的利记博彩app

专利名称：栅极驱动电路结构及显示面板的利记博彩app
技术领域：
本发明是有关于一种整合于显示面板的栅极驱动电路结构(gate driver-on-array， GOA)及具有此栅极驱动电路结构的显示面板，且特别是有关 于一种可修补设计的栅极驱动电路结构及具有此栅极驱动电路结构的显示面 板。
背景技术：
近年来，薄膜晶体管液晶显示器(thin film transistor liquid crystal display, TFT-LCD)基于其低电压操作、应答速度快、重量轻以及体积小等优点，而 逐渐成为显示器产品的主流。薄膜晶体管液晶显示器主要包括一液晶显示面 板及一背光模块(backlight module)，其中液晶显示面板是由一彩色滤光基 板(color filter, CF)、 一、薄月莫晶体管阵歹lj基板(thin film transistor array substrate, TFT array substrate)以及配置于此两基板间的一液晶层所构成，而背光模块 是用以提供此液晶显示面板所需的面光源，以使液晶显示器达到显示的效果。为了简化液晶显示面板等各式显示面板的制造工艺，将驱动显示面板所 用的栅极驱动电路(gate driver circuit)制作于显示面板的周边线路区上的技术 己逐渐发展出来。图1为现有的制作于显示面板的周边线路区(periphery circuit area)上的栅极驱动电路结构。请参照图1，栅极驱动电路结构100包 括一第一电极102、 一第二电极104、第三电极106以及一半导体层108。半 导体层108配置于第一电极102以及第二电极104和第三电极106之间，其 中第二电极104及第三电极106位于同一平面。实际上，第一电极102是由 一第一金属层制成，而第二电极104与第三电极106是由一第二金属层所制 成。一般来说，栅极驱动电路结构100配置于周边线路区中，以作为驱动显示面板的栅极驱动电路元件。第二电极104与第三电极106分别具有多个条 状图案(stripe patterns)。不同电极(104、 106)的条状图案相互交错配置，以在 周边线路区有限的空间内配置通道宽长比高(W/L;其中W为通道宽，L为通 道长)的栅极驱动电路结构100。然而，制作栅极驱动电路结构100的过程中， 若有微尘、粒子等污染物掉落，会使得栅极驱动电路结构IOO发生短路。所 以栅极驱动电路结构IOO必须被修补，例如是激光切除(Lasercut)，使得栅极 驱动电路100正常运作。但若污染物掉落的地方是需要通过切断半导体层108 上方的部份第二金属层而达到修补功效时，激光修补过程常使得这些第二金 属层下的半导体层108甚至半导体层108下的第一金属层也受到破坏。因此， 栅极驱动电路结构100的修补容易失败，而导致栅极驱动电路结构100无法 正常运作，进一步使显示面板的显示功能受到影响且良率受限。发明内容本发明是有关于一种整合于显示面板的栅极驱动电路结构(gate driver-on-array, GOA)及具有此栅极驱动电路结构的显示面板。本发明是提供一种栅极驱动电路结构，以解决现有的栅极驱动电路结构 受到污染物污染随即无法正常运作的问题。本发明又提供一种显示面板，其周边线路区的栅极驱动电路结构具有可 修复的特性，因而此显示面板具有高良率。本发明是提供一种栅极驱动电路结构，以避免现有进行激光修补过程时 造成修补区的其它结构或薄膜层也受到破坏，使得修补失败，或是不能修补， 而导致栅极驱动电路结构无法正常运作。本发明提出一种整合于显示面板的栅极驱动电路结构及具有此栅极驱动 电路结构的显示面板。栅极驱动电路结构配置于一显示面板的一周边线路区 中。栅极驱动电路结构包括一条状导电层、 一半导体层、多个第一导电图案、 多个第二导电图案、 一第一电极线以及一第二电极线。条状导电层具有多个 区域，且半导体层配置于条状导电层的区域中。第一导电图案配置于半导体层上，并位于对应的区域中。第二导电图案配置于对应的复数区域中。第一 电极线与条状导电层相隔一第一距离。第一电极线具有多个第一连接部，连 接至对应的第一导电图案。第二电极线与条状导电层相隔一第二距离，而条 状导电层位于第一电极线以及第二电极线之间。第二电极线具有多个第二连 接部，连接至对应的第二导电图案。在本发明的一实施例中，上述的第一导电图案并联于第一电极线。 在本发明的一实施例中，上述的第二导电图案并联于第二电极线。 在本发明的一实施例中，上述的各第一导电图案、其对应的第二导电图 案、条状导电层及半导体层共同构成一薄膜晶体管。此外，薄膜晶体管互相 并联。在本发明的一实施例中，上述的各第一导电图案实质上构成一U形图案， 且各第二导电图案被对应的其中一第一导电图案的U形图案部分围绕。第一 电极线及第一导电图案实质上构成梳型图案。在本发明的一实施例中，上述的各第一导电图案包括一第一部分及一第 二部分，且第一导电图案和其相邻的第一导电图案的第一部分及第二部分各自独立。举例而言，各第一导电图案的第一部分及第二部分实质上构成一u形图案。在本发明的一实施例中，上述的第二电极线及第二导电图案实质上构成 梳型图案。在本发明的一实施例中，上述的第一距离与第二距离实质上大于3 u m。在本发明的一实施例中，上述的半导体层包括多个彼此分离的半导体图 案，半导体图案位于区域上。在本发明的一实施例中，上述的部份第一连接部断开，而未断开的第一 连接部使对应的第一导电图案电性连接第一电极线。在本发明的一实施例中，上述的部份第二连接部断幵，而未断开的第二 连接部使对应的第二导电图案电性连接第二电极线。本发明另提出一种栅极驱动电路结构，配置于一显示面板的一周边线路 区中。栅极驱动电路结构包括多个第一导电图案、多个半导体图案、多个第 二导电图案、多个第三导电图案以及一第一电极线。第一导电图案彼此分离。 半导体图案配置于第一导电图案上。第二导电图案配置于半导体图案上，而 各第二导电图案实质上构成一U形。第三导电图案配置于半导体图案上，并 对应于各第二导电图案。第一导电图案、第二导电图案、半导体层以及第三 导电图案共同构成多个薄膜晶体管。第一电极线位于第一导电图案的一侧， 并与薄膜晶体管相隔一第一距离。第一电极线具有多个第一连接部，连接至 对应的第一导电图案。在本发明的一实施例中，上述的第一导电图案互相并联于第一电极线。在本发明的一实施例中，上述的部份第一连接部断开，而未断开的第一 连接部使对应的第一导电图案电性连接第一电极线。在本发明的一实施例中，上述的第一电极线及第一导电图案实质上构成 梳型图案。在本发明的一实施例中，上述的第一距离实质上大于3um。 在本发明的一实施例中，上述的栅极驱动电路结构更包括一第二电极线 以及一第三电极线，第二电极线连接至第二导电图案而第三电极线连接至第 三导电图案，第二导电图案与第三导电图案位于第二电极线与第三电极线之 间。另外，第二电极线及第二导电图案实质上构成梳型图案，而第三电极线 及第三导电图案实质上也可构成梳型图案。在本发明的一实施例中，上述的第二电极线与薄膜晶体管相隔一第二距 离，且第二电极线具有多个第二连接部连接至对应的第二导电图案。部份第 二连接部断开，而未断开的第二连接部使对应的第二导电图案电性连接第二 电极线。当薄膜晶体管位于第二电极线与第一电极线之间，且第一距离与第 二距离实质上大于3 u m。当第一电极线位于薄膜晶体管与第二电极线之间， 第一距离实质上大于3Pm而第二距离实质上大于9um。此外，当第二电极线位于第一导电图案与第一电极线之间，且第一距离实质上大于9"m而第 二距离实质上大于3Pm。在本发明的一实施例中，上述的第三电极线与薄膜晶体管相隔一第三距 离，第三电极线具有多个第三连接部，连接至对应的第三导电图案。部份第 三连接部断开，而未断开的第三连接部使对应的第三导电图案电性连接第三 电极线。当薄膜晶体管位于第三电极线以及第一电极线之间，且第一距离与 第三距离实质上大于3"m。当第三电极线位于薄膜晶体管以及第一电极线 之间，且第一距离实质上大于9ym，而第三距离实质上大于3um。当第一 电极线位于薄膜晶体管以及第三电极线之间，且第一距离实质上大于3 u m， 而第三距离实质上大于9 P m。另外，第二电极线与薄膜晶体管相隔一第二距离，且第二电极线具有多 个第二连接部连接至对应的第二导电图案时，第三电极线可与薄膜晶体管相 隔一第三距离。第三电极线例如具有多个第三连接部，连接至对应的第三导 电图案。部份第三连接部断开，而未断开的第三连接部使对应的第三导电图 案电性连接第三电极线。本发明再提出一种显示面板，其包括多个如上所述的栅极驱动电路结构。本发明以多个薄膜晶体管结构并联成一栅极驱动电路结构，因此本发明 的栅极驱动电路结构具有高通道宽长比(W/L;其中W为通道宽，L为通道长)。本发明的多个薄膜晶体管结构的导电图案通过多个连接部与电极线连接，且 各个导电图案相互并联。所以，制造工艺中若因污染物使薄膜晶体管结构中 的部份导电图案发生短路时，可将对应的连接部断开以维持栅极驱动电路结 构的功能。简言之，本发明的栅极驱动电路结构除了有高通道宽长比外，本 发明的栅极驱动电路结构还可以具有可修补的特点。


图1为现有的制作于显示面板的周边线路区上的栅极驱动电路结构。 图2为本发明的一实施例的显示面板的示意图。图3A与图3B为本发明的第一实施例的栅极驱动电路结构。图4为本发明的第二实施例的栅极驱动电路结构。图5A与图5B为本发明的第三实施例的两种栅极驱动电路结构。图6为本发明的第四实施例的栅极驱动电路结构。附图标号-100、 300A、 300B、 400、 500A、 500B、 600:栅极驱动电路结构 102:第一电极 104:第二电极 106:第三电极108、 320:半导体层200:显示面板 202:显示区 204:周边线路区 210:显示像素 310:条状导电层 312:区域 322:半导体图案330、 330，、 530、 530，、 630:第二导电图案330a、 330，a、 530a、 530a:第一部分330b、 330，b、 530b、 530，b:第二部分332、 532、 632:第二电极线334、 534、 634:第二连接部340、 540:第三导电图案342、 542:第三电极线344、 544:第三连接部350、 350A 350D、 550:薄膜晶体管360、 660:粒子 dl、 d2、 d3:距离具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较 佳实施例，并配合所附图式，作详细说明如下。图2为本发明的一实施例的显示面板的示意图。请参照图2，显示面板 200具有一显示区202以及位于显示区202之外的周边线路区204。显示区 202内配置有多个显示像素210，而周边线路区204内配置有栅极驱动电路、 连接接垫等相关线路。在此，周边线路区204是显示面板200中显示区202 周围的区域。周边线路区204可以围绕显示区202，而驱动电路或是控制电 路的相关线路可以配置于周边线路区204的部份区域中。显示面板200例如 是液晶显示面板、触碰式面板、有激发光二极管显示面板或是其它显示面板。现有的技术中，为了将部分的线路整合于显示面板200上，会在周边线 路区204中配置图1所示的栅极驱动电路结构100。栅极驱动电路结构100 的设计具有高的通道宽长比(W/L)，其中W为通道宽度，L为通道长度，而 有助于提升显示面板200的分辨率以及反应速率。然而，栅极驱动电路结构 100的电极(104、 106)若受到污染物的污染而发生短路时不易进行修补，可能 使显示面板200中部份显示像素210的显示效果受到影响。因此，本发明在此提出栅极驱动电路结构的设计，使栅极驱动电路结构 由多个并联的薄膜晶体管结构所组成。当栅极驱动电路结构中部份导电图案 发生短路现象时，可对栅极驱动电路结构进行修补，以使显示面板200的良 率提升，进而改善画面质量。图3A与图3B绘示为本发明的第一实施例的栅极驱动电路结构。请先参 照图3A，栅极驱动电路结构300A配置于上述显示面板200的周边线路区204 中。栅极驱动电路结构300A包括一条状导电层310、 一半导体层320、多个 第一导电图案330、 330，、多个第二导电图案340、 一第一电极线332以及一第二电极线342。条状导电层310具有多个区域312，且半导体层320配置于 条状导电层310的这些区域312中。第一导电图案330配置于半导体层320 上，并位于对应的区域312中。第二导电图案330亦配置于对应的区域312 中。另外，条状导电层310位于第一电极线332以及第二电极线342之间。 第一电极线332与条状导电层310相隔一第一距离dl。第一电极线332具有 多个第一连接部334，连接至对应的第一导电图案330。第二电极线342与条 状导电层310相隔一第二距离d2。第二电极线342具有多个第二连接部344， 连接至对应的第二导电图案340。在本实施例中，各第一导电图案330实质上构成一U形，且U形的第一 导电图案330位于各个区域312中。详言之，第一导电图案330包括第一部 分330a及第二部分330b，且第一导电图案330和其相邻的第一导电图案330， 的第一部分330，a及第二部分330，b各自独立。具体而言，各第一导电图案 (330、 330，)的第一部分(330a、 330，a)及第二部分(330b、 330b，)实质上构成一 U形图案，且各区域312中的各第一导电图案(330、 330，)各自独立。也就是 说，各个U形图案是各自独立且彼此分离的。第一连接部334连接于U形的第一导电图案330的底部。另外，U形的 第一导电图案330与第一电极线332共同构成梳形图案。第二电极线342的 多个第二连接部344连接至第二导电图案340，且第二电极线342与第二导 电图案340亦共同构成梳形图案。具体来说，各第二导电图案340被对应的其中一U形的第一导电图案330 围绕。各第一导电图案330、其对应的第二导电图案340、条状导电层310 及半导体层320共同构成一薄膜晶体管350。换言之，每一区域312内配置 有一 U形第一导电图案330以及与其对应的第二导电图案340，因此每一区 域312例如定义出一薄膜晶体管350。第一导电图案330以及第二导电图案 340实质上是由相同的导电膜层制作，而可作为薄膜晶体管350中的源极/漏极之用。另外，第一导电图案330并联于第一电极线332，而第二导电图案340 并联于第二电极线342。所以，本实施例的各个薄膜晶体管350实质上是以 并联的方式彼此连接的。这些并联连接的薄膜晶体管350有助于使栅极驱动 电路结构300A的通道宽长比提升，且并联的连接方式有助于縮小栅极驱动 电路结构300A的尺寸。另外，第二导电图案340也可以构成一U形，而U 形第一导电图案330与U形第二导电图案340可以相向并交错地配置，以提 供不同的通道宽长比。进一步而言，栅极驱动电路结构300A被开启时，多 个薄膜晶体管350并联的结构有助于降低栅极驱动电路结构300A的热量集 中于部份导电层。换言之，栅极驱动电路结构300A的散热情形较好，不易 因热量集中而受到损坏。请参照图3B，在半导体制造工艺中，若有粒子360掉落于部份的第一导 电图案330与第二导电图案340之间。部分薄膜晶体管350A、 350C的源极/ 漏极可能通过这些粒子360电性连接，而使栅极驱动电路结构300B无法正 常运作。因此，在本实施例中，将连接于薄膜晶体管350A、 350C的部份第 一连接部334及第二连接部344至少其中之一切断，则栅极驱动电路结构 300B可以维持正常的运作功能。实务上，栅极驱动电路结构300A、 300B中，第一电极线332与第二电 极线334未与条状导电层310重叠，且第一电极线332与第二电极线334分 别与条状导电层310相距第一距离dl及第二距离d2。所以， 一但部份的第 一导电图案330与部份的第二导电图案340间发生短路的现象，可将对应的 第一连接部334以及第二连接部344切断。此时，对应这些第一连接部334 以及第二连接部344的部分薄膜晶体管350A、 350C会与其它薄膜晶体管 350B、 350D电性绝缘。未断开的第一连接部334仍使对应的第一导电图案 330电性连接第一电极线332，而未断开的第二连接部344亦使对应的第二导 电图案340电性连接第一电极线342。整体而言，薄膜晶体管350B、 350D虽有损坏，但栅极驱动电路结构300B仍可正常运作。连接薄膜晶体管350A、350C的这些第一连接部334以及第二连接部344 可以仅有一者被切断或是两者都被切断。在本实施例中，切断第一连接部334 以及第二连接部344的方法例如是激光修补法。进行激光修补制造工艺以将 部分第一连接部334及第二连接部344切断时，可能使第一连接部334以及 第二连接部344下方的部份膜层被切断或是被切割下来的粒子污染。因此， 本实施例中第一电极线332与第二电极线334未与条状导电层310重叠的设 计可以避免条状导电层310被切断或是污染而造成不必要的短路或是断路。 此外，第一距离dl及第二距离d2可以是任何大于Opm的值，例如最佳的实 施例是3pm。实际上，第一距离dl及第二距离d2的大小可以视不同修补制 造工艺的精确度而有所调整，所以并不限于上述数值。整体来说，栅极驱动电路结构300A、 300B具有可修补的特性，使得栅 极驱动电路结构300A、 300B的制造工艺良率提高。再者，第一导电图案330 与第二导电图案340为不对称的设计，所以薄膜晶体管350具有高通道宽长 比。利用这些高通道宽长比的薄膜晶体管350并联而构成的栅极驱动电路结 构3O0A、 300B可以具有良好的元件特性。当然，本发明的栅极驱动电路结构不仅限于上述实施例的设计，图4为 本发明的第二实施例的栅极驱动电路结构。请参照图4，栅极驱动电路结构 400与第一实施例的栅极驱动电路结构300A相似，其差异之处在于半导体层 320包括多个彼此分离的半导体图案322，且半导体图案322位于对应的区域 312上。也就是说，半导体图案322是对应每一个薄膜晶体管350结构而配 置的。栅极驱动电路结构400非旦因为这些并联的薄膜晶体管350的设计而 具有适当的通道宽长比，更因为第一电极线332与第二电极线342未重叠于 条状导电层310之上而具有易于修补的特性。简言之，栅极驱动电路结构400 具有高良率以及良好的元件特性。图5A与图5B为本发明的第三实施例的两种栅极驱动电路结构。请参照图5A，栅极驱动电路结构500A配置于上述的显示面板200的一周边线路区 204中。栅极驱动电路结构500A包括多个彼此分离的第一导电图案510、多 个彼此分离的半导体图案520、多个彼此分离的第二导电图案530、多个彼此 分离的第三导电图案540以及一第一电极线512。半导体图案520配置于第 —导电图案510上。第二导电图案530配置于半导体图案520上，而各第二 导电图案530例如构成一 U形。第三导电图案540也配置于半导体图案520 上，并对应于各第二导电图案530。换言之，半导体图案520夹于第一导电 图案510与第二以及第三导电图案530/540之间，其中第二导电图案530及 第三导电图案540位于同一膜层。第一导电图案510、第二导电图案530、半 导体图案520以及第三导电图案540共同构成多个薄膜晶体管550。第二导 电图案530包括第一部分530a及第二部分530b，且第二导电图案530和其 相邻的第二导电图案530，的第一部分530，a及第二部分530，b各自独立。具 体而言，各第二导电图案(530、 530')的第一部分(530a、 530'a)及第二部分 (530b、 530b，)实质上构成一U形图案，且各第二导电图案(530、 530，)各自独第一导电图案510例如构成矩形，而第一导电图案510在其它实施例中 也可构成其它几何图形。U形的第二导电图案530例如围绕对应的第三导电 图案540，所以各薄膜晶体管550为不对称设计的薄膜晶体管550。此外，位 于各个第一导电图案510上方的第三导电图案540也可构成一 U形，且U形 第三导电图案540与U形第二导电图案530相对并交错配置，以提供不同的 通道宽长比。本实施例中第二导电图案530与第三导电图案540并不限定为 何种外形，在此U形仅为举例说明之用。第一电极线512位于第一导电图案510的一侧，并与第一导电图案510 相隔一第一距离dl。第一电极线512具有多个第一连接部514，连接至对应 的第一导电图案510。实务上，每一个第一连接部514都连接一个第一导电 图案510，且这些第一导电图案510例如是以并联的方式连接于第一电极线512。此外，第一电极线512及第一导电图案510实质上构成梳型图案。实际上，栅极驱动电路结构500A更包括一第二电极线532以及一第三 电极线542，第二电极线532连接至第二导电图案530、 530，而第三电极线 542连接至第三导电图案540。第二导电图案530与第三导电图案540位于第 二电极线532与第一电极线512之间。在本实施例中，第二电极线532及第 二导电图案530、 530，实质上共同构成梳型图案，而第三电极线542及第三 导电图案540实质上也可构成梳型图案。另外，第二电极线532例如具有多个第二连接部534以使第二导电图案 530连接于第二电极线532。换言之，第二导电图案530例如也是互相并联且 连接于第二电极线532。薄膜晶体管550则位于第二电极线532与第一电极 线512之间，且第二电极线532与第一导电图案510相隔一第二距离d2。若第一距离dl与第二距离d2维持适当的大小时，则部份第一连接部514 与部份第二连接部534可以通过适当的修补制造工艺切断。换言之，栅极驱 动电路结构500A的制造工艺中，第二导电图案530与第三导电图案540间 若发生短路而使栅极驱动电路结构500A损坏的情形可以通过修补制造工艺 被修复。实务上，未被切断的第一连接部514与第二连接部534仍可使第一 电极线512与第二电极线532分别电性连接部分的第一导电图案510与第二 导电图案530。亦即，未被切断的第一连接部514与第二连接部534仍可使 部分薄膜晶体管550维持电性连接，所以栅极驱动电路结构500A具有高良 率。以本实施例而言，第一距离dl与第二距离d2可以是任何大于0的值， 而为较佳实施例实质上大于3pm。在其它实施例中，第一电极线512与第二 电极线532例如可以位于薄膜晶体管550的同一侧。当第一电极线512位于 薄膜晶体管550与第二电极线532之间时，第一距离dl与第二距离d2可以 是任何大于0的值，而为较佳实施例为第一距离dl实质上大于3pm而第 二距离d2实质上大于9|am，或是第一距离dl实质上大于9pm而第二距离d2实质上大于3|im。另夕卜，请参照图5B,当第三导电图案540与第二导电图案530的位置互 换时，第三电极线542可以具有多个第三连接部544以将第三导电图案540 并联连接。并且，第三电极线542与第一导电图案510之间相距一第三距离 d3，以提供栅极驱动电路结构500B可修补的设计。当部分薄膜晶体管550 因粒子污染而发生短路的现象时，对应的第一连接部514及第三连接部544 可以被切除，以使栅极驱动电路结构500B维持原有的功能。在本实施例中， 第三距离d3可以是任何大于0的值，例如最佳实施例是大于3pm，或是依 照修补制造工艺的精确度而进行调整。当然，第三电极线542也可以与第一 电极线512位于薄膜晶体管550的相同一侧，则第一距离dl与第三距离d3 可以是任何大于0的值，例如最佳实施例分别为3pm、 9pm或是9,、 3pm。图6为本发明的第四实施例的栅极驱动电路结构。请参照图6，栅极驱 动电路结构600与上述的栅极驱动电路结构500B相似，其不同之处在于栅 极驱动电路结构600的第二电极线632未与薄膜晶体管550重叠。此外，第 二电极线632与第一导电图案510间维持一第二距离d2。在本实施例中，第 一导电图案510、第二导电图案630与第三导电图案540分别并联于第一电 极线512、第二电极线632以及第三电极线542。所以，各个薄膜晶体管550 之间彼此并联以构成栅极驱动电路结构600。此外，第一电极线512、第二电 极线632以及第三电极线542分别与薄膜晶体管550间维持第一距离dl、第 二距离d2以及第三距离d3。若有粒子660掉落而使部分第二导电图案630与第三导电图案540短路 时，可将对应的第二连接部534与第三连接部634至少其中之一切断。同时， 对应的第一连接部514也可被切断。未断开的第一连接部514、第二连接部 634与第三连接部544仍可使其它的薄膜晶体管550电性连接，并使栅极驱 动电路结构600正常运作。换言之，本实施例通过并联的方式将多个薄膜晶 体管550连接而构成可修补的栅极驱动电路结构600，因此栅极驱动电路结构6O0的良率可以提升。实务上，第一距离dl、第二距离d2与第三距离d3的大小可以依照修补 制造工艺的精确度而有不同的设计，例如是任何大于O的值。举例来说，若 以激光修补制造工艺对栅极驱动电路结构600进行修补，则电极线(512、 632 与542)与第一导电图案510之间可以维持大于3pm的距离。也就是说，第一 距离dl、第二距离d2与第三距离d3例如皆大于3iim。另外，栅极驱动电路 结构600中第一电极线512与第二电极线632位于薄膜晶体管550的同一侧， 所以第一距离dl与第二距离d2可以是不同的宽度以使两电极线512、 632 分离。以本实施例而言，第一距离dl例如大于9拜，而第二距离d2例如大 于3jim，也就是第一距离dl大于第二距离d2。或是，在不同设计中，第一 距离dl也可小于第二距离d2。在其它实施例中，第一电极线512与第三电极线542可以位于薄膜晶体 管550的同一侧，则第一距离dl与第三距离d3可以是不同的大小以保持分 离。另外，第一距离dl、第二距离d2与第三距离d3更可以分别是不同的宽 度。当然，栅极驱动电路结构600的第二导电图案630与第三导电图案540 可以构成不同的形状以提供不同的通道宽长比。综上所述，本发明以多个薄膜晶体管并联的结构构成一栅极驱动电路结 构，以使栅极驱动电路结构具有高通道宽长比。并联的薄膜晶体管结构也有 助于縮小栅极驱动电路结构的尺寸以及避免热量集中的情形。因此，本发明 的栅极驱动电路结构具有良好的元件特性。此外，本发明的栅极驱动电路结 构中，部份连接部若被切断时，未被断幵的连接部仍可使对应的导电图案间 保持电性连接。因此，若部份薄膜晶体管因制造工艺的污染或其它因素而发 生短路或损坏的情形，可以进行修补制造工艺以使本发明的栅极驱动电路结 构保持正常运作。换言之，具有本发明的栅极驱动电路结构的显示面板及液 晶 显示面板具有高良率。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作 些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。
权利要求
1.一种栅极驱动电路结构，整合于一显示面板中，其特征在于，所述的栅极驱动电路结构包括一条状导电层，具有多个区域；一半导体层，配置于所述的条状导电层上，并位于所述的这些区域中；多个第一导电图案，配置于所述的半导体层上，位于对应的所述的这些区域中；多个第二导电图案，配置于所述的半导体层上，位于对应的所述的这些区域中；一第一电极线，与所述的条状导电层相隔一第一距离，所述的第一电极线具有多个第一连接部，所述的这些第一连接部连接至对应的第一导电图案；以及一第二电极线，与所述的条状导电层相隔一第二距离，而所述的条状导电层位于所述的第一电极线以及所述的第二电极线之间，所述的第二电极线具有多个第二连接部，所述的这些第二连接部连接至对应的第二导电图案。
2. 如权利要求1所述的栅极驱动电路结构，其特征在于，所述的这些第 一导电图案并联于所述的第一电极线。
3. 如权利要求1所述的栅极驱动电路结构，其特征在于，所述的这些第 二导电图案并联于所述的第二电极线。
4. 如权利要求1所述的栅极驱动电路结构，其特征在于，各所述的第一 导电图案、其对应的所述的第二导电图案、所述的条状导电层及所述的半导 体层共同构成一薄膜晶体管。
5. 如权利要求4所述的栅极驱动电路结构，其特征在于，所述的这些薄 膜晶体管互相并联。
6. 如权利要求1所述的栅极驱动电路结构，其特征在于，各所述的第一导电图案包括一第一部分及一第二部分，且所述的第一导电图案和其相邻的 第一导电图案的所述的第一部分及所述的第二部分各自独立。
7. 如权利要求6所述的栅极驱动电路结构，其特征在于，各所述的第一 导电图案的所述的第一部分及所述的第二部分实质上构成一 U形图案。
8. 如权利要求7所述的栅极驱动电路结构，其特征在于，各所述的第二 导电图案被对应的其中一所述的U形图案围绕。
9. 如权利要求6所述的栅极驱动电路结构，其特征在于，所述的第一电 极线及所述的这些第一导电图案实质上构成一梳型图案。
10. 如权利要求1所述的栅极驱动电路结构，其特征在于，所述的第二电 极线及所述的这些第二导电图案实质上构成一梳型图案。
11. 如权利要求l所述的栅极驱动电路结构，其特征在于，所述的第一距 离与所述的第二距离实质上大于3|im。
12. 如权利要求1所述的栅极驱动电路结构，其特征在于，所述的半导体 层包括多个彼此分离的半导体图案，所述的这些半导体图案位于所述的这些 区域上。
13. 如权利要求1所述的栅极驱动电路结构，其特征在于，部份所述的这 些第一连接部断开，而未断开的第一连接部使对应的第一导电图案电性连接 所述的第一电极线。
14. 如权利要求1所述的栅极驱动电路结构，其特征在于，部份所述的这 些第二连接部断开，而未断开的第二连接部使对应的第二导电图案电性连接 所述的第二电极线。
15. —种栅极驱动电路结构，整合于一显示面板中，其特征在于，所述的 栅极驱动电路结构包括多个第一导电图案，所述的这些第一导电图案彼此分离； 多个半导体图案，配置于所述的这些第一导电图案上； 多个第二导电图案，配置于所述的这些半导体图案上，各所述的第二导电图案实质上构成一U形；多个第三导电图案，配置于所述的这些半导体图案上，且各所述的第三 导电图案对应于其中一所述的第二导电图案配置，其中所述的这些第一导电 图案、所述的这些第二导电图案、所述的这些半导体图案以及所述的这些第 三导电图案共同构成多个薄膜晶体管；以及一第一电极线，位于所述的这些第一导电图案的一侧，与所述的这些第 一导电图案相隔一第一距离，所述的第一电极线具有多个第一连接部，所述 的这些第一连接部连接至对应的所述的这些第一导电图案。
16. 如权利要求15所述的栅极驱动电路结构，其特征在于，各所述的第 二导电图案的U形结构和其相邻的第二导电图案的U形结构各自独立。
17. 如权利要求15所述的栅极驱动电路结构，其特征在于，所述的这些 第一导电图案互相并联于所述的第一电极线。
18. 如权利要求15所述的栅极驱动电路结构，其特征在于，部份所述的 这些第一连接部断开，而未断开的第一连接部使对应的第一导电图案电性连 接所述的第一电极线。
19. 如权利要求15所述的栅极驱动电路结构，其特征在于，所述的第一 距离实质上大于3(im。
20. 如权利要求15所述的栅极驱动电路结构，其特征在于，所述的栅极 驱动电路结构更包括一第二电极线以及一第三电极线，所述的第二电极线连 接至所述的这些第二导电图案而所述的第三电极线连接至所述的这些第三导 电图案，所述的这些第二导电图案以及所述的这些第三导电图案位于所述的 第二电极线与所述的第三电极线之间。
21. 如权利要求20所述的栅极驱动电路结构，其特征在于，所述的第二电极线及所述的这些第二导电图案实质上构成一梳型图案。
22. 如权利要求20所述的栅极驱动电路结构，其特征在于，所述的第三 电极线及所述的这些第三导电图案实质上构成一梳型图案。
23. 如权利要求20所述的栅极驱动电路结构，其特征在于，所述的第二 电极线与所述的这些第一导电图案相隔一第二距离，且所述的第二电极线具 有多个第二连接部，连接至对应的所述的这些第二导电图案。
24. 如权利要求23所述的栅极驱动电路结构，其特征在于，部份所述的 这些第二连接部断开，而未断开的第二连接部使对应的第二导电图案电性连 接所述的第二电极线。
25. 如权利要求24所述的栅极驱动电路结构，其特征在于，所述的第三 电极线与所述的这些第一导电图案相隔一第三距离，所述的第三电极线具有 多个第三连接部，连接至对应的所述的这些第三导电图案。
26. 如权利要求25所述的栅极驱动电路结构，其特征在于，部份的第三 连接部断开，而未断开的第三连接部使对应的第三导电图案电性连接所述的 第三电极线。
27. 如权利要求23所述的栅极驱动电路结构，其特征在于，所述的这些 第一导电图案位于所述的第二电极线与所述的第一电极线之间，且所述的第 一距离与所述的第二距离实质上大于3pm。
28. 如权利要求23所述的栅极驱动电路结构，其特征在于，所述的第一 电极线位于所述的这些第一导电图案与所述的第二电极线之间，且所述的第 一距离实质上大于3|im而所述的第二距离实质上大于9pm。
29. 如权利要求23所述的栅极驱动电路结构，其特征在于，所述的第二 电极线位于所述的这些第一导电图案与所述的第一电极线之间，且所述的第 一距离实质上大于9,而所述的第二距离实质上大于3pm。
30. 如权利要求20所述的栅极驱动电路结构，其特征在于，所述的第三 电极线与所述的这些第一导电图案相隔一第三距离，所述的第三电极线具有 多个第三连接部，连接至对应的所述的这些第三导电图案。
31. 如权利要求30所述的栅极驱动电路结构，其特征在于，部份的第三 连接部断开，而未断开的第三连接部使对应的第三导电图案电性连接所述的第三电极线。
32. 如权利要求30所述的栅极驱动电路结构，其特征在于，所述的这些 第一导电图案位于所述的第三电极线以及所述的第一电极线之间，且所述的 第一距离与所述的第三距离实质上大于3pm。
33. 如权利要求30所述的栅极驱动电路结构，其特征在于，所述的第三 电极线位于所述的这些第一导电图案以及所述的第一电极线之间，且所述的 第一距离实质上大于9,，而所述的第三距离实质上大于3pm。
34. 如权利要求30所述的栅极驱动电路结构，其特征在于，所述的第一 电极线位于所述的这些第一导电图案以及所述的第三电极线之间，且所述的 第一距离实质上大于3pm，而所述的第三距离实质上大于9pm。
35. 如权利要求15所述的栅极驱动电路结构，其特征在于，所述的第一 电极线及所述的这些第一导电图案实质上构成一梳型图案。
36. —种显示面板，具有多个如权利要求1~35中任一项所述的栅极驱 动电路结构。
全文摘要
本发明是关于一种栅极驱动电路结构及显示面板，所述的栅极驱动电路结构配置于一显示面板的一周边线路区，并包括一条状导电层、一半导体层、多个第一导电图案、多个第二导电图案、一第一电极线以及一第二电极线。条状导电层具有多个区域。半导体层配置于条状导电层的区域中。第一导电图案及第二导电图案配置于半导体层上，并位于对应的区域中。条状导电层位于第一电极线以及第二电极线之间。第一电极线与第二电极线分别和条状导电层相隔一第一距离与一第二距离。第一电极线具有多个第一连接部，连接至对应的第一导电图案。第二电极线具有多个第二连接部，连接至对应的第二导电图案。
文档编号H01L27/12GK101217154SQ20081000341
公开日2008年7月9日 申请日期2008年1月11日 优先权日2008年1月11日
发明者张立勋 申请人:友达光电股份有限公司