专利名称：在等离子处理应用中提供电性接触的方法与装置的利记博彩app
技术领域：
本发明涉及半导体晶片处理技术，特别涉及一种在等离子处理应用 中提供电性接触的方法及装置。
背景技术：
等离子处理应用，例如等离子4参杂(plasma doping, PLAD),为半 导体装置中常用的处理方式。PLAD不但占地面积小于现有的束线植入机 (beam-line implanter),且其可于半导体植入处理中实现高生产量。
图1A与图1B为PLAD的应用实例，藉由于等离子16中施加脉冲式 的直流电(direct current, DC)14，可对位于平台(platen) 12上的晶片 IO进行离子植入。在植入处理期间，平台或E型卡盘(E-chuck)12使晶 片IO保持向下，而弹性承载引脚(spring-loaded pin)18为晶片10提 供电性接触。藉由施加于晶片10的直流电(DC)或脉冲式直流偏压 (pulsed DC bias)来决定离子才直入能量，其中电压通常介于-O. 05至-50 kV之间的范围内。如图所示，电极20连接导体或板22 (举例来说，铝 板)而连接至直流偏压源14。对于特定的等离子成份与晶片IO基板材 料，直流脉冲14的电压会决定才直入物种的深度廓型(profile)。藉由施 加直流偏压至晶片10,可以精确控制植入的离子能量以及植入的深度廓 型。
然而，对于PLAD而言，要才是供不产生电弧(arc-free)的才直入是不 容易的。举例来说，当晶片10的电性接触不足时通常会产生电弧，此 外，在晶片10的边缘与所有围绕电极(举例来说，图IB中的防护环24)之间的间隙(举例来说，图1B中的26)处会产生电压差。因此，为了 使PL AD在进行植入时不会产生电弧，必须使得晶片能够具有充分的电 性接触。然而，晶片10的背部(backside)通常具有各种薄膜(举例来 说，氧化物、氮化物、光阻、多晶硅等)，因此，加剧了要在晶片的背 部上具有最佳的电性接触的难度。
此外，随着生产量的增加，需要使用高等离子密度来进行PLAD处 理，此时，会有相当大量的电流通过晶片。主体材料的电阻、所有电性 接触的扩展电阻以及/或接触电阻使得这些电流在穿过晶片时会产生一 电压梯度。由于电流所施加的接触区域的固定的，因此，上述的电压梯 度会在晶片上产生非均匀的偏压。若是电阻系数与/或电流大到 一个程 度，电压梯度最后会影响掺质的接面深度，因而影响到薄层电阻(sheet res i s tance)。位于晶片的背部区域中的高电压梯度可能会对位于电性 接触区域中的晶片背部造成局部性的伤害。
由上所述，需要克服现有技术的前述缺点中的至少一项缺点。
发明内容
本发明提供一种用于在等离子处理应用期间对半导体晶片提供改 良的电性接触的方法与装置。在一实施例中，装置包括用以支撑晶片的 晶片平台以及多个电性接触元件，将多个电性接触元件中的每个配置为 提供通道，此通道用于将来自偏压源的偏置电压供应至位于晶片平台上 的晶片。并且将多个电性接触元件作几何排列，使得至少一个电性接触 元件接触内部表面区域(举例来说，此区域在晶片的中心与约晶片的半 径的一半的距离之间)以及至少一个电性接触元件接触外部环形表面区 域(举例来说，此区域在晶片的外边缘与约晶片的半径的一半的距离之 间)。
8本揭露案的第一方面是针对一种用于在等离子处理应用期间支撑半 导体晶片的背部的装置，背部在几何学上定义内部表面区域与外部环形
表面区域，此装置包括用以支撑晶片的晶片平台，以及多个电性接触
元件，将多个电性接触元件中的每个配置为提供通道，此通道用于将来 自偏压源的偏置电压供应至位于晶片平台上的晶片，将多个电性接触元
件作几何排列，使得至少 一个电性接触元件接触内部表面区域以及至少
一个电性接触元件接触外部环形表面区域。
本揭露案的第二方面是针对一种在等离子处理应用期间利用平台提
供与半导体晶片的背部电性接触的方法，此方法包括设置至少一个电 性接触元件，以与晶片的内部表面区域相接触，设置至少一个电性接触 元件，以与晶片的外部环形表面区域相接触，以及以等离子处理晶片。
本揭露案的第三方面是针对一种用于在等离子处理应用期间支撑半 导体晶片的背部的装置，此装置包括晶片平台，用以支撑晶片，以及
数个电性接触元件，耦接于晶片平台，其中多个电性接触元件的至少一 个与邻近的电性接触元件之间的距离小于约50毫米的距离。
前述以及本发明的其他特征将从以下更细节的所揭示的实施例的 描述中显现。
通过以下附图将对本发明的具体实施例做具体描述，其中相似标记代表相 似元件，且其中
图1A与图1B为现有一种PLAD应用实例的横截面正视图。
图2为依照本揭露案的一实施例的用于等离子处理应用的装置的 横截面正视图。
图3为依照本揭露案的另一实施例的用于等离子处理应用的装置的横截面正(局部)视图。
图4为依照本揭露案的另一实施例的用于等离子处理应用的装置
的横截面正(局部)视图。
图5A至图5F为依照本揭露案的实施例的电性接触元件的排列方式 以及晶片的下视图。
图6A至图6B为依照本揭露案的实施例的电性接触元件以及晶片的 侧—见图。
具体实施例方式
在此描述一种方法与装置，此方法与装置适用于等离子处理应用期 间，其能提供政良的半导体晶片的电性接触。
参见附图，图2为依照本揭露案的一实施例的在等离子处理应用期 间(举例来说，等离子掺杂(PLAD)应用)用于支撑晶片102的装置100。 晶片102包括背部104，背部104邻近于晶片平台106。任意地沿着晶 片平台106的上表面配置多数条沟道108。此外，平台106下面可以是 板110,而防护环(shield ring) 112围绕着平台106。
在一实施例中，晶片102的几何形状定义为包括第一内部表面区域 114与第二外部环形表面区域116。如图所示，晶片102通常为圓形， 此晶片102包括具有从晶片102的中心(center)或中心线(centerline， CL)算起半径为Rl的几何图形。尺寸R2约为半径Rl的一半。在一实施 例中，第一部份114定义为在晶片102的中心CL与约R2的距离之间的 晶片102的区域。因此，第二部份116可以包括晶片102的另一个部份， 此部份定义为在晶片102的外边缘118与约R2的距离之间的晶片102 的区域。
在另一实施例中，第一内部表面区域114与第二外部环形表面区域116可以定义为晶片102中具有相等面积的两个部份。因而，第一内部 表面区域114可以定义为在晶片102的中心CL与约0. 707R1的距离之间 的晶片102的区域。第二外部环形表面区域116可以包括晶片102的一 个部份，此部份定义为在晶片102的外边缘118与约0. 707R1的距离之 间的晶片102的区域。众所周知，图中用以定义每个区域的径向尺寸可 以改变，除了在申请专利范围中所陈述的内容之外，并不作其他的限制。 在以PLAD处理的晶片102中，可以藉由配置多个电性接触元件120来 改良晶片102的电接触特性，换句话说，使得至少 一个电性接触元件12 0A 接触第一部份114，以及至少一个电性接触元件120B接触第二部份116。 在另一实施例中，晶片102的背部104可以定义成多个区域。例如，晶 片102可以分配成N个区域，其中N可以大于2。在另一实施例中，晶 片102被多个外部环形区域116定义。以此方式，电性接触元件120可 以接触两个以上的外部环形表面区域116。
其中，电性接触元件120的结构与布局可以是下列样式。例如，在 图2中，多个电性接触元件包括第一类型120A (举例来说，引脚型)， 此第一类型102A配置成与用以提供接合的第一部份114接触，以及与 晶片102的背部104接触。电性接触元件的第二类型120B (举例来说， 环型)配置成与用以提供接合的第二部份116接触以及与背部104接触。
图3与图4描述了用以支撑晶片102的背部104的装置200、 300 的其他的实施例。装置200、 300包括位于底座(或阴极)206上的平台 (举例来说，E型夹具)202。多个电性接触元件120 (亦即在图3中的 120C、 120D以及在图4中的120 C、 120E )接触背部104。更进一步地， 亦可以提供法拉第杯(Faraday Cup，图中未示出)以测量离子植入的剂 量。在图3中，藉由附着装置208 (举例来说，面板螺钉、侧面固定螺 钉等)将防护环204附着于平台202。防护环204包括电性接触元件UOD
ii(举例来说，边缘接触环)。可以用附着装置2 08来调整边缘接触环12OD, 以沿着电性接触元件120C对背部104提供适合的电性接触。附着装置 208也可以精确地调整电性接触元件120D的高度。图4中的实施例(亦 即装置300 )包括附着于电性接触元件120E的弹簧302,此弹簧302对 平台202提供一偏移接合(bias engagement)。以此方式，^吏得电性接触 元件120E偏移至背部104,因而电性接触元件120E与背部104之间有 适当的电性接触。因此，施加脉冲式DC偏压于晶片102可以消除以及/ 或大幅降低沿着以及/或靠近晶片102边缘的边缘电弧。
在相关技术的装置以及本揭露案的装置的实施例上进行台架测试 (bench testing)。在台架测试下，用以电性接触晶片以产生电阻的方 法如下以3引脚的电性接触装置为例(举例来说，见美国专利第 7， 126， 808号的图2(a)中的标号20)，当在晶片上施加64伏特的接触 电压与240或250毫安培的电流时，晶片102上所测量到的电阻在256 至266. 7欧姆的范围内。相反地，依照本揭露案的实施例，以装置IOO、 200、 300来支撑晶片102，当在晶片102上施加13伏特的接触电压与 700毫安培的电流时(如图3所示的实施例，使用铝制的电性接触元件 120),在晶片102上所测量到的电阻为18.6欧姆。在本揭露案的另一 实施例中，当晶片102有电性接触时，晶片102上所量测到的电阻小于 约30欧姆。因此，上述的实施例在降低晶片102上的电阻的效果相当显 著。
提供电性接触的其他的实施例如图5A至图5F中所示。晶片102具 有多个电性接触元件120,电性接触元件120与晶片102接合并接触。 例如，图5A揭示了第一电性接触元件120F(举例来说，3个接触引脚)， 此第一电性接触元件120F实质上排列为三角形，第二电性接触元件UOG (举例来说，边缘环)则位于或靠近晶片102的外边缘118。第二电性边缘118具有一段距离，此段距离在约0 毫米(mm)至约20毫米(mm)的范围内。尽管图5A揭示了引脚以及边缘环 的排列，但其它结构也能达到相似结果。例如，第二电性接触元件120G 可为间断环带、多片环带、多引脚以及/或类似结构。同样地，第一电 性接触元件120F可为其他数量的引脚(举例来说，一、二、七等等)， 环带、间断环带、多片环带以及/或类似结构。
图5B至图5F描述了其他实施例，这些电性接触元件120的排列称 为"密排"(close-packed)结构。在密排结构中，多个电性接触元件120 彼此相邻(亦即，接触)，以及/或每个电性接触元件120定位于一距 离内，此距离是在从邻近的电性接触元件120起，在约O毫米(mm)至约 50毫米(mm)的范围(亦即小于约50毫米)内。或者，多个电性接触元 件120与晶片102的背部区域104 (举例来说，见图2)的总接触面积 (total nominal contact area)可约超过背部104的总面积的50% (亦 即，总接触面积与背部面积的比率约超过1: 2)。在另一实施例中，多 个电性接触元件120与晶片102的背部104 (举例来说，见图2)的总 接触面积可约超过背部104的总面积的80% (亦即，总接触面积与背部 面积的比率约超过4: 5)。在一实施例中，如图5B至图5D所示，将电 性接触元件120排列成以六边形接触晶片102的形式。电性接触元件120 的数量可以是7个(图5B) 、 19个(图5C)、以及/或37个(图5D)。 电性接触元件12 0也可以排列成其他同心多边形的形式，包括多个同心 多边形。举例来说，电性接触元件120可以排列成三角形、正方形、五 边形或其他多边形。此几何图形不需要是对称的或是固定图案的。
在另一实施例中，如图5E所示，电性接触元件120排列成多个同 心多边形的几何图形，以与晶片102相接触，其中，至少两个同心多边 形的顶点为彼此偏斜(举例来i兌，不是径向对齐)。例如，电性接触元件120可以以同心六边形(举例来i兑，两个或更多)的排列与晶片102 相接触，其中第一六边形图案的顶点与第二六边形图案的顶点之间不会 呈线性地放射状对齐。以此方式排列，可以最小化传导沟道(举例来说， 电性接触元件120之间的空间)。
在另一实施例中，如图5F所示，电性接触元件120H (举例来说， 引脚)排列成几何形状，也就是将电性接触元件120H排列在几何形状 的各个顶点与/或多边形(举例来说，六边形)的中心，以与晶片102 相"t妄触。以此方式，电性接触元件120H以多个邻近的多边形图案(举 例来说，多个六边形)的方式与晶片102相接触。尽管图5F描述了电 性接触元件120H的单一六边形排列的一部份，但是多个电性接触元件 120H可以排列成任意数量的邻近多边形(举例来说，六边形)上，以便 与晶片102相接触，而不脱离本发明的内容。
综上所述，电性接触元件120相对于背部104的分布、结构、排列、 以及/或数量都是为了使其能够在晶片102上达到最小化的电压分布， 如此一来，以装置100、 200、 300对晶片102进行才直入时，可以避免可 能发生的高电阻系数的情形。换句话说，若是能将此电压保持为一定值， 其对于植入掺质接面深度的影响将可忽略不计与/或视为零。更进一步 地，电性接触元件120相对于背部104的分布、结构、排列、以及/或 数量都是以能够最小化接触电阻与/或是最小化分布于晶片102上的撒 布电阻(spreading resistance)为优选。将这些电阻值保持于一阈值， 如此一来，在植入期间的最大电流流通时，仍然不会有明显的电压降产 生。
各种材料都可以用以制造电性接触元件120。根据晶片102的基板 的材料(p型或n型)以及在晶片102的基板上的薄膜厚度来选择材料。 理想的材料是能够对p型或n型材料两者之一或两者进行植入。例如，电性接触元件120的合适材料可以包括金属或合金。更进一步地，电性 接触元件120的合适材料可以包括钬(Titanium)、铝(Aluminum)、鴒 (Tungsten)、钽(Tantalum)、钴(Cobalt)、镍(Nickel)、娃(Silicon), 碳化硅(Silicon Carbide)以及/或者用前述成分形成的硅化物 (si 1 icide)。
本揭露案的另 一 方面包括用不同的材料来制作不同的电性接触元 件120。例如，多个电性接触元件120包括电性接触元件120的第一群 组以及电性接触元件120的第二群组，其中第一群组包含第一材料，且 第二群组包含第二材料。如此一来，电性接触元件120的第一群组例如 是可以包括适用于p型硅基板的"A"型材料，而电性接触元件120的 第二群组例如是可以包括适用于n型硅基板的"B"型材料，或反之亦 然。第一群组与第二群组的电性接触元件120的数量可以相同或不同。 例如，电性接触元件120中约一半数量可以是由适用于p型硅基板的材 料所构成，而电性接触元件120中的另一半数量可以是由适用于n型硅 基板的材料所构成。如此一来，可以避免在处理不同的晶片120基板(举 例来说，p型硅基板、n型硅基板等等)时需要两种不同装置。
如图6A与图6B所示，本揭露案的另一方面提供电性接触元件120J、 120K的接合端402的优选形状。可以选择具有特定形状与表面粗糙度的 接合端402的电性接触元件120J,以最小化晶片102上的接触电阻与撒 布电阻。如图6A所示，提供具有相对大的半径Rl以及/或者大的曲率 半径R2的接合端402的电性接触元件120J能够最大化接触背部104的 表面积。举例来说，如图6A所示，此电性接触元件120J的半径Rl例 如在约0. 5毫米至约25毫米的范围内，而曲率半径R2例如在约0. 5毫 米至约100毫米的范围内(举例来说，接近于理想的平面)。
如图6B所示，本揭露案的另一方面提供电性接触元件120K以增强与背部104之间的电性接触，电性接触元件120K具有实质上平坦的接 合端402，且接合装置404沿着电性接触元件120K设置。接合装置404 包括机械枢轴、铰链以及/或者类似物，在晶片102处理期间，其可改 善并维持电性接触元件120K与背部104之间的接触。无论如何，在本揭 露案的实施例中，多个电性接触元件120与背部104之间的总接触面积 可介于约1平方毫米至约400平方毫米之间。
虽然结合上文特定实施例描述了本揭露案，然，很显然的是各种选 择、修改以及变更对本领域技术人员来说都是显而易见的。因此，以上 列出的本发明的实施例仅为说明性，并非用以限定本发明。在不脱离本 文所述权利要求所定义的本发明的范围和精神的情况下所作的各种改 变都是可能的。
权利要求
1、一种支撑半导体晶片的背部的装置，适用于等离子处理应用期间，所述背部于几何学上定义出内部表面区域与外部环形表面区域，所述装置包括晶片平台，用以支撑所述晶片；以及多个电性接触元件，将所述多个电性接触元件中的每个配置为提供通道，所述通道用于将来自偏压源的偏置电压供应至位于所述晶片平台上的所述晶片，将所述多个电性接触元件作几何排列，使得至少一个电性接触元件接触所述内部表面区域以及至少一个电性接触元件接触所述外部环形表面区域。
2、 根据权利要求1所述的装置，其中所述内部表面区域定义为所述 晶片的中心与 一距离之间的区域，所述距离为从所述中心至约所述晶片 的半径的一半，且所述外部环形表面区域定义为所述晶片的外边缘与所 述距离之间的区域。
3、 根据权利要求1所述的装置，其中所述内部表面区域定义为所述 晶片的中心与一距离之间的区域，所述距离为从所述中心至约0. 707个 半径，其中半径包括所述晶片的半径，且所述外部环形表面区域定义为 所述晶片的外边缘与约0. 707个半径的所述距离之间的区域。
4、 根据权利要求1所述的装置，其中接触所述外部环形表面区域的 所述至少一个电性接触元件包括环面。
5、 根据权利要求1所述的装置，其中所述多个电性接触元件包括金 属或合金。
6、 根据权利要求1所述的装置，其中所述多个电性接触元件包括至 少下列之一钛、铝、鵠、钽、钴、镍、硅、碳化硅以及硅化物。
7、 根据权利要求1所述的装置，其中所述多个电性接触元件的至少 一个包括介于约0. 5毫米至约25毫米的范围内的横切半径和介于约0. 5毫米至约100毫米的范围内的末端半径中的至少一个。
8、 根据权利要求1所述的装置，其中所述多个电性接触元件的至少 一个还包括铰链或关节。
9、 根据权利要求1所述的装置，其中所述多个电性接触元件与所述 晶片的所述背部的总接触面积介于约1平方毫米至约400平方毫米的范 围内。
10、 根据权利要求1所述的装置，其中在所述内部表面区域内的所 述至少一个电性接触元件与在所述外部环形表面区域内的所述至少一 个电性接触元件具有不同形状。
11、 根据权利要求1所述的装置，其中当施加偏置电压时，所述多 个电性接触元件提供于所述晶片上的电阻小于约30欧姆。
12、 根据权利要求1所述的装置，其中所述多个电性接触元件在几 何学上实质上形成六边形。
13、 根据权利要求1所述的装置，其中所述多个电性接触元件在几 何学上形成多个同心多边形。
14、 根据权利要求13所述的装置，其中所述多个同心多边形包括具 有第 一组顶点的第 一多边形以及具有第二组顶点的第二多边形，所述第 一组顶点与所述第二组顶点不具有放射状的对齐。
15、 根据权利要求1所述的装置，其中在所述外部环形表面区域内 的所述至少一个电性接触元件定位于从所述晶片的外边缘起的约20毫 米以内。
16、 根据权利要求1所述的装置，其中所述外部环形表面区域包括 多个环形表面区域。
17、 根据权利要求1所述的装置，其中所述多个电性接触元件在几 何学上形成多个邻近多边形。
18、 一种提供电性接触的方法，所述方法适用于等离子处理应用期间，其用平台与半导体晶片的背部接触，所述方法包括设置至少一个电性接触元件，其与所述晶片的内部表面区域相接触； 设置至少一个电性接触元件，其与所述晶片的外部环形表面区域相才妄触；以及以等离子处理所述晶片。
19、 根据权利要求18所述的方法，其中所述背部于几何学上定义为 内部表面区域与外部环形表面区域，所述内部表面区域定义为所述晶片 的中心与 一 距离之间的区域，所述距离为从所述中心至约所述晶片的半 径的一半，且所述外部环形表面区域定义为所述晶片的外边缘与所述约 半径的 一 半的距离之间的区域。
20、 根据权利要求18所述的方法，其中所述背部于几何学上定义为 内部表面区域与外部环形表面区域，所述内部表面区域定义为所述晶片 的中心与一距离之间的区域，所述距离为从所述中心至约0. 707个半径，其中半径包括约所述晶片的半径，且所述外部环形表面区域定义为所述 晶片的外边缘与约0. 7 0 7个半径的所述距离之间的区域。
21、 根据权利要求18所述的方法，其中接触所述外部环形表面区域 的所述至少 一个电性接触元件包括环面。
22、 根据权利要求18所述的方法，其中所述多个电性接触元件包括 金属或合金。
23、 根据权利要求18所述的方法，其中所述多个电性接触元件包括 至少下列之一钛、铝、鴒、钽、钴、镍、硅、碳化硅以及硅化物。
24、 根据权利要求18所述的方法，其中所述多个电性接触元件的至 少一个包括介于约0.5毫米至约25毫米的范围内的横切半径和介于约 0. 5毫米至约100毫米的范围内的末端半径中的至少一个。
25、 根据权利要求18所述的方法，其中所述多个电性接触元件的至 少一个还包括铰链或关节。
26、 根据权利要求18所述的方法，其中所述多个电性接触元件与所 述晶片的辨述背部的总接触面积介于约1平方毫米至约400平方毫米的 范围内。
27、 根据权利要求18所述的方法，其中在所述内部表面区域内的所 述至少一个电性接触元件与在所述外部环形表面区域内的所述至少一 个电性接触元件具有不同形状。
28、 根据权利要求18所述的方法，还包括 电性接触所述晶片；以及 使得所述晶片上的电阻小于约30欧姆。
29、 根据权利要求18所述的方法，其中所述多个电性接触元件在几 何学上实质上形成六边形。
30、 根据权利要求18所述的方法，其中所述多个电性接触元件在几 何学上形成多个同心多边形。
31、 根据权利要求30所述的方法，其中所述多个同心多边形包括具 有第 一组顶点的第 一多边形以及具有第二组顶点的第二多边形，所述第 一组顶点与所述第二组顶点不具有放射状的对齐。
32、 根据权利要求18所述的方法，其中在所述外部环形表面区域内 的所述至少一个电性接触元件定位于从所述晶片的外边缘起的约20毫 米以内。
33、 根据权利要求18所述的方法，其中所述多个电性接触元件在几 何学上形成多个邻近多边形。
34、 一种支撑半导体晶片的背部的装置，适用于等离子处理应用期 间，所述装置包括晶片平台，用以支撑所述晶片；以及多个电性接触元件，耦接于所述晶片平台，其中所述多个电性接触 元件中的至少一个与邻近的电性接触元件之间的距离小于约50毫米。
35、 根据权利要求34所述的装置，其中所述多个电性接触元件的总 接触面积与所述晶片的所述背部的总面积之间的比率至少为约1: 2。
36、 根据权利要求35所述的装置，其中所述比率至少为约4: 5。
37、 根据权利要求34所述的装置，其中所述多个电性接触元件中的 至少一个接触邻近的电性接触元件。
38、 根据权利要求34所述的装置，其中所述多个电性接触元件在几 何学上实质上形成多边形。
全文摘要
一种用于在等离子处理应用期间对半导体晶片提供改良的电性接触的方法与装置。在一实施例中，本装置(100)包括用以支撑晶片的晶片平台(106)以及多个电性接触元件(120)，将多个电性接触元件(120)中的每个配置为提供通道，此通道用于将来自偏压源的偏置电压供应至位于晶片平台(106)上的晶片(102)。并且将多个电性接触元件(120)作几何排列，使得至少一个电性接触元件接触内部表面区域(114)(举例来说，此区域在晶片的中心与约晶片的半径的一半的距离之间)以及至少一个电性接触元件接触外部环形表面区域(116)(举例来说，此区域在晶片的外边缘与约晶片的半径的一半的距离之间)。
文档编号H01L21/00GK101601118SQ200780051063
公开日2009年12月9日 申请日期2007年12月20日 优先权日2006年12月27日
发明者克里斯多夫·J·里维特, 具本雄, 史帝文·R·沃特, 戴文·洛吉, 提摩太·J·米勒, 杰·T·舒尔, 玄盛焕, 维克拉姆·辛, 贾斯汀·托可, 阿塔尔·古普塔 申请人:瓦里安半导体设备公司