专利名称：用于计算机断层成像和其它成像应用的背照式光电晶体管阵列的利记博彩app
技术领域：
本发明涉及光电晶体管阵列领域。
背景技术：
部分成像探测器(例如，计算机断层成像(CT)扫描探测器)为 探测器阵列，该探测器阵列包括将X射线辐射转换为可见光的一维或 二维闪烁器阵列和配备上述闪烁器阵列的附加的一维或二维光电探测 器阵列。光电探测器阵列可以是背照式光电二极管阵列的形式，使用 成百上千的PIN光电二极管，配置于单一硅片上的规则一维或二维矩 阵内。背照式的PIN光电二极管阵列是通过具有导电环氧树脂的金柱 凸块或者焊料凸块附在电路板上的倒装芯片管芯。也可以使用其它倒 装芯片附着方法。下游电子电路连接PIN光电二极管的输出到预放大 器的输入；每个PIN光电二极管正常的情况下连接于其各自的预放大 器。目前CT扫描仪不使用像素内(in-pixel )放大结构；将预放大器 集成到每一个光电探测器像素中可以给系统性能提供一定的优势(例 如，改善的噪声性能，功耗等)。
许多公开物描述了允许将不同种类的光电接收器与晶体管相集成 的光电探测器阵列，其执行所探测的信号的初始放大的功能。多种这 样的公开物描述了前照式阵列。 一些工作展示了具有背照式选项的结 构。然而，这些主要是基于GaAs的结构，并且由于它们的性质和其设 计的特征而不能用于医疗成像应用中。目前可用的与前端电子电路集 成在一起的用于放大其输出的Si基背照式光电探测器阵列主要使用 CCD和CMOS结构，所述结构不提供对阵列的每个像素的直接寻址。大量已发表的工作探索该结构的特征和与PIN光电二极管相集成 的双极性和JFET晶体管的工作原理。在双极晶体管的情况下，通常通 过将NPN晶体管的基极与构建在N型衬底上的PIN光电二极管的阳极 连接来实现此集成。在构建在P型衬底上的光电二极管的情况下，PNP 晶体管的基极与光电二极管的阴极连接。
对于与PIN光电二极管集成的JFET，提出了几种不同的结构。那些 结构或者使用P沟道FET或者使用N沟道FET，并且可以工作在耗尽模 式下或增强模式下。(光)电流集成放大器和(光)电荷集成放大器 实现于最近十年。
图1是试样探测器阵列结构的截面图。该阵列的每个像素包括与 NPN双极晶体管相集成的PIN光电二极管。l是N型Si衬底；2是阳极 p+注入/扩散；3是阴极n+均匀注入/扩散；4是n+隔离壁，其不必在 管芯的整个厚度上延伸；10是集电极n注入/扩散；11是基极P注入/ 扩散；12是发射极n+注入/扩散；21, 22和23分别是阳极，阴极/集 电极和发射极的金属焊盘(pad) ; 30是Si氧化层。
图2是如图1所示的试样PIN光电二极管-NPN双极晶体管光电探 测器阵列的像素电路。
图3是试样探测器阵列结构的截面图。该阵列的每个像素包括与 JFET相集成的PIN光电二极管。l是N型Si衬底；2是阳极p+注入/ 扩散；3是阴极n+均匀注入/扩散；4是n+隔离壁，其不必在管芯的整 个厚度上延伸；13和14分别是源和漏n+注入/扩散；15和16分别是 顶栅和底栅P型注入/扩散；12是发射极n+注入/扩散；21, 22， 24 和25分别是阳极、阴极/漏、源和栅的金属焊盘；30是Si氧化层。
图4是如图3所示的试样PIN光电二极管-JFET光电探测器阵列的 像素电路。感测电阻器Rs和栅电阻器Rg可以在图3所示结构的外部。
图5是具有微像素结构的光电晶体管阵列的单一像素的示意顶视 图的例子。短划线40画出了每个微像素的晶体管的轮廓。线41以并 联的方式连接每个JFET微像素的阴极/漏(或，替代地，每个双极光 电晶体管微像素的阴极/集电极)。线42以并联的方式连接JFET微像 素的源(或，替代地，双极光电晶体管微像素的发射极)。图6示出根据本发明的JFET光电晶体管像素的垂直结构的例子。 每个像素包括多个微像素。每个微像素包括电连接于JFET的底栅16 的单独阳极2、漏14和源13。所有微像素的源焊盘24必须以并联的 方式连接在芯片上或者连接在芯片所附着的衬底上。所有微像素的漏/ 阴极焊盘22也必须以并联方式连接。
图7与图6类似，然而示出了根据图1和图2的具有集成双极晶 体管的多个微像素。
具体实施例方式
本发明提出将晶体管集成到背照式、Si PIN光电二极管阵列的结 构中，该光电二极管阵列近来在专利号为No. 6， 762， 473的美国专利 和 "The structure and physical properties of ultra—thin, multi-element Si pin photodiode arrays for medical imaging applications" (B. Tabbert等人，In Medical Imaging 2005: Physics of Medical Imaging, Proceedings of SPIE， 5745 (SPIE Bel 1 ingham， WA， 2005)， 1146-1154)中有所描述。当前发明的光电晶体管阵列可以 构建在相对高电阻率的Si衬底上，该衬底与美国专利号No. 6, 762， 473，美国专利申请公开号No. 2003/0209652和美国专利号No. 6, 707， 046的用于构建背照式、PIN光电二极管阵列的衬底相似。本发明描述 光电晶体管阵列的两种选择
1 )与PIN光电二极管集成的双极晶体管；
2 )与PIN光电二极管集成的JFET。
注意，存在许多可能的途径来将晶体管和背照式PIN光电二极管 集成在相同Si衬底上从而构建用于成像应用的阵列。那些方法不限于 当前描述所呈现的方法，但将使用相似的原理。
I.双极晶体管-PIN光电二极管背照式阵列。
构建在高电阻率Si晶片上的阵列元件的结构如图1所示。该结构 可以保留在美国专利号No. 6， 762， 473中所描述的隔离扩散壁4和深 有源区阳极扩散2。然而，有源区扩散可不必是深的-浅有源区扩散也 被认为是本发明的实施例。这对于在相邻单元间的隔离扩散同样是有 效的-该扩散可以是浅的并且可以不穿透整个管芯。图1中的PIN光 电二极管阵列结构的特点是与双极晶体管相集成。双极晶体管11的基极通过作为相同材料类型(对于图示的NPN晶体管为P型)的重叠扩 散电连接于光电二极管阳极2。由与村底l相同的材料类型所构成的集 电极IO与光电二极管阴极3和N+隔离4共同都是相同材料类型(图示 中的N型)的重叠扩散。发射极12是光电晶体管的输出并提供到下游 电子电路的连接。图1所示结构的可能电路图如图2所示，用于N型 Si衬底和NPN双极晶体管。氧化物钝化层30施加于硅的顶部。注意， 图1示出到区域2的接触。这是可选的，而且不是合适的功能性阵列 必需的。
本发明的双极晶体管-PIN光电二极管阵列为应用在背照式系统 中而设计在单个Si芯片上。光电探测器芯片可以是通过使用每个像素 一个或多个焊盘附着在下游电子电路上的倒装芯片管芯。对于图1的 双极NPN晶体管-PIN光电二极管阵列，单个信号焊盘23连接到晶体 管发射极。集电极/阴极焊盘22可以制作在阴极隔离壁的交叉区域中， 其与文献(参见，美国专利号No. 6， 762， 473和"The structure and physical properties of ultra—thin, multi-element Si pin photodiode arrays for medical imaging appl ications" (B. Tabbert 等人，In Medical Imaging 2005: Physics of Medical Imaging, Proceedings of SPIE， 5745 (SPIE Bellingham， WA， 2005)， 1146-1154))中所描述的结构相似。偏置施加到集电极/阴极焊盘，其 是晶体管发射极-集电极偏置并且同时是反向光电二极管偏置。阳极/ 基极焊盘21可以被连接，仅用于诊断，或可以被去除。
起始材料的电阻率可以比在棵PIN光电二极管阵列的情况下低， 从而最小化光电二极管的泄漏电流。注意，光电二极管的泄漏电流也 是晶体管基极电流，其决定晶体管的灵敏度。
图l所示的双极晶体管-PIN光电二极管阵列结构采用N型Si衬 底为起始材料。也可以使用P型衬底并且可以实现具有不同极性的双 极晶体管的相似结构。
Si衬底的厚度可以是150um或更小；然而，在当前发明中没有对 村底厚度的物理限制。衬底厚度会影响阵列元件的一些功能参数。
本发明的双极晶体管-PIN光电二极管阵列具有对于CT和其它成 像应用来说可能是重要的几个优点。这些包括低输出(发射极/基极结) 电容，高增益(〉100x，相比于棵PIN光电二极管阵列)，和快的响应时间(相比于近来在"Ultra—thin, two dimensional， multi—element Si pin photodiode array for multipurpose 'applications" ， R. Metzler等人，In Semiconductor Photodetectors 2004， Proceedings of SPIE， 5353 (SPIE Bellingham， WA， 2004)， 117-125)中报道的 PIN光电二极管阵列的响应时间)。
II. JFET-PIN光电二极管背照式阵列
构建在高电阻率Si晶片上的JFET-PIN光电二极管阵列元件的结 构如图3所示。在相邻像素间的隔离扩散4 (图3中的阴极深扩散)自 然并入美国专利号No. 6， 762， 473的设计中。有源区扩散2(在美国 专利号No. 6， 762, 473中也有描述的图3中的阳极扩散)也是该结构 的一部分。注意，隔离扩散和有源区注入/扩散两者都不必是深的。浅 扩散也可与JFET集成，并且因此被认为是本发明的替代实施例。
图3的晶体管结构是工作在增强模式或者耗尽模式的N沟道JFET。 注意，增强模式对小的光学信号提供更好的灵敏度。在图3中，JFET 的栅16和15与光电二极管阳极2是共同的(通过作为重叠P型扩散)， 漏14和光电二极管阴极3是共同的(两者都是N型重叠扩散)。通过 施加用作JFET的底栅16的深的均匀的p型扩散来生成该JFET结构。 然后制作源和漏N型扩散13-14，其形成JFET的N型沟道。最后，施 加用作顶栅15的P型注入。该顶栅注入被驱动得足够深从而根据需要 提供JFET工作的耗尽或增强模式。图3示出在区域2和顶栅区域15 上的接触。这些接触是可选的，并且不是合适的功能性阵列必需的。 图4中示出可能的电路图。
如同在双极晶体管-PIN光电二极管阵列的情况下，本发明的 JFET-PIN光电二极管阵列为应用在背照式系统中而设计在单个Si芯 片上。光电探测器芯片可以是通过使用每个像素一个或多个焊盘附着 在下游电子电路上的倒装芯片管芯。对于图3的JFET-PIN光电二极管 阵列，该阵列的每个像素的单个信号焊盘是连接到晶体管的源13的那 个焊盘。该源还可以通过图4的栅电阻器Re连接到顶栅，其可以在硅 的内部或外部。电阻器值的选择基于以下考虑当光电流被PIN光电 二极管阳极收集时，它应当在晶体管顶栅上提供合适的工作电位。在 一些应用中，该电阻器值可以通过去除它而成为无穷大。漏/阴极焊盘 22可以制作在阴极隔离壁的交叉区域中，其与文献(美国专利号No. 6，762， 473和"The structure and physical properties of ultra—thin, multi-element Si pin photodiode arrays for medical imaging applications" (B. Tabbert等人，In Medical Imaging 2005: Physics of Medical Imaging, Proceedings of SPIE， 5745 (SPIE Bel 1ingham WA， 2005)， 1146-1154))中所描述的结构相似。偏置^t施加到漏/阴 极焊盘上，其是JFET的N沟道偏置并且同时是反向光电二极管偏置. 顶栅焊盘15可用于诊断测试，附着于外部控制电路，或根据所希望的 应用的需要而被除去。
图3所示的JFET-PIN光电二极管阵列结构采用N型Si衬底为起 始材料。也可以使用P型衬底并且可以实现具有不同极性的JFET的相 似结构。
本发明的JFET-PIN光电二极管阵列具有对于CT和其它成像应用 来说可能是重要的几个优点。这些包括低输出(栅/源结)电容，高增 益(lOOOx和更大，相比于棵PIN光电二极管阵列)，和低泄漏电流(显 著小于双极晶体管-PIN光电二极管阵列的泄漏电流)。
本发明中描述的背照式光电晶体管阵列不仅可用于CT扫描仪还可 用于诸如PET，SPECT的其它医疗成像应用，以及用于非医疗目的的扫 描仪。本发明的设计较常规背照式PIN光电二极管阵列的优点除了适 用于医疗成像应用之外，还可适用于多种应用，例如工业CT扫描仪， 激光测距，振动计，多普勒成像仪等。相比于常规设计系统，使用这 种阵列还可以显著改善探测器模块的功率负载/损耗参数。
适合构建双极或JFET-光电探测器阵列的Si衬底厚度可以是 150um或更小；然而，在当前发明中无论是从低侧还是从高侧均没有对 衬底厚度的物理限制。村底厚度会影响阵列元件的 一些功能参数。
上面所述的具有集成的双极或场效应晶体管的pin光电二极管阵 列的型式之一包括每一光电二极管像素一个以上的晶体管。这样改进 的结构改善了像素的动态范围，时间响应和信噪比，这是由于可能能 够更好地将放大晶体管的输入电容和光电二极管敏感元件的输入电容 才目匹酉己。
图5示出具有六个集成的场效应晶体管的阵列的单一像素的顶视 图的示意性例子。每个集成在像素中的晶体管用正方形40表示。在这 种情况下的光电探测器阵列的单个像素包括几个以并联方式连接的微像素。与图3的结构相似，阴极焊盘22同时提供了到漏的接触。每个 微像素可以具有其自身的漏焊盘22;然而，它们都必须以并联的方式 连接在芯片上(如图5所示)或者连接在倒装芯片管芯所附着的衬底 上。在漏/阴极焊盘22间的芯片上电连接的例子以线41示出。每个微 像素的源焊盘24也以并联的方式用线42连接。这样的连接可以形成 于芯片上或者形成于衬底上。
图5也可以被看作是双极光电晶体管阵列的单个像素的顶视图示 意性表示。在这种情况下，焊盘22将接触微像素的阴极/集电极，而 焊盘23将接触微像素的发射极。
图6示出包含每一像素几个JFET放大器的结构的截面图的例子。 与图1和图3所示的结构相似，图5和图6中的结构的每个像素可由 隔离扩散4包围。注意，该扩散可以不一定是直通扩散。微像素的阳 极扩散2彼此隔离，从而为每个微像素提供独立的P/N结。在合适的 偏置条件下，耗尽从每个P/N结传播到Si衬底内，产生用于每个微像 素的pin二极管的正常工作条件。
对于图1的双极晶体管阵列的每个像素，可以实现包含与独立阳 极(微像素)相集成的多个双极晶体管的结构，如图7所示。
也应当注意，上述具有每一光敏像素多个双极或场效应晶体管的 结构不仅在设计成像阵列中有用，还在设计单个像素光电探测器中有 用。这允许生成具有大有源区的高增益、高量子效率和快速的背照式 探测器。
在图5， 6， 7中所讨论的设计的重要特征是属于整个光敏单元的 每个晶体管的光敏元件的小结区。这允许显著地减小敏感元件的电容 和改善敏感元件的频率响应特性，而不会损害探测器的其它功能参数。
分离大的探测器像素到以并联方式连接的子像素的阵列上的相似 的方法可以用于构建其它类型的阵列探测器，不仅是包括双极型或结 型场效应晶体管的那些光电晶体管阵列。提供光电流的初始放大的其 它类型的器件也可以加以考虑。在那些类型中有M0SFET和许多其它类 型的场效应晶体管。另外，包含雪崩光电二极管(APD) 、 CCD和CM0S 的阵列在此被提及。也要注意本发明中提出的想法的一些实现方式对 于包含盖革模式(Gaiger-mode)的雪崩光电二极管的微像素的阵列的 光电探测器已经是可用的。然而，可用的探测器的结构不同于此处所提出的结构。
权利要求
1. 一种光电晶体管阵列，包括具有第一和第二面的第一导电类型的衬底；在衬底的第一面上形成；具有比衬底更高电导率的第一导电类型的隔离区域的矩阵；散布在隔离区域的矩阵内的第二导电类型的第一区域；在隔离的矩阵内的第一导电类型的集电极区域；在隔离区域的矩阵内并与第一区域和集电极区域接触的第二导电类型的基极区域；在隔离区域的矩阵内并与基极区域接触的第一导电类型的发射极区域；和电耦合到发射极区域、隔离区域和集电极区域的接触区域；衬底的第二面具有比衬底更高电导率的第一导电类型的层并且电耦合到集电极区域和隔离区域的矩阵。
2. 权利要求1的阵列，其中集电极区域不与笫一区域接触。
3. 权利要求1的阵列，其中集电极区域与隔离区域接触，并且集 电极区域通过隔离区域电耦合到接触区域。
4. 权利要求3的阵列，其中隔离区域从衬底的第一表面延伸到衬 底的第二面上的比衬底更高电导率的第一导电类型的所述层。
5. 权利要求4的阵列，其中衬底的第二面上的比衬底更高电导率 的第一导电类型的所述层通过隔离区域电耦合到集电极区域。
6. 权利要求4的阵列，其中隔离区域从第一面扩散到衬底中。
7. 权利要求4的阵列，其中隔离区域从第一面和第二面扩散到衬 底中。
8. 权利要求1的阵列，其中第二导电类型的第一区域没有触及隔 离区域。
9. 权利要求1的阵列，其中第一导电类型是N型，第二导电类型 是P型。
10. 权利要求1的阵列，其中第一导电类型是P型，第二导电类型 是N型。
11. 权利要求l的阵列，其中隔离区域的矩阵限定像素区域的阵列， 每个像素区域在每个像素区域内具有一个第一区域， 一个集电极区域，一个基极区域和一个发射极区域，每个像素的接触区域电耦合到相应 像素区域内的发射极区域。
12. 权利要求1的阵列，其中隔离区域的矩阵限定像素区域的阵列， 每个像素区域在每个像素区域内具有多个第一区域、同样的多个集电 极区域，同样的多个基极区域和同样的多个发射极区域，每个像素的 接触区域电耦合到相应像素区域内的所有发射极区域。
13. —种光电晶体管阵列，包括 具有第一和第二面的第一导电类型的衬底；在衬底的第一面上形成；具有比衬底更高电导率的笫一导电类型的隔离区域的矩阵；散布在隔离区域的矩阵内的第二导电类型的第一区域；在隔离区域的矩阵内并与第一区域接触的第一导电类型的底栅区域；在底栅区域上并被第二导电类型的互连沟道区域分开的第二导电类型的源和漏区域；在沟道区域上方并与底栅接触的第一导电类型的底栅区域；和 电耦合到第一区域、漏区域、隔离区域和源区域的接触区域； 衬底的第二面具有比衬底更高电导率的第一导电类型的层并且电耦合到漏区域和隔离区域的矩阵。
14. 权利要求13的阵列，其中漏区域与隔离区域接触，并且漏区 域通过隔离区域电耦合到接触区域。
15. 权利要求14的阵列，其中隔离区域从衬底的第一表面延伸到 衬底的第二面上的比衬底更高电导率的第一导电类型的所述层。
16. 权利要求15的阵列，其中衬底的第二面上的比衬底更高电导 率的第一导电类型的所述层通过隔离区域电耦合到漏区域。
17. 权利要求15的阵列，其中隔离区域从第一面扩散到衬底中。
18. 权利要求15的阵列，其中隔离区域从第一面和第二面扩散到 衬底中。
19. 权利要求13的阵列，其中第二导电类型的笫一区域没有触及 隔离区域。
20. 权利要求13的阵列，其中第一导电类型是N型，第二导电类 型是P型。
21. 权利要求13的阵列，其中第一导电类型是P型，第二导电类 型是N型。
22. 权利要求13的阵列，其中隔离区域的矩阵限定像素区域的阵 列，每个像素区域在每个像素区域内具有一个第一区域、 一个底栅区 域、 一个源区域、 一个漏区域和一个顶栅区域，每个像素的接触区域 电耦合到相应像素区域内的源区域。
23. 权利要求13的阵列，其中隔离区域的矩阵限定像素区域的阵 列，每个像素区域在每个像素区域内具有多个第一区域，多个底栅区 域，多个源区域，多个漏区域和多个顶栅区域，每个像素的接触区域 电耦合到相应像素区域内的该多个源区域。
全文摘要
用于计算机断层成像和其它成像应用的背照式光电晶体管阵列。公开了实施例，其使用每一像素具有单个光电传感器和晶体管或每一像素具有多个光电传感器和晶体管的双极晶体管和JFET。
文档编号H01L27/146GK101421848SQ200780012926
公开日2009年4月29日 申请日期2007年4月12日 优先权日2006年4月12日
发明者A·O·古什查, R·A·梅茨勒 申请人:森米科公司