专利名称：形成电淀积接触的结构及方法
技术领域：
本公开涉及孩i电子中的接触冶金结构，以及更具体而言，涉及与现有
CVD鴒插塞(plug)金属化技术相比能够呈现减小的插塞电阻的结构。
本公开的创新的冶金结构对于需要具有高纵横比和小临界尺寸(CD 小于100nm)腔(过孔、条(bar)、以及沟槽)的接触的应用尤为重要。 本公开还涉及制造接触冶金结构的方法。具体而言，在该公开中使用的冶 金通过使用不同于CVD W的低电阻率材料电化学填充腔，能够减小接触 结构的电阻。填充材料选自呈现低电阻值的可镀敷的金属，其包括但并不 局P艮于铜(Cu)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)、银(Ag)、 金(Au)、钴(Co)、镍(Ni)、镉(Cd)以及锌(Zn)及其合金。其 中，发现Cu、 Rh以及Ru是最具希望的。
背景技术：
过去几年，互连和器件技术领域的#对于佳"基于CMOS的微电子产 品的持续按比例缩方汰到了重要作用。具体而言，缩放使器件密度得到改 善并提高了电路性能。然而，在纳米尺度增加的寄生电阻是高性能CMOS 器件按比例缩放的重要挑战。串联电阻部件加剧了内在器件电流能力的劣 化，而电流能力直接影响器件性能。由于几何尺寸减小会导致互连线路电 阻率增加，集成电路的持续小型化导致寄生电阻不仅在前段制程(FEOL) 阶段增加，而且在中段制程(MOL)阶段以及后段制程(BEOL)阶段同 样增加。
各种器件部件电阻的增加成为ITRS路线图预测模型的关键参数。达 到65nm技术节点时，MOL互连，即，接触级制造，还没有成为关键寄
生电阻的贡献者，但是超过该技术节点，预测显示出其将成为日益重要的 问题。图l描述了接触级电阻按比例缩放问题的综合的图。简单的预测模 型显示出对于每代器件的过孔电阻增加到原来的1/P倍，其中k是按比例
缩放因子。由于材料限制，加速了电阻的增加。因此，在45nm技术节点， 必须实施基于衬里厚度按比例缩放的创新方法解决方案来减小使用钨冶金 的接触级构造的总插塞电阻。除标称电阻值增加以外，工艺变化(3sigma 值)也同样日益增加。由于接触插塞直径收缩为低于50nm,插塞的最终 临界尺寸(CD)(直径、高度、侧壁角度)的任何改变都将导致大的电阻 变化。显而易见，超过45nm技术节点时，这样的各种变化会劣化控制这 些过孔的成品率和可靠性的能力。
当前使用钨用于局部布线和用于到微处理器中的器件ASIC和DRAM 的接触级。图2示出了如果不最优化当前的衬里和CVD鵠工艺，对于45nm 技术节点，增加接触电阻如何会造成F04反相器的10%的性能延迟。更具 体而言，对于当前的村里材料和钨填充工艺，曲线A示出了接触电阻随技 术节点而增加。曲线B示出了没有接触插塞引入的附加的电阻时的F04延 迟。曲线C示出了具有实际接触插塞电阻的实际F04延迟。后两条曲线的 差异显示了随技术节点而增加的接触插塞电阻造成的F04延迟，以及如果 不采用额外的创新解决方案来减小插塞电阻，对于45nm技术节点，预测 上述差异将达到10%或更多。
用于CA级的最常用的金属化方法包括淀积I-PVD Ti层来改善到硅化 物的电接触，CVD TiN阻挡层(barrier)防止腐蚀W化学，随后CVD 或ALD脉冲成核层("PNL"-掺杂的W层)，接着是CVDW填充。由 于CA尺寸按比例缩放，下列问题成为关键不能收缩高电阻率衬里和成 核层，缺少提供具有低电阻率的W和良好的填充能力的方法。接触插塞中 的缝或空隙变得越来越不能容忍。
因此，希望通过选择较低电阻率的材料填充插塞来提供呈现减小的接 触电阻的接触冶金结构，并最小化这样的结构的中心缝或空隙。
发明内容
本发明公开提供了能够呈现出减小的接触电阻并同时保持这样的结构 所需的物理特性的接触冶金结构。
更具体而言，本公开涉及一种接触冶金结构，其包括硅化物或锗化物 层、具有在所述硅化物或锗化物上的腔(例如过孔、条、以及沟槽)的构
图的介质层；包括Ti的接触层，其位于所述介质层的顶上并接触在所述腔 的底部处的所述硅化物或锗化物层；位于腔中和所述接触层的顶部上的扩 散阻挡层；可选择地位于腔中和所述扩散阻挡层的顶部上的籽晶层；以及 在所迷籽晶层的顶部上和腔中的金属填充层。来自电淀积的金属填充层包 括选自铜、铑、钌、铱、钼、金、银、镍、钴、镉以及锌及其合金中的至 少一种。这些金属的合金的实例包括与其它材料，例如W，和/或与包括P、 B、 S、 Cl、 O、 C、 N、 F、 Br、以及I的轻掺杂元素的合金。
本公开的另 一方面涉及一种制造接触冶金结构的方法。所述方法包括 分别地在硅或锗砷化物衬底的顶部上形成硅化物或锗化物层；获得具有在 所述硅化物或锗化物层的顶部上的腔的构图的^h质层；在所述腔的底部处 和所述介质层的顶部上提供包括Ti的接触层；在腔中和所述接触层的顶部 上淀积扩散阻挡层；在腔中和所述扩散阻挡层的顶部上可选地淀积籽晶层； 以及电镀敷金属以填充所述腔并在所述籽晶层的顶部上电镀敷所述金属， 其中所述金属选自铜、铑、钌、铱、钼、金、银、镍、钴、镉以及锌及其 合金中的至少一种。这些金属的合金的实例包括与其它材料，例如W，和 /或与包括P、 B、 S、 Cl、 O、 C、 N、 F、 Br、以及I的轻掺杂元素的合金。
本公开还涉及由上述方法获得的接触冶金结构。
本公开的另一方面是一种制造接触冶金结构的方法。所述方法包括 分别在硅或锗砷化物村底的顶部上形成硅化物或锗化物层；获得具有在所 述硅化物或锗化物层的顶部上的腔的构图的介质层；在所述腔的底部处和 所述介质层的顶部上提供包括Ti的接触层；在腔中和所述接触层的顶部上 淀积扩散阻挡层，其中所述扩散阻挡层是可镀敷的金属，例如钌、铂、铑、 铱；以及电镀敷金属填充腔并在所述籽晶层的顶部上电镀敷所述金属，其
中所述金属选自铜、铑、钌、铱、钼、银、金、钴、镍、镉以及锌及其合 金中的至少一种。
本公开的另一方面涉及由上述方法获得的结构。
本公开的又一方面是一种用于制造接触冶金结构的方法。所述方法包
括分别在硅或锗砷化物村底的顶部上形成硅化物或锗化物层；获得具有 在硅化物或锗化物层的顶部上的腔的构图的介质层；在所述腔的底部处和 所述介质层的顶部上提供包括Ti的接触层；在过孔中和所述接触层的顶部 上淀积籽晶层，其中所述籽晶层是导电的和可镀敷的，并且不会通过所述 接触层扩散到珪和介质中，例如Ru、 Rh、 Pt、 Ir、 Pd、 W等；以及电镀 敷金属以填充过孔并在所述籽晶层的顶部上电镀敷所述金属，其中所述金 属选自铑、钌、和铱及其合金中的至少一种。
;^^开的另一方面涉及由上述方法获得的结构。 本公开还涉及采用上述接触冶金结构的微电子器件及其制造方法。 通过下列详细的描述，使得;^〉开的其他目的和优点对于本领域技术 人员显而易见，其中仅仅以最佳模式的示例示出和描述了优选的实施方式。 应该理解，本7:开包括其他和不同的实施例，其细节包括各种显而易见的 方面的修改，而不脱离本公开。因此，描述只是示例性的而非限制性的。
图1示出了作为技术节点和按比例缩放因子k的函数的CA电阻按比 例缩放；
图2是示例了通过延伸现有衬里和CVD鴒工艺计算的接触电阻的增 加的图，其可以造成125技术10%的F04倒相器延迟；
图3A-3F是才艮据;^^开的方法的各制造阶段的结构的示意图4示出了为了电镀敷基于体电阻率选择金属来填充插塞结构，Ag、 Cu、 Au、 Rh、 Ir、 Mo、 Co、 Zn、 Ru、 Cd、 Ni、 Cd以及Zn具有比5.3 ja Q-cm的体W的电阻率低的体电阻率或与体W 5.3 |i il-cm的电阻率相当 的体电阻率；
图5是示出了由铜镶嵌工艺填充形成的并无空隙或中心缝的高纵横比 接触过孔的SEM，冶金结构叠层通过电镀由Ti/TiN/TaN/Ta/Cu軒晶/Cu 填充构成；
图6是示例了实验数据的图，其表明图5中示出的使用铜填充的接触 的接触电阻比使用鴒填充的过孔'J 、；
图7是示出了由电镀敷的铑填充的并且无空隙的接触过孔的SEM，冶 金结构叠层由来自电镀敷的Ti/TiN/TaN/ALD Ru籽晶/Rh填充构成；以 及
图8是示出了由电镀敷的钌填充的并且仅呈现出非常细的中心缝的高 纵横比过孔的SEM，冶金结构叠层由来自电镀敷的ALD TaN/ALD Ru籽 晶/Rh *真充构成。
具体实施例方式
为了有助于理解; M^开，参考图3A-3F，其示意性地示例了根据本公 开的一种工艺顺序的各阶段的结构。
图3A示出了半导体衬底1例如具有前段制程(FEOL )器件2的硅或 锗衬底。
然后，例如通过淀积金属在FEOL器件的选择的部分的顶部上形成金 属硅化物或锗化物层3。用于形成金属硅化物的典型金属的实例为钴(Co )、 镍(Ni)、柏(Pt)、钌(Ru)、铱(Ir)、把(Pd)、锇(Os)以及铑 (Rh)，其中钴(Co)和镍(Ni)最为典型。此外，可以使用合金特别是 钴和/或镍与合金金属例如铂的合金。特别的实例为镍-铂合金。在高温下， 金属与在村底上的硅的暴露的区J^反应形成硅化物或与暴露的锗形成金 属锗化物。在衬底上的氧化物和氮化物的隔离区域之上不会形成硅化物或 锗化物。选择性化学蚀刻可以用于"自对准"硅化物或锗化物和去除不希望 的未反应的金属。可以进行附加的退火步骤来减小硅化物或锗化物接触的 电阻率。例如，硅化物或锗化物层3典型的厚度为约5-40纳米以及更具典 型的约15-25纳米。
接下来，淀积约0.2微米到约1微米的介质层4的相对较厚的均厚 (blanket)层，然后通过光刻和RIE (反应离子蚀刻)构图形成腔(例如 过孔、条和/或沟槽)5。
介质层4的实例为二氧化硅(Si02)、磷珪酸盐玻璃(PSG)、硼掺 杂的PSG (BPSG)、未掺杂的硅酸盐玻璃(USG)、或正硅酸乙酯 (tetraethylorthosilicate ) ( TEOS )，以及更具典型的具有低于3.9的介 电常数的低k介质例如SILK (可从Dow Chemical获得)、SiCH (商业 名称BLOK可从AMAT获得)、SiCOH (商业名称Coral可从Novellus
从ASM获得)、SiCHN (商业名称NBlok可从IBM获得)、CVD碳掺 杂的氧化物、多孔CVD碳掺杂的氧化物、多孔和非多孔有积在酸盐、多 孔和非多孔有机旋涂聚合物。
腔5典型地具有高纵 f黄比例如至少约3。
腔5位于硅化物或锗化物区域的顶上。
然后，将接触层6淀积在硅化物或锗化物层3上以接触硅化物或锗化 物层3，并将接触层6淀积在腔5的侧壁上和介质层4的顶部上。
接触层6典型地是钬或钛与氮化钬的叠层。钬层典型厚度约50至约 300埃以及更典型约75至约200埃。在目前，氮化钬层在10到100埃之 间。可以通过PVD或IPVD方法淀积钛，以及通过CVD淀积TiN。
接下来，如图3C所示，在底部处的接触层6上以及腔5的侧壁上淀 积阻挡层7。阻挡层7作为金属填充材料与介质层4和FEOL器件2之间 的扩散阻挡层。
典型的阻挡层是各种金属和/或其氮化物例如TaN、 Ta、 W、 WN、 Ti、 TiN、以及贵金属和/或难熔金属例如Ru、 Rh、 Ir、 Pt、 Pd、 Mo、 Re及 其合金。如果需要，可以使用多种不同的材料。对于在硅和二氧化硅中快 速扩散的Cu、 Ag、 Au、 Ni、 Co、 Cd、以及Zn，较典型的阻挡层材料是 Ta以及更典型的是ot相Ta。阻挡层7典型的厚度约10到200埃以及更典 型地约30至约100埃。淀积阻挡层的方法是^^知的，不必在此详细描述。
通过实例，例如可以通过美国专利6,399,258 Bl中公开的技术淀积Ta，将 其公开的内容并入到这里作为参考。
可以通过CVD (化学气相淀积)、ALD (原子层淀积)、或溅射例 如物理气相淀积(PVD)或离子化物理气相淀积(IPVD)淀积阻挡层7。 淀积的一个实例为采用HCM (空心阴极磁控管)磁控濺射系统，例如商 业名称"Endura，，可从Applied Materials获得。
典型地，溅射装置使用DC磁控管源结构并用作钽源，钽具有约99.9 %或更高的纯度。在实施工艺时，惰性气体例如氩以约50到约130标准立 方厘米每分钟( sccm )的流动速率注入到工艺腔中，该工艺腔包含乾和在 其上淀积钽的晶片。在惰性气体注入之前，已使用例如低温泵将工艺腔抽 空到至少1.0xl0"托的真空水平。惰性溅射气体流动的同时，附加的氮的 气流也开始以20到约60标准立方厘米每分钟的流速流动。以两种气体填 充工艺腔达到约1到约10百万托的有效压强。用于^^开的目的的用于产 生等离子体的功率为0.4到4.8瓦/平方cm，更典型的约1.6到约2，4瓦/平 方cm。可以采用靶电压和电流的任何组合来获得该功率水平。淀积的材 料是高取向a相钽材料。典型地淀积速率为约1000到约2000 A每分钟。
如图3D所示例地，可以在腔5中在过孔5的底部和侧壁上在阻挡层7 的顶部上淀积可选的籽晶层8。籽晶层8是可选的并依赖于阻挡层。如果 阻挡层是导电的并可以在其上直接电镀敷，那么就不需要籽晶层。典型的 籽晶层是铜、铑、铂、铱以及钌。可以通过例如PVD、 CVD、原子层淀 积、以及无电镀淀积才支术来淀积籽晶层8。
当采用籽晶层7时，其典型的厚度约20到约600埃以及更典型的厚度 约20到500埃。
接下来，如图3E所示例地，电镀敷金属填充以填充接触结构。典型 的金属填充层是Cu、 Rh、 Ru、 Ir、 Mo、 Au、 Ag、 Ni、 Co、 Cd、 Zn、 及其合金，以及更典型的是Cu、 Rh、以及Ru。合金的实例包括与金属例 如鴒和/或轻掺杂元素例如B、 P、 Cl、 S、 O、 N、 F、 C、 Br、以及I的合 金。典型的合金材料的量直到约15原子％。
适用于扣&开的电淀积铜和铜合金的典型方法可以在Andricacos等 的美国专利6,709,562中找到，在这里并入其公开内容作为参考。电镀敷采 用所谓的超填充电镀敷技术。
可以使用源自并入了用于在粗^t^面上产生匀平(level)淀积的添加 剂的溶液的铜电镀来实现优选填充亚微米腔的超填充。 一些商业可得添加 剂可以从Marboro，Mass的Shipley公司获得，商业名称C-2001为栽体、 B-2001为光亮剂、A-2001为加速剂、S-2001为抑制剂以及L-2001为匀平 剂。添加剂的适宜系统是康涅狄格New Haven的Enthone-OMI公司销售 的并称为过孔形成(Via Form)系统的一种系统。添加剂的另一适宜系统 是纽约，Freeport的LeaRonal 乂>司销售的并称为Copper Gleam 2001系 统的一种系统。制造商将添加剂称为Copper Gleam 2001 Carrer、 Copper Gleam 2001-HTL、以及Copper Gleam 2001 Leveller。添加剂的另 一适宜 的系统是宾夕法尼亚State Park的Atotech USA 乂>司销售的并称为 CupracidHS系统的一种系统。制造商将该系统中的添加剂称为Cupracid Brightener和Cupracid HS Basic Leveller。
在一些发明中描述了被加入到本公开的镀液(bath)中的特定的添加 剂的实例。在1978年8月29日/〉布的已故的H-G Creutz等人的题目为 "Electrodeposition of Copper"的美国发明4，110，176中，描述了对镀敷镀 液使用添加剂例如聚链烷醇季铵盐，其形成为反应产物以从水溶酸性铜镀 敷镀液得到光亮、高g性、低应力和优良的匀平铜淀积，在这里将该专 利并入作为参考。在1983年3月15日公布的A.Watson的题目为"Acid Copper Electroplating Baths Containing Brightening and Leveling Additives" 的美国专利4,376,685中，描述了镀敷镀液的添加剂例如聚亚 烷基亚胺(polyalkyleneimine )，其形成为反应产物以从水溶酸性镀液得 到光亮和匀平的铜电淀积，在这里将该专利并入作为参考。在1990年12 月 4 日7〉布的 W.Dahms的题目为 "Aqueous Acidic Bath for Electrochemical Deposition of a Shiny and Tearfree Copper Coating and Method of Using Same"的美国专利4,975,159中，描述了以最优化淀积
的铜的光亮性和逸艮性的量加入到水溶酸性镀液的有机添加剂的组合，有 机添加剂包含作为包含酰胺基团的化合物的至少一种取代烷氧基化内酰
胺，在这里将该专利并入作为参考。
在U.S.专利4，975，159中，表I列出了多种烷氧基化内酰胺，其被添加 到本^Hf的镀液中。表II列出了多种具有水增溶基团的包含硫的化合物例 如3巯基丙烷l磺g酸，其可被添加到^^开的镀液中。表III列出了 有机化合物例如聚乙二醇，其可以被添加到本公开的镀液中作为表面活化剂。
在1973年11月6日公布的H國G Creutz的题目为"Electrod印osition of Copper from Acid Baths"的美国专利3,770,598中，描述了用于获得易 延展、有光泽的铜的镀液，在其中溶解了产生季氮的聚乙烯亚胺和烷化剂 的反应产物、携带至少一个磺酸基的有机石危化物、以及聚醚化合物例如聚 丙二醇的增白的量，在这里将该专利并入作为参考。
在1967年6月 27日公布的H-G Creutz等的题目为 "Electrodeposition of Copper from Acid Baths" 的美国专利3,328,273 中，描述了用于获得光亮、具有优良匀平特性的低应力淀积物的硫酸铜和 氟硼酸盐镀液，其包含公式XRl-(Sn)-R2-S03H的有积〃琉化物化合物，其 中Rl和R2是相同或不同的以及是包含1-6个碳原子的聚亚甲基基团或炔 基团，X是氢或磺tt基团，n是在S2-S之间并包括端点的整数，在这里 将该专利并入作为参考。此外，这些镀液包含聚醚化合物、具有邻近的硫 磺原子的有才^P克化物、以及吩溱染料。在美国专利3，328，273中，表I列出 了可被添加到本公开的镀液中的多种聚硫化物。表II列出了可被添加到本 公开的镀液中的多种聚醚。
将添加剂添加到镀液中用于实现各种目的。镀液包括铜盐和无机酸。 包括用于在导体中诱导包括相对于膜厚度的大晶粒尺寸或随机取向的晶粒 的特定的膜微结构的添加剂。同样，将添加剂添加到镀液用于在导体材料 中并入包含选自C、 O、 N、 S以及C1原子的分子片断，由此增强超过纯 Cu的电迁移抗力。此外，将添加剂添加到镀液用于在导体中诱导包括相
对于膜厚度的大晶粒尺寸或随机取向的晶粒的特定的膜微结构，由此增强
电迁移特性超过非电^敷的Cu。
由包含比率在0.1到0.4M的二价铜硫酸盐、体积在10到20%范围内 的疏酸、范围10到300ppm的氯化物、以及体积在0.1到1%范围内的 LeaRonal添加剂Copper Gleam 2001 Carrier、体积在0到1 %范围内的 Copper Gleam 2001 Leveller的溶液可获得相似的超填充结果。最终，由 包含上述范围的二价铜硫酸盐、硫酸以及氯化物和体积在0.5到3 %范围内 的Atotech添加剂Cupracid Brighterner以及体积在0.01到0.5 %范围内的 Cupracid HS Basic Leveller的溶液可获得相似的超填充结果。
在另 一实例中，从Enthone OMI的商业名称"Rhodex IOO"的商业可得 镀液电淀积Rh。镀液包含约5g/l的Rh、 30ml/l的^L酸和商业名称为 "Rhodex 100 stress reducer，，的100ml/l基于#^磺酸的应力减小剂添加 剂。典型地，在电流效率大于约30%的2-20mA/cm2的电流密度范围下淀 积铑。优选控制淀积速率到电流密度范围以控制淀积应力并保持实际的电 流效率。淀积温度在15-60。C之间。在较低的温度下获得较低的电阻。测 量在50。C电淀积的Rh的200nm厚度薄膜具有约45微欧姆-cm的电阻率， 以及当在高于200。C的温度下在氮气或形成气体(氬气和氮气的混合物) 中退火后，电阻减小到10微欧姆-cm,测量在20。C电淀积的Rh的200nm 厚度薄膜具有约20微欧姆-cm的电阻率，当在高于200。C的温度下在氮气 或形成气体(氢气和氮气的混合物)中退火后，电阻减小到约6.5微欧姆 -cm。作为比较，CVDW薄膜电阻率通常大于13微欧姆-cm。
还可以通过其它商业镀液淀积Rh，例如Technic />司的"Techni-Rhodium"。还可以使用Rh2(SO4)3(2-10g/l的Rh)、 lOppm-10 %的CT 、 10-50ml/l硫酸以及30 - 80ml/l氨基磺酸制备Rh镀敷溶液。
当金属填充9是铑、钌、或铱中的至少一种时，因为铑、钌和铱在硅 中不会扩散所以不再需要扩散阻挡层7。
在又一实例中，钌是填充金属9。典型的钌电淀积方法采用包含由亚 硝基琉酸钌盐制备的约2-5g/1的钌和20g/l H2S04的溶液。典型的淀积温度
是约50。C到约70。C以及更典型地为约60'C到约70'C，电流效率约15到约 30%。电流密度典型约5mA/cm2到约100mA/cm2以及更典型地为约10 mA/cm2。典型地以约50到约120rpm的转速旋转加工件(晶片)，优选 90rpm。时间依赖于希望的厚度，但典型地小于约IOOO秒。
在另一钌电镀敷实例中，将可从Enthone OMI得到的商业名称为 "Ruthenex SP，，的商业可得的镀液修改为包含约4g/1 Ru到约12g/l Ru。 此外，"Ruthenex SP"镀液包含相对大量的Mg盐和相对少量的Ni。 Mg 与Ru金属一同淀积物并作为压力减小剂。
接下来如图3F所示例的，例如，通过化学机械抛光(CMP)将结构 平坦化并去除各层的多^5分。
根据本公开的一些接触结构的实例为Ti/TiN/TaN/Ta/Cu籽晶/镀敷的 Cu; Ti/TaN/Ta/Cu冲予晶/镀敷的Cu; Ti/TaN/Ta/Ru沣予晶/镀敷的Cu; Ti/TiN/TaN/Ru籽晶/镀敷的Rh; Ti/TiN/TaN/Ru籽晶/镀敷的Ru; Ti/Ru 籽晶/镀敷的Rh;以及Ti/Ru籽晶/镀敷的Rn。根据本公开的接触结构呈 现出比现有的使用Ti/TiN/CVD W制造的接触结构更低的电阻。
给出下列非限制性的实例以进一步示例本发明。
实例1
300mm硅晶片具有这样的结构，其包括厚度约20nm的硅化物接触层、 构图的BPSG介质；100埃Ti/40埃TiN接触层；20埃TaN/40埃Ta阻 挡层，约400埃厚度的铜籽晶层以及铜填充。使用包括EC3003 (40g/l CuS04， 10-100g/lH2SO4， 50ppmCl ) 、 15ml/lA-3001 (加速剂)和2ml/l S-3001 (抑制剂)和1.5ml/l L - 3001 (匀平剂)(Shipley)的组合物电淀 积铜填充；镀敷电流波形6.5mA/cm2 2秒—9.8mA/cm230秒—24.5mA/cm2 58秒，卯rpm。图5是该结构的SEM。如所示，填充了高纵4黄比过孔而没 有任何空隙或缝。Cu具有比W低的电阻率，Cu镀敷还消除了空隙，因 此使用电镀敷方法由Cu填充的接触插塞可以得到比W接触插塞低的总接 触插塞电阻。图6示出了示例了实验数据的图，与使用鴒填充的过孔相比， 使用铜填充的上述结构的接触电阻低25%。在这些实例中，Ti是到硅化物的接触层。TiN、 TaN、以及Ta是用于Cu扩散的阻挡层。
实例2
300mm硅晶片具有这样的结构，其包括约20nm厚度的钴硅化物层； 具有65nmx250nm尺寸的构图的过孔的USG介质；厚度约50埃的PVD TaN阻挡层；厚度约80埃的ALD或CVD钌籽晶层以及电镀敷的铑金属 填充。4吏用基于来自Enthone-OMI的商业名称Rhodex 100的可得的溶 液(50ml/l Rhodex IOO( 5g/l Rh金属浓度)和30ml/l硫酸和100ml/l Rhodex 100应力减小剂)，电流密度为约4.5mA/cm2,温度约20°C ，使用lOrpm 的旋转速率、时间为约IO分钟。
图7是该结构的SEM。如所示，填充了高纵横比过孔而没有任何空隙 或中心缝。铑的低电阻率与这些高纵横比插塞的无空隙填充可以获得比W 接触插塞低的总接触插塞电阻。
实例3
一种结构包括具有125nmx560nm尺寸的过孔的构图的USG介质；原 子层淀积的(ALD)TaN阻挡层；ALD钌籽晶层和电镀敷的钌金属填充。 使用由5.5g/l亚硝1^克酸钌和5.5ml/l硫酸的组合电镀敷钌填充，温度为 65°C，电流密度为10mA/cm2 ，时间为约IO分钟。
图8是该结构的SEM。如所示，高纵才黄比过孔填充具有细的中心缝， 其比在CVDW工艺中导致的粗空隙更好。Ru的电镀敷还可以获得比W 接触插塞低的总接触插塞电阻。
上述描述示例和描述了本发明。此外，本公开仅示出和描述了优选的 实施例，但是，如上所述，应该理解，能够以各种其它组合、修改和环境 使用并能够在这里表述的本发明的构思和上迷教导和/或相关领域的技术 或知识的范围内改变或修改。上述实施例还旨在解释申请人所了解的最好 的模式并旨在使本领的其他技术人员能够以这些或其它的实施例和特定的 应用所需的修改或使用其来实现本公开。因此，该描述不旨在将本发明限 制为这里公开的形式。同样，旨在所附权利要求包括可选的实施例。
在这里并入在该说明书中提到的所有公开和专利申请作为参考，并用
于任何和所有的目的，仿佛明确和单独地指出每一个单独的^^开或专利申 请被并入作为参考。
权利要求
1. 一种接触冶金结构，包括具有腔的构图的介质层，位于衬底上；硅化物或锗化物层，位于所述腔的底部处；接触层，其包括Ti位于腔中接触在所述底部处的硅化物或锗化物并在所述介质层的顶部上；扩散阻挡层，位于腔中并在所述接触层的顶部上；以及金属填充层，在腔中并在籽晶层的顶部上，其中所述金属填充层选自铜、铑、钌、铱、钼、金、银、镍、钴、镉以及锌及其合金中的至少一种。
2. 根据权利要求1的接触冶金结构，其中钴、镍、柏、钌、 铑、铱、钯、或锇硅化物层位于所述腔的底部处。
3. 根据权利要求1的接触冶金结构，其中钴铂、钴钌、钴铑、 钴铱、钴钯、或钴锇硅化物层位于所述腔的底部处。
4. 根据权利要求1的接触冶金，其中镍铂、镍钌、镍铑、镍 铱、镍钯、或镍锇硅化物层位于所述腔的底部处。
5. 根据权利要求1的接触冶金，其中所述硅化物或锗化物层 为约5到约50纳米。
6. 根据权利要求1的接触冶金结构，其中所述硅化物或锗化 物层为约15到约25纳米。
7. 根据权利要求1的接触冶金结构，其中所述腔具有至少3 的纵横比。
8. 根据权利要求1的接触冶金结构，其中所述接触层是Ti。
9. 根据权利要求1的接触冶金结构，其中所述接触层是Ti 与TiN的叠层。
10. 根据权利要求1的接触冶金结构，其中所述扩散阻挡层 为TaN、 TaN/Ta、 Ta、 TaN/Ru、 Ta/Ru、 Ru、 Pt、 Rh、或Pt。
11. 根据权利要求1的接触冶金结构，还包括在所述填充与 阻挡层之间的籽晶层。
12. 根据权利要求11的接触冶金结构，其中所述籽晶层是铜 或钌。
13. 根据权利要求1的接触冶金结构，其中所述金属填充包 括铜。
14. 根据权利要求1的接触冶金结构，其中所述金属填充包 括银、金、镍、镉、锌、或钴或其合金。
15. —种包括FEOL器件和根据权利要求1的接触冶金结构 的微电子器件。
16. 根据权利要求1的接触冶金结构，其中所述扩散阻挡层 是钌、铂、铱、或铑。
17. —种用于制造接触冶金结构的方法，包括以下步骤 获得位于衬底上的具有腔的构图的介质层； 形成位于所述腔的底部处的硅化物或锗化物层； 提供接触层，所述接触层包括Ti位于腔中接触在所述腔的所在腔中和在所述接触层的顶部上淀积扩散阻挡层；以及 电镀敷选自铜、钌、铑、铱、钼、金、4艮、镍、镉、锌和钴 及其合金中的至少一种的金属填充层。
18. —种通过权利要求17的方法获得的接触冶金结构。
19. 根据权利要求17的方法，其中所述扩散阻挡层选自钌、 4巴、铱、以及铑中的至少一种。
20. 根据权利要求17的方法，其中还包括通过CMP平坦化。
21. 根据权利要求17的方法，其中所述腔具有至少3的纵横比。
22. 根据权利要求17的方法，其中所述金属填充包括铜、铑、 钌、铱、银、金、镍、钴、钼、或锌或其合金、或这些金属与W、或P、 B、 S、 Cl、 O、 N、 F、 Br、以及I的轻掺杂元素的合金。
23. —种接触冶金结构，包括 具有腔的构图的介质层，位于衬底上； 硅化物或锗化物层，位于所述腔的底部处；接触层，其包括Ti位于腔中接触在所述腔的所述底部处的所 述硅化物或锗化物层并在所述介质层的顶部上；可选的金属籽晶，选自钌、铑、铂、和铱中的至少一种；以及金属填充，其包括铑、钌、和铱及其合金。
24. 根据权利要求23的接触冶金结构，其中钴硅化物层位于 所述腔的底部处。
25. 根椐权利要求23的接触冶金结构，其中镍硅化物层位于 所述腔的底部处。
26. 根据权利要求23的接触冶金，其中镍铂硅化物层位于所 述腔的底部处。
27. 根据权利要求23的接触冶金，其中所述硅化物或锗化物 层为约5到50纳米。
28. 根据权利要求23的接触冶金结构，其中所述硅化物或锗 化物层为约15到约25纳米。
29. 根据权利要求23的接触冶金结构，其中所述腔具有至少 3的纵横比。
30. 根据权利要求23的接触冶金结构，其中所述接触层是Ti 或Ti/TiN的叠层。
31. 根据权利要求23的接触冶金结构，其中还包括在所述填 充与阻挡层之间的籽晶层。
32. —种包括FEOL器件和根据权利要求23的接触冶金结构 的微电子器件。
33. —种用于制造接触冶金结构的方法，包括以下步骤上；获得位于衬底上的具有腔的构图的介质层； 形成位于所述腔的底部处的硅化物或锗化物层； 提供接触层，所述接触层包括Ti位于腔中接触在所述腔的底电镀敷包括铑、钌、或铱或其合金的金属填充层。
34. 权利要求33的方法，还包括在所述阻挡层与金属填充之 间淀积籽晶层。
35. 根据权利要求33的方法，还包括通过CMP平坦化。
全文摘要
一种接触冶金结构，包括在衬底上的具有腔的构图的介质层；位于所述腔的底部处的例如钴和/或镍的硅化物或锗化物层；包括Ti或Ti/TiN的接触层，位于所述介质层的顶部上和所述腔内并接触所述底部上的所述硅化物或锗化物层；位于所述接触层的顶部上和所述腔内的扩散阻挡层；位于所述阻挡层的顶部上的用于镀敷的可选的籽晶层；使用制造方法在过孔内提供金属填充层。使用选自铜、铑、钌、铱、钼、金、银、镍、钴、银、金、镉和锌及其合金中的至少一种电淀积所述金属填充层。当所述金属填充层是铑、钌、或铱时，在所述填充金属与所述介质之间不需要有效的扩散阻挡层。当所述阻挡层为可镀敷的时，例如钌、铑、铂、或铱，不需要所述籽晶层。
文档编号H01L29/02GK101395720SQ200780007826
公开日2009年3月25日 申请日期2007年3月26日 优先权日2006年3月24日
发明者A·托波尔, C·小卡布拉尔, H·德利吉安尼, P·M·韦雷肯, R·F·克纳尔, S·G·马尔霍特拉, S·罗斯纳格尔, 邵晓燕 申请人:国际商业机器公司