专利名称：半导体器件制造方法
技术领域：
本发明涉及一种半导体器件制造方法。
背景技术：
公知的是，当把ASIC芯片和用于此ASIC芯片的存储芯片安装 在电路基板上时，通过把此ASIC芯片安装在将要与其连接的电路基 板上并且随后在此ASIC芯片上堆叠存储芯片来构成的半导体器件 (见，例如日本未经审查的专利文献2005-251953)。
顺便提及，把多个不同的存储芯片提供给一种类型的ASIC芯片。 在这种情况下，存储芯片也必须通过导线电连接到电路基板上的预定 端子。在存储芯片不同的情况下，在电路基板上它们端子的位置通常 是不同的。因此，在现有技术中，必须为每个不同的存储芯片分别设 计电路基板。结果出现这样的问题这种结构的制造既麻烦又使生产 成本增加。
例如，如图15A、图16A、图17A所示，在存储芯片1、 2和3 中，端子布置稍微不同。在这种情况下，如图15B、图16B、图17B 所示，对于基板4、 5和6，必须分别设计和制造具有与存储芯片1、 2和3的端子布置适合的端子布置的专用电路基板4、5和6。在这里， 图15C、图16C、图17C是分别示出存储芯片被安装在基板上的俯视 图，图15D、图16D、图17D是分别示出存储芯片被安装在基板上的 前视图，其中8表示ASIC芯片。
而且，在图18A到图18D中，示出了一个例子具有相同容量的存储芯片IO被堆叠成两层并且被安装在ASIC芯片8上。当在电路基板12上堆叠而且提供多个存储芯片10时，必须设计和制备在其上 分别为每个堆叠号码的存储芯片10特别设计专门端子的电路基板 12。在这里，9表示由绝缘体形成的隔离物。
而且，设计如图18B所示的电路基板12,这样一个存储芯片就可以被安装在这个电路基板上。在这种情况下，为了应对安装多个存 储芯片的这样一个情形，必须预先制备具有能够处理大量存储芯片的 端子布置的电路基板。然而，这样的电路基板通常地具有多层的复杂结构。结果会出现这样的问题这种电路基板不易于设计和制造，而 且增加成本。
发明内容
实现本发明用以解决以上的问题，并且本发明的一个目标是提供一种能够使用共用的电路基板实现成本降低的半导体器件制造方 法。
依据本发明的第一方面，在制造半导体器件的一种方法中，此方法包含
a) 制备一种类型的ASIC芯片；
b) 制备彼此不同的存储芯片；
c) 制备共用的电路基板；
d) 制备包括布线图的底座端子芯片，所述布线图具有存储芯片端子和外部连接端子；
e) 通过倒装片结合的方式把所述ASIC芯片安装到共用的电路基板上；
f) 把底座端子芯片固定在所述ASIC芯片上；
g) 把存储芯片之一安装在底座端子芯片上；
h) 使用第一导线把所述存储芯片之一上的端子电连接到存储芯片端子；以及
i) 使用第二导线把外部连接端子电连接到共用的电路基板上的端子。
依据本发明的第二方面，在制造半导体器件的一种方法中，此 方法包含步骤
a) 制备一种类型的ASIC芯片；
b) 制备多个存储芯片； C)制备共用的电路基板；
d) 制备包括布线图的底座端子芯片，所述布线图具有存储芯片 端子和外部连接端子；
e) 通过倒装片结合的方式把所述ASIC芯片安装到共用的电路 基板上；
f) 把底座端子芯片固定在所述ASIC芯片上；
g) 把所述多个存储芯片安装在底座端子芯片上；
h) 使用第一导线把所述多个存储芯片上的端子电连接到存储芯
片端子；以及
i) 使用第二导线把外部连接端子电连接到共用的电路基板上的端子。
依据本发明的第三方面，其中步骤g)可以包含经由隔离物堆
叠存储芯片。
依据本发明的第四方面，步骤g)可以包含以组合方式提供存 储芯片。
依据本发明，提供在设计和制造方面同普通的电路基板需要一 样开销的电路基板，并且在易于设计和制造而且相对不需要开销的底 座端子侧上提供与多个存储芯片对应的共用的或单独的布线图。因此 可以提供能降低生产成本的半导体器件。
图1A到ID是示出依据本发明的第一实施例的存储芯片安装例 子的说明性示图2A到2D是示出依据第一实施例的存储芯片的另一安装例子 的说明性示图3A到3D是示出依据第一实施例的存储芯片的另一安装例子
的说明性示图4是依据第一实施例的电路基板的说明性示图5A到5D是依据本发明的第二实施例的存储芯片的说明性示
图6是依据第二实施例的电路基板的说明性示图7是依据第二实施例的底座端子芯片的说明性示图8是依据第二实施例的半导体器件的俯视图9是依据第二实施例的半导体器件的前视图IO是依据本发明的第三实施例的存储芯片的说明性示图11是依据第三实施例的电路基板的说明性示图12是依据第三实施例的底座端子芯片的说明性示图13是依据第三实施例的半导体器件的俯视图14是依据第三实施例的半导体器件的前视图15A到15D是示出依据现有技术的半导体器件的存储芯片的 安装例子的说明性示图16A到16D是示出依据现有技术的半导体器件的存储芯片的 另一安装例子的说明性示图17A到17D是示出依据现有技术的半导体器件的存储芯片的 另一安装例子的说明性示图；和
图18A到18D是示出依据现有技术的半导体器件的存储芯片的 另一安装例子的说明性示图。
具体实施例方式
接下来，参考后面的附图详细地描述示范性实施例。
第一实施例
图1A到图3D示出了第一实施例。本实施例示出了把三种类型 的存储芯片21、 22和23安装在一种类型的ASIC芯片20上的例子。 在各个存储芯片21、 22和23上移动端子21a、 22a和23a的位置。 即在此例子中，存储芯片21上的端子21a相对于存储芯片22上的端 子22a被向左移动，存储芯片23上的端子23a相对于存储芯片22上的端子22a被向右移动。
在这种情况下，在现有技术中，端子位置被设计成与每个存储 芯片相对应的电路基板需要单独制备。
然而，在本实施例中，采用了一个共用的电路基板25，此电路 基板端子25a的位置被设置为共用的(见图4)。
而且，在本实施例中，如图1B、图2B和图3B所示，为每个存 储芯片制备了底座端子芯片29、 30和31 (在不同底座端子芯片上分 别安装不同的存储芯片21、22和23并且在不同底座端子芯片上分别 形成布线图26、 27和28)。布线图26、 27和28具有经由导线分别 连接存储芯片21、 22和23的端子21a、 22a和23a的存储芯片端子 26a、 27a和28a和具有经由导线分别连接电路基板25的端子25a的 外部连接端子26b、 27b和28b。
在将被安装的存储芯片21、 22和23的端子21a、 22a和23a经 由导线分别易于连接的位置，提供底座端子芯片29、 30和31的存储 芯片端子26a、 27a和28a，例如，其中把两组端子设置为彼此最靠 近。相似地，在电路基板25的端子25a经由导线分别易于连接的位 置提供底座端子芯片29、 30和31的外部连接端子26b、 27b和28b， 例如其中把两组端子设置为彼此最靠近。
在底座端子芯片29、 30和31上分别形成布线图26、 27和28， 从而这些布线图分别连接端子26a和26b、端子27a和27b、以及端 子28a和28b。
在底座端子芯片29、 30和31上只形成具有各个端子的布线图 26、 27和28。因此，易于实现底座端子芯片29、 30和31的设计和 制造，而且降低成本。即，底座端子芯片29、 30和31的设计和制造 比分别形成多层电路基板25的情况更容易实现，而且使成本更低。 可以使用硅片制造底座端子芯片29、 30和31。
如上所述，电路基板25是共用的，但是用于在其上安装存储芯 片21、 22和23的底座端子芯片29、 30和31是分别制备的。
随后，ASIC芯片20被以倒装片方式结合到电路基板25，三套 ASIC芯片20和单独的存储芯片21、 22和23分别共用此电路基板。随后，使用粘合剂分别将底座端子芯片29、 30和31固定在ASIC芯片20上。随后，使用粘合剂分别将对应的存储芯片21、 22和23固 定在底座端子芯片29、 30和31上。
接下来，存储芯片21、 22和23的端子21a、 22a和23a分别电 连接到底座端子芯片29、 30和31的对应存储芯片端子26a、 27a和 28a。随后，底座端子芯片29、 30和31的外部连接端子26b、 27b 和28b分别电连接到电路基板25的端子25a。如此提供了半导体器 件37 (见图1C和1D、图2C和2D、图3C和3D)。在这里，封装树 脂(没有示出)可以封装ASIC芯片20、存储芯片和导线33及35。
第二实施例
图5到图9示出了第二实施例。本实施例示出了一个例子其 中安装多个(例如多达四个)尺寸小于ASIC芯片20的存储芯片。在 现有技术中，当一个、二个、三个和四个存储芯片将被单独安装时， 分开设计和制造用于一个、二个、三个和四个存储芯片的各自的电路基板。
在本实施例中，当预先知道将要安装的存储芯片的数目时，提 前设计和制造具有多个端子25a的布置的共用的电路基板25,所述 多个端子25a的布置能从最小数目到最大数目适应各个存储芯片(见图6)。
在这个例子中，制备了能响应多至四个存储芯片40、 41、 42和 43 (图5)的电路基板25。在这种情况下，对于存储芯片40、 41、 42和43，可以使用同类型的或者不同类型的存储芯片。
进一步地，在本实施例中，制备了在其上可以安装多个(例如 多至四个)存储芯片40、 41、 42和43的共用的底座端子芯片45 (图 7)。而且，在底座端子芯片45上形成了电连接到将被安装的多至四 个存储芯片的布线图46。
例如，存储芯片40、 41、 42和43分别被安装在图7中的区域A、 B、 C和D上。在预定的布置中，在这些区域周围形成存储芯片端子46a，存储芯片40、 41、 42和43的端子40a、 41a、 42a和43a分别经由导线33电连接到存储芯片端子46a。
而且，在预定的布置中，在底座端子芯片45的外围区域形成连
接到各个存储芯片端子46a的外部连接端子46b。在预定的布置中， 可以在期望的位置通过在其中对布局图46进行引线来形成两种端子 46a禾口 46b。
外部连接端子46b被排成一行，因此这些端子可以经由导线35 与电路基板25的端子25a连接。
可以通过使用总线等来共享几个邻近的存储芯片。因此，在底 座端子芯片45上，在共用的导线(如46c)上形成两个存储芯片端 子46a和46a，邻近的存储芯片的共用端子经由导线33连接到这两 个存储芯片端子，随后这些存储芯片端子46a和46a连接到一个外部 连接端子46b。如此形成布线图46。在图7的例子中，在邻近的存储 芯片之间形成三个共用的导线46c。还可通过使用半导体晶片来容易 地制造底座端子芯片45。
如上所述，制备了电路基板25和底座端子芯片45。首先，ASIC 芯片20被以倒装片方式结合到并安装在电路基板25上。随后，使用 粘合剂将底座端子芯片45固定在ASIC芯片20上。随后，使用粘合 剂将预定数目(所述例子中是四个)的存储芯片固定在底座端子芯片 的预定位置上。随后，经由导线33对存储芯片上的端子和底座端子 芯片45的存储芯片端子46a进行互相电连接。随后，经由导线35 对底座端子芯片45的外部连接端子46b和电路基板25的端子25a 进行互相电连接。因此，关于各个存储芯片，完成了半导体器件37 (见图8和图9)。在这里，封装树脂(没有示出)可以封装ASIC 芯片20、存储芯片和导线33及35。
第三实施例
图10到图14示出了第三实施例。本实施例示出了一个例子 其中在一种类型的ASIC芯片20上安装多个相同的存储芯片50 (图 10)。由于采用了相同的存储芯片50，因此它们的端子50a的位置 和功能是完全相同的。在这个例子中，下文将描述这种情况其中， 将安装多至两片存储芯片50。
在本实施例中，制备具有共用端子25a的电路基板25(图11)。在这种情况下，可以采用与安装一个存储芯片50时所采用布置相同 的布置作为端子25a的布置。
而且，在本实施例中，制备了在其上安装多个存储芯片的共用底座端子芯片52。随后，多个存储芯片50经由隔离物51被堆叠安 装在底座端子芯片52上。
图12示出了在其上可以安装两个存储芯片50的共用底座端子 芯片52。在底座端子芯片52上形成布线图54。随后，在布线图54 上形成存储芯片端子54a，该存储芯片端子54a经由导线33与将被 安装的存储芯片50的端子50a连接。随后，形成外部连接端子54b， 从而连接存储芯片端子54a，并且还经由导线35连接电路基板25的 端子25a。在底座端子芯片52的外围区域形成外部连接端子54b,从 而具有与电路基板25的端子25a相同的布置。
在本实施例中，相同的存储芯片50被堆叠两层安装在电路基板 25上。在堆叠两个存储芯片50的情况下，具有相同功能的端子50a 在上面的和下面的存储芯片50中被放置在相同位置。因此，如图12 所示，在底座端子芯片52的共用导线(例如54c)上形成两个存储 芯片端子54a，上面的和下面的存储芯片50的共用端子50a经由导 线33连接到存储芯片端子54a，而且这些存储芯片端子连接到一个 外部连接端子54b。如此，形成布线图54。
如上所述，制备了电路基板25和底座端子芯片52。首先，ASIC 芯片20被以倒装片方式结合到并安装在电路基板25上。随后，采用 粘合剂把底座端子芯片52固定到ASIC芯片20上。
随后，采用粘合剂在底座端子芯片52上固定处于第一层的存储 芯片50。随后，经由导线33对存储芯片50的端子50a和底座端子 芯片52的存储芯片端子54a进行互相电连接。
随后，采用粘合剂将处于第二层的存储芯片50经由隔离物51 固定在处于第一层的存储芯片50上。随后，经由导线33对处于第二 层的存储芯片50的端子50a和底座端子芯片52的存储芯片端子54a 进行互相电连接。
随后，经由导线35对底座端子芯片52的外部连接端子54b和电路基板25的端子25a进行互相电连接。如此，关于各个存储芯片， 完成了半导体器件37 (见图13和14)。在这里，封装树脂(没有示 出)可以封装ASIC芯片20、存储芯片和导线33及35。
当然，在采用一个存储芯片50的情况下，只安装位于第一层的 存储芯片50。
在上面的实施例中，虽然相同的存储芯片50被堆叠两层安装， 但是三个存储芯片50或更多存储芯片也可以经由隔离物被堆叠并如 此安装。在这种情况下，在共用的导线54c上形成经由导线33可以 与多个存储芯片50上的端子50a连接的多个存储芯片端子54a。
在这里，堆叠并安装的存储芯片不是总相同的，而且可以交替 堆叠并安装多个不同的存储芯片。在这种情况下，当然需要在底座端 子芯片52上形成可以安装所有存储芯片的布线图(没有示出)。
虽然结合了示范性实施例描述了本发明，但是对所属领域的技 术人员明显的是，在不偏离本发明的前提下，可以进行多种变化和修 改。因此，意图是覆盖所附权利要求内包含的所有处于本发明的真正 精神和范围内的变化和修改。
权利要求
1.一种制造半导体器件的方法，此方法包含步骤a)制备一种类型的ASIC芯片；b)制备彼此不同的存储芯片；c)制备共用的电路基板；d)制备包括布线图的底座端子芯片，所述布线图具有存储芯片端子和外部连接端子；e)通过倒装片结合的方式把所述ASIC芯片安装到所述共用的电路基板上；f)把所述底座端子芯片固定在所述ASIC芯片上；g)把存储芯片之一安装在所述底座端子芯片上；h)使用第一导线把所述存储芯片之一上的端子电连接到所述存储芯片端子；以及i)使用第二导线把所述外部连接端子电连接到所述共用的电路基板上的端子。
2. —种制造半导体器件的方法，此方法包含步骤a) 制备一种类型的ASIC芯片；b) 制备多个存储芯片； C)制备共用的电路基板；d) 制备包括布线图的底座端子芯片，所述布线图具有存储芯片 端子和外部连接端子；e) 通过倒装片结合的方式把所述ASIC芯片安装到所述共用的 电路基板上；f) 把所述底座端子芯片固定在所述ASIC芯片上；g) 把所述多个存储芯片安装在所述底座端子芯片上；h) 使用第一导线把所述多个存储芯片上的端子电连接到所述存 储芯片端子；以及i) 使用第二导线把所述外部连接端子电连接到所述共用的电路.基板上的端子。
3. 如权利要求2所述的制造半导体器件的方法，其中步骤g)包含经由隔离物堆叠存储芯片。
4. 如权利要求2所述的制造半导体器件的方法，其中步骤g)包含以组合方式提供存储芯片。
全文摘要
在制造半导体器件的一种方法中，此方法包括a)制备一种类型的ASIC芯片；b)制备不同的存储芯片；c)制备共用的电路基板；d)制备包括布线图的底座端子芯片，所述布线图具有存储芯片端子和外部连接端子；e)通过倒装片结合的方式把一个ASIC芯片安装在共用的电路基板上；f)把所述底座端子芯片固定在此ASIC芯片上；g)把存储芯片之一安装在底座端子芯片上；h)使用第一导线把所述存储芯片之一上的端子电连接到存储芯片端子；并且i)使用第二导线把外部连接端子电连接到共用的电路基板上的端子。
文档编号H01L21/60GK101207053SQ20071030068
公开日2008年6月25日 申请日期2007年12月21日 优先权日2006年12月22日
发明者井上英俊, 佐藤仁志 申请人:新光电气工业株式会社