在制造存储单元时产生微孔开口的方法

专利名称：在制造存储单元时产生微孔开口的方法
技术领域：
本发明涉及以存储材料为基础的高密度存储装置，例如
电阻随机存取存储器(RRAM)，本发明还涉及用以制造这种 装置的方法。
背景技术：
此存储材料可通过施加能量而在不同的电性质状态之 间切换。此存储材料可为以相变化为基础的材料，包括硫属 化物材料与其他材料。
相变化存储材料广泛地用于读写光碟中。这些材料包括 有至少两种固态相，包括如大部分为非晶态的固态相，以及 大体上为结晶态的固态相。激光脉冲用于读写光碟片中，以 在两种相中切换，并读取此种材料在相变化之后的光学性 质。
如硫属化物及类似材料的这种相变化存储材料，可通过 施加其幅度适用于集成电路中的电流，而致使晶相变化。一 般而言非晶态的特征为其电阻高于结晶态，此电阻值可轻易 测量得到而用以作为指示。这种特性则引发使用可编程电阻 材料以形成非挥发性存储器电路等兴趣，此电路可用于随机 存取读写。
从非晶态转变至结晶态一般为低电流步骤。从结晶态转 变至非晶态(以下称为重置(reset))—般为高电流步骤，其
包括短暂的高电流密度脉冲以熔化或破坏结晶结构，其后此 相变化材料会快速冷却，抑制相变化的过程，使得至少部分 相变化结构得以维持在非晶态。理想状态下，致使相变化材 料从结晶态转变至非晶态的重置电流幅度应越低越好。欲降低重置所需的重置电流幅度，可通过减低在存储器中的相变 化材料元件的尺寸、以及减少电极与此相变化材料的接触面 积而达成，因此可针对此相变化材料元件施加较小的绝对电 流值而达成较高的电流密度。
此领域发展的一种方法致力于在集成电路结构上形成 微小孔洞，并使用微量可编程的电阻材料填充这些微小孔
洞。致力于这种微小孔洞的专利包括于1997年11月11 日公布的美国专利第5,687,112号 "Multibit Single Cell Memory Element Having Tapered Contact"、 发明人 为0vshinky;于1998年8月4日公布的美国专利第 5,789,277号 "Method of Making Chalogenide [sic] Memory Device"、发明人为Zahorik等；于2000年11月 21日公布的美国专利第6,150,253号 "Controllable Ovonic Phase—Change Semiconductor Memory Device and Methods of Fabricating the Same"、 发明人为Doan等。
在相变化存储器中，通过施加电流而致使相变化材料在 非晶态与结晶态之间切换而储存数据。电流会加热此材料并 致使在各状态之间转换。从非晶态转变至结晶态一般为低电 流步骤。从结晶态转变至非晶态(以下称为重置(reset)) — 般为高电流步骤。优选将用以导致相变化材料进行转换(从 结晶态转换至非晶态)的重置电流幅度最小化。重置所需要 的重置电流幅度可以通过将存储单元中的有源相变化材料 元件的尺寸减少而降低。相变化存储装置的问题之一在于， 重置操作所需要的电流幅度，会随着相变化材料中需要进行 相变化的体积大小而改变。因此，使用标准集成电路工艺所 制造的存储单元，将会受到工艺设备的最小特征尺寸所限 制。因此，必须研发可提供亚光刻尺寸的技术以制造存储单 元，在大尺寸高密度存储装置中，通常缺少均一性与可靠性。
一种用以在相变化存储单元中控制有源区域尺寸的方 式，设计非常小的电极以将电流传送至相变化材料体中。此微小电极结构将在相变化材料的类似蕈状小区域中诱发相
变化，亦即接触部位。请参照2002/8/22发证给Wicker的 美国专禾U 6,429,064号 "Reduced Contact Areas of Sidewall Conductor" 、 2002/10/8发证给Gilgen的美国 专利6,462,353 "Method for Fabricating a Small Area of Contact Between Electrodes" 、 2002/12/31发证给 Lowrey的美国专利6,501,111号 "Three-Dimensional (3D) Programmable Device"、 以及2003/7/1发证给 Harshfield的美国专利6， 563， 156号 "Memory Elements and Methods for Making same"。
因此，需要一种存储单元的制造方法与结构，使存储单 元的结构可具有微小的可编程电阻材料有源区域，使用可靠
且可重复的工艺技术制造。

发明内容
用以在制造存储单元时生成微孔开口的例示方法，包括 形成具有底电极的基底层、以及在此基底层之上形成上层。 此上层行程步骤包括在此基底层上形成第二层、并在此第二 层之上形成一第一层。微孔开口形成且穿透此上层而暴露底 电极的表面，并生成第一存储单元子组件。微孔开口包括形 成于第一层中的第一上开口部分、以及形成于第二层中的第 二开口部分，此第一与第二开口部分具有第一与第二宽度。 第一层具有凸悬部分延伸进入此开口中，使得第一宽度小于 第二宽度。
另一在制造存储单元时生成微孔开口的例示方法，包括 形成具有底电极的基底层。选择第一层与第二层的材料，使 该二层在进入选定工艺时分别膨胀与縮小。上层形成于基底 层之上，其中第二层形成于基底层之上、而第一层形成于第 二层之上。开口形成且穿透此上层以外露底电极的表面，并 生成第一存储单元子组件。此开口包括形成于第一层中的第
一上开口部分、以及形成于第二层中的第二开口部分，第一 与第二开口部分具有第一与第二宽度。此第一存储单元子组 件进入所选定工艺，进而增加第一层的体积并生成凸悬部分 延伸进入此开口，同时不增加第二层的体积。此凸悬部分减 少了第一开口部分的尺寸以生成较小尺寸的微孔开口。此第 一开口部分具有较小第一宽度，此较小第一宽度与第二宽度 相较之下，所减少的即为凸悬部分的尺寸，此凸悬部分尺寸
不大于第二宽度的10%。在某些实施例中，选择硅作为第一
层的材料，而所选定的工艺则为氧化工艺，以增加硅第一层 的体积。
以下详细说明本发明的结构与方法。本发明内容说明章 节目的并非在于定义本发明。本发明由权利要求书所定义。 本发明的所有实施例、特征、目的及优点等将可通过下列说 明书及附图获得充分了解。


图1示出第一存储单元子组件的简化侧视图，包括基底
层与上层，并上层中形成有开口；
图2示出图1的结构进行氧化步骤的结果，以生成较小
尺寸的微孔开口；
图3示出氧化沉积步骤的结果，其中自对准空洞位于图 2的较小尺寸开口中；
图4示出图3的结构进行蚀刻的结果，以生成电极孔开 口延伸至基底层的底电极；
图5示出存储材料沉积于图4的结构上，包括沉积于图 4的电极孔开口中；
图6示出图5的结构在化学机械研磨后的结果，以从电
极孔开口中的存储材料生成存储材料元件；
图7示出形成于存储材料元件上的上电极。
具体实施例
后续的发明说明将参考特定结构实施例与方法。可以理 解的是，本发明的范畴并非限制于特定所公开的实施例，且 本发明可利用其他特征、元件、方法与实施例进行实施。优 选实施例被描述以了解本发明，而非用以限制本发明的范 畴，本发明的范畴是以权利要求书定义的。本领域技术人员 可以根据后续的叙述而了解本发明的均等变化。在各实施例 中的类似元件将以类似标记指定。
图1为第一存储单元子组件10的侧视图，其包括基底 层12以及上层14。基底层12在氧化物层20中包括底电极 18。底电极18典型地由氮化钛或钨所构成，而氧化物层20 典型地由二氧化硅(Si02)所构成；其他材料亦可用于氧化物 层20之中。底电极18连接至适当的隔离元件，例如晶体管 或二极管。上层14包括第一层22与第二层24，其中第二 层邻接于基底层12。在某些实施例中，第二层24作用为平 坦化停止层。在本实施例中，第一层由硅所构成，优选为多 晶硅；第二层24由如二氧化硅等氧化物所构成。
开口 28形成且穿透上层14，以露出底电极18的上表 面30，此开口典型地由光刻技术所形成。如下所详述，开 口28的宽度或直径，优选为最小尺寸开口，其由所使用工 艺的最小特征尺寸所决定，典型地为最小光刻特征尺寸。使 用公知的光刻技术，开口 25的宽度或直径典型地约为90 纳米，且典型地具有约+/- 10%的变化，亦即+/_ 9纳米。
图2示出了图1的结构进行氧化步骤的结果，以生成较 小尺寸微孔开口 32。开口 28的尺寸的縮减，通过选择工艺 步骤而沉积材料于第一层22之上或与第一层22反应，以增 加第l层22的体积。此步骤将生成凸悬部分33，但不会大 幅增加第二层24的体积。微孔开口 32具有较小第一宽度 34 (从第一层22处测量)、以及第二宽度36 (从第二层24 处测量)。凸悬部分33的尺寸等于第二宽度36与第一宽度34的差别，又称为凸悬尺寸37。此宽度为平均宽度。当第 一层22由多晶硅所构成且第二层24由二氧化硅所构成时， 可使用的工艺为化学气相沉积(CVD)。
在第一层22中使用硅或其他适合材料，允许了微孔开 口 32的形成，而不需借助公知技术从第二层24移除材料。 第一层22的凸悬部分33，生成了较小的微孔开口 32，其可 小于公知技术所完成的。亦即，微孔开口 32的宽度34可以 为亚光刻宽度，而公知技术所完成的微孔开口则典型地为最 小光刻宽度。在某些实施例中，凸悬尺寸37不大于第二宽 度36的10%。
图3示出了电介质材料38的原子层沉积(ALD)结果，其 典型地为二氧化硅，以生成第二存储单元子组件40。其他 材料如氮化硅或氮氧化硅(Si2N20)等，亦可用作为电介质材 料38，而其他如化学气相沉积或低压化学气相沉积(LPCVD) 等，亦可用于沉积电介质材料38。此沉积步骤在微孔开口 32中的电介质材料38内，生成了自对准的空洞42。空洞 42的横向尺寸(或宽度)与不使用图2的氧化步骤所生成 的较小尺寸开口 32相较之下，会较小。利用此种方法，空 洞42的尺寸可以主要地通过控制凸悬部分33的尺寸而控 制，而非需要控制最初生成的开口 28的尺寸。
图3的结构接着被蚀刻，如图4所示，优选使用各向异 性蚀刻技术，以移除第一层22、部分的电介质材料38、以 及部分的第二层24。此步骤会生成电介质材料侧壁38，以 及电极孔开口 44延伸至底电极18的表面。电极孔开口 44 的直径(或宽度)与不使用图2的氧化步骤而生成的图3 的较小尺寸空洞42相较之下，典型地亦较小。
凸悬尺寸37并非由形成开口 28的技术所控制。凸悬部 分33的尺寸(亦即凸悬尺寸37)由所使用的体积改变工艺 所决定。若凸悬尺寸37为大约15纳米、而开口 28为大约 90纳米，以典型的10%变化量而言，凸悬尺寸37的变化量
大约为+/- 1.5纳米，实质上小于开口 28的+/- 9纳米变化 量。因此，在空洞42的直径(或宽度)变化量，会少于以 开口 28的原始直径(宽度)为基础的变化量。因此，空洞 42与开口 44具有自收敛的宽度，且可分别被视为自收敛空 洞42与自收敛电极孔开口 44。
在图4的结构上沉积存储材料46，以生成图5的第三 存储单元子组件48。存储材料46如图所示填满图4的电极 孔开口44。存储材料46优选为电阻形式存储材料，且更优 选为相变化材料，例如锗锑碲(GST)。
图6示出了图5的第三存储单元子组件48进行平坦化 (材料移除步骤)后的结果，优选使用化学机械研磨工艺， 以生成第四存储单元子组件50。此材料移除步骤的实施停 止于第二层24而生成平坦外表面52。此步骤生成存储材料 元件54，其被电介质材料38所环绕。存储材料元件54在 底电极18处的直径(或宽度)实质上小于用以生成幵口 28 的最小光刻特征尺寸，优选小于50%，且更优选为小于最小 光刻特征尺寸的30%。举例而言，若用以生成开口 28的最 小光刻特征尺寸为90纳米，则存储材料元件54在底电极 18处的直径或宽度，优选至多为45纳米，且更优选至多为 大约30纳米。
图7所示的上电极58形成于第四存储单元子组件50 的表面52之上，接触至存储材料元件54。上电极58典型 地为氮化钛，虽然其他如铝钛等电极材料亦可被使用。在图 7中亦示出相变化区域60。如上所述，重置相变化型存储材 料元件54所需要的重置电流幅度，可以通过减少存储材料 元件54的尺寸而降低，亦即縮小相变化区域60的尺寸。此 结果将在相变化区域60中产生较高的电流密度，而只需较
小的绝对电流值穿过存储材料元件54。
在某些实施例中，第一层22与第二层24必须充分不同， 以生成图2所示的第一层22的凸悬部分33。为了实现此要求与不同实施例的要求，各种电介质材料可组成电绝缘体， 包括选自下列群组的一个以上元素硅、钛、铝、钽、氮、 氧、与碳。在优选装置中，电介质材料38具有低导热性， 小于0.014 J/cni*K*sec。在一优选实施例中，当存储材料 元件54由相变化材料所构成时，此热绝缘电介质材料38 的导热性低于相变化材料的非晶态的导热性，或者对于包括 有GST的相变化材料而言、低于约0.003 j7cm*K*sec。代
表性的绝热材料包括由硅、碳、氧、氟、与氢所组成的复合 材料。可使用于热绝缘电介质材料38的热绝缘材料的范例， 包括二氧化硅、SiC0H、聚亚酰胺、聚酰胺、以及氟碳聚合 物。其他可用于热绝缘电介质材料38中的材料范例，包括 氟化的二氧化硅、硅氧垸(silsesquioxane)、聚亚芳香醚 (polyarylene ether)、聚对二甲苯(parylene)、含氟聚合 物、含氟非晶碳、类金刚石碳、多孔性二氧化硅、中孔性二 氧化硅、多孔性硅氧垸、多孔性聚亚酰胺、以及多孔性聚亚 芳香醚。在其他实施例中，此热绝缘结构包括了一气体填充 的空洞，以实现热绝缘。单层或复合层均可提供热绝缘与电 绝缘效果。
可编程电阻型存储材料(例如相变化材料)的有利特征， 包括此材料的电阻值为可编程的，且优选为可逆的，例如具 有至少两种固态相其可通过施加电流而可逆地诱发。然而， 在操作中，可编程电阻材料并不需要完全转变至非晶相或结 晶相。中间相或两种相的混合可能具有可检测的材料特征差 异。这两种固态性可大致为双稳态，并具有不同的电特性。 可编程电阻材料可为硫属化物材料。硫属化物材料可包括锗 锑碲(GST)。在本发明的后续讨论中，相变化或其他存储材 料，通常称为GST，且可以了解的是，其他类型的相变化材 料亦可使用。可以使用于本发明存储单元中的材料之一，为 Ge2Sb2Te5。
本发明的存储单元64以标准光刻工艺与薄膜沉积技术
而制造，且不需要额外的步骤以生成亚光刻图案，并能使存 储单元中在编程时实际上改变电阻率的区域尺寸相当微小。 在本发明的实施例中，此存储材料可为可编程电阻材料，典
型地为相变化材料，例如Ge2Sb2Te5或其他后述的材料。存 储材料元件中进行相变化的区域相当微小；因此，相变化所 需要的重置电流幅度也相当小。
存储单元64的实施例，包括了在存储单元64中使用相 变化存储材料，包括硫属化物材料与其他材料。硫属化物包 括下列四元素的任一者氧(0)、硫(S)、硒(Se)、以及 碲(Te)，形成元素周期表上第VI族的部分。硫属化物包括 将硫属元素与更为正电性的元素或自由基结合而得。硫属化 合物合金包括将硫属化合物与其他物质如过渡金属等结合。 硫属化合物合金通常包括一个以上选自元素周期表第六栏 的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合 金包括下列元素中一个以上的复合物锑(Sb)、镓(Ga)、 铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已 经被描述于技术文件中，包括下列合金镓/锑、铟/锑、铟 /硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/ 锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/ 碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试
大范围的合金成分。此成分可以下列特征式表示
TeaGebSb旨(a+b)，其中a与b代表了所组成元素的原子总数为 100%时，各原子的百分比。 一位研究员描述了最有用的合金 为，在沉积材料中所包括的平均碲浓度远低于70%，典型地 低于60%，并在一般形式合金中的碲含量范围从最低23%至 最高58%，且最优选介于48%至58%的碲含量。锗的浓度高 于约5%，且其在材料中的平均范围从最低8%至最高30%， 一般低于50%。最优选地，锗的浓度范围介于8%至40%。在 此成分中所剩下的主要成分则为锑。(0vshinky "12专 利，栏10 11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5 、 GeSb2Te4 、 以及 GeSb4Te7 。 ( Noboru Yamada， ，， Potential of Ge-Sb-Te' Phase-change Optical Disks for High-Data-Rate Recording" , 5TV^ pp. 28-37 (1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍 (Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金， 可与锗/锑/碲结合以形成相变化合金，其包括有可编程的电 阻性质。可使用的存储材料的特殊范例，如Ovshinsky "12 专利中栏11-13所述，其范例在此列入参考。
相变化合金能在此存储单元有源沟道区域内依其位置 顺序在材料为一般非晶状态的第一结构状态与为一般结晶 固体状态的第二结构状态之间切换。这些材料至少为双稳定 态。此词汇"非晶"用以指相对较无次序的结构，其较之单 晶更无次序性，而带有可检测的特征如较之结晶态更高的电 阻值。此词汇"结晶态"用以指相对较有次序的结构，其较 之非晶态更有次序，因此包括有可检测的特征例如比非晶态 更低的电阻值。典型地，相变化材料可电切换至完全结晶态 与完全非晶态之间所有可检测的不同状态。其他受到非晶态 与结晶态的改变而影响的材料特征包括，原子次序、自由电 子密度、以及活化能。此材料可切换成为不同的固态、或可 切换成为由两种以上固态所形成的混合物，提供从非晶态至 结晶态之间的灰阶部分。此材料中的电性质亦可能随之改 变。
相变化合金可通过施加电脉冲而从一种相态切换至另 一相态。先前观察指出，较短、较大幅度的脉冲倾向于将相 变化材料的相态改变成大体为非晶态。较长、较低幅度的脉 冲倾向于将相变化材料的相态改变成大体为结晶态。在较 短、较大幅度脉冲中的能量够大，因此足以破坏结晶结构的 键合，同时够短因此可以防止原子再次排列成结晶态。在没 有不适当实验的情形下，可以利用实验方法决定特别适用于 特定相变化合金的适当脉冲量变曲线。接着简单描述四种电阻存储材料。
1. 硫属化物材料
GexSbyTez
x:y:z 二 2:2:5
或其4也成分为x: 0 5; y: 0 5: z: 0 10
以氮、硅、钛或其他元素掺杂的GeSbTe亦可被使用。
形成方法利用PVD溅射或磁控(Magnetron)溅射方式， 其反应气体为氩气、氮气、及/或氦气、压力为1 niTorr至 100 mTorr。此沉积步骤一般在室温下进行。长宽比为1 5 的准直器(collimater)可用以改良其填入表现。为了改善其 填入表现，亦可使用数十至数百伏特的直流偏压。另一方面， 同时合并使用直流偏压以及准直器亦是可行的。
有时需要在真空中或氮气环境中进行沉积后退火处理， 以改良硫属化物材料的结晶态。此退火处理的温度典型地介 于IOCTC至400°C ，而退火时间则少于30分钟。
硫属化物材料的厚度随着存储单元结构的设计而定。一 般而言，硫属化物的厚度大于8纳米者可以具有相变化特 性，使得此材料展现至少双稳定的电阻态。
2. 超巨磁阻(CMR)材料 PrxCayMn03
x:y = 0. 5:0. 5
或其他成分为x: 0 1; y: 0 1。
包括有锰氧化物的超巨磁阻材料亦可被使用。
形成方法利用PVD溅射或磁控溅射方式，其反应气体 为氩气、氮气、氧气及/或氦气、压力为1 mTorr至100 mTorr。 此沉积步骤的温度可介于室温至600°C,视后处理条件而 定。长宽比为1 5的准直器(collimater)可用以改良其填 入表现。为了改善其填入表现，亦可使用数十至数百伏特的 直流偏压。另一方面，同时合并使用直流偏压以及准直器亦 是可行的。可施加数十高斯(Gauss)至10， 000高斯之间的磁场，以改良其磁结晶态。
可能需要在真空中或氮气环境中或氧气/氮气混合环境 中进行沉积后退火处理，以改良超巨磁阻材料的结晶态。此
退火处理的温度典型地介于400'C至600°C，而退火时间则 少于2小时。
超巨磁阻材料的厚度随着存储单元结构的设计而定。厚 度介于10纳米至200纳米的超巨磁阻材料，可被用作为 核心材料。
YBCO (YBaCu03 ， 一种高温超导体材料)缓冲层通常被用 以改良超巨磁阻材料的结晶态。此YBCO的沉积在沉积超巨 磁阻材料之前进行。YBCO的厚度介于30纳米至200纳米。
3.双元素化合物
NixOy、 TixOy、 AlxOy、 Wx0y、 ZnxOy、 ZrxOy、 CuxOy等 x:y= 0.5:0.5
或其4也成分为x: 0 1; y: 0 1
形成方法利用PVD溅射或磁控溅射方式，其反应气体 为氩气、氮气、氧气、及/或氦气、压力为1 mTorr至100 raTorr，其标靶金属氧化物为如Nix0y、 Tix0y、 Alx0y、 Wx0y、 Znx0y、 Zrx0y、 Cux0y等。此沉积步骤一般在室温下进行。长 宽比为1 5的准直器可用以改良其填入表现。为了改善其 填入表现，亦可使用数十至数百伏特的直流偏压。若有需要 时，同时合并使用直流偏压以及准直器亦是可行的。
有时需要在真空中或氮气环境或氧气/氮气混合环境中 进行沉积后退火处理，以改良金属氧化物内的氧原子分布。 此退火处理的温度典型地介于400'C至600°C，而退火时间 则少于2小时。
2.反应性沉积利用PVD溅射或磁控溅射方式，其反 应气体为氩气/氧气、氩气/氮气/氧气、纯氧、氦气/氧气、 氦气/氮气/氧气等，压力为1 mTorr至100 mTorr，其靶金 属氧化物为如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此沉积步骤
一般在室温下进行。长宽比为1 5的准直器可用以改良其 填入表现。为了改善其填入表现，亦可使用数十至数百伏特 的直流偏压。若有需要时，同时合并使用直流偏压以及准直 器亦是可行的。
有时需要在真空中或氮气环境或氧气/氮气混合环境中 进行沉积后退火处理，以改良金属氧化物内的氧原子分布。 此退火处理的温度典型地介于40(TC至600'C，而退火时间 则少于2小时。
3. 氧化使用高温氧化系统(例如高温炉管或快速热 处理(RTP))进行氧化。此温度介于200'C至700°C、以纯氧 或氮气/氧气混合气体，在压力为数mTorr至一大气压下进 行。进行时间可从数分钟至数小时。另一氧化方法为等离子 体氧化。无线射频或直流电压源等离子体与纯氧或氩气/氧 气混合气体、或氩气/氮气/氧气混合气体，在压力为1 mTorr 至100mTorr下进行金属表面的氧化，例如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此氧化时间从数秒钟至数分钟。氧化温度 从室温至约30(TC，视等离子体氧化的程度而定。
4. 聚合物材料
掺杂有铜、碳六十、银等的TCNQ PCBM-TCNQ混合聚合物 形成方法
1.利用热蒸发、电子束蒸发、或分子束外延系统(MBE) 进行蒸发。固态TCNQ以及掺杂物丸在单独室内进行共蒸发。 此固态TCNQ以及掺杂物丸置于钨舟或钽舟或陶瓷舟中。接 着施加大电流或电子束，以熔化反应物，使得这些材料混合 并沉积于晶圆之上。此处并未使用反应性化学物质或气体。 此沉积作用在压力为10-4 Torr至10-10 Torr下进行。晶 圆温度介于室温至200°C。
有时需要在真空中或氮气环境中进行沉积后退火处理， 以改良聚合物材料的成分分布。此退火处理的温度典型地介于室温至30(TC，而退火时间则少于l小时。
2.旋转涂布使用旋转涂布机与经掺杂的TCNQ溶液， 转速低于1000 rpm。在旋转涂布之后，此晶圆静置(典型 地在室温下，或低于20(TC的温度)足够时间以利固态的形 成。此静置时间可介于数分钟至数天，视温度以及形成条件 而定。
与相变化随机存取存储装置的制造、元件材料、使用、 与操作方式相关的额外信息，请参见美国专利申请第 11/155,067号 "Thin Film Fuse Phase Change Ram And Manufacturing Method",申请日为2005/6/17。
优选地，底电极的全部或部分接触至存储材料元件，存 储材料元件包括如氮化钛或其他选自可与存储材料元件的 相变化材料相容的电极材料。其他类型的导体可用于栓塞结 构、以及上与底电极结构中，包括例如铝及铝合金、氮化钛、 氮化钽、氮化铝钛、或氮化铝钽。其他可以使用的导体材料， 包括一个以上选自下列群组的元素钛、钨、钼、铝、钽、 铜、铂、铱、镧、镍、钌、与氧。氮化钛为优选的，因为其 与存储材料元件的GST有良好的接触(如上所述)，其为半 导体工艺中常用的材料，且在GST转换的高温(典型地介于 600至70(TC)下可提供良好的扩散阻挡。
上述说明中所提到的词汇如之上、之下、上、底等，仅 为协助了解本发明，而非用以限制本发明。
虽然本发明已参照优选实施例来加以描述，需要了解的 是，本发明创作并未受限于其详细描述内容。替换方式及修 改样式己于先前描述中所建议，并且其他替换方式及修改样 式将为本领域技术人员所想到。特别是，根据本发明的结构 与方法，所有具有实质上等同于本发明的构件结合而实现与 本发明实质上相同结果的都不脱离本发明的精神范畴。因 此，所有这种替换方式及修改样式将落在本发明在所附权利 要求及其均等物所界定的范畴之中。任何在前文中提及的专利申请以及印刷文本，均列为本 案的参考。
权利要求
1、一种在制造存储单元时生成微孔开口的方法，包括形成基底层，其包括下电极；在所述基底层上形成上层，所述上层形成步骤包括在所述基底层上形成第二层、以及在所述第二层上形成第一层；以及形成微孔开口穿透所述上层以暴露所述下电极的表面、并生成第一存储单元子组件，所述微孔开口包括形成于所述第一层中的第一上开口部分、以及形成于所述第二层中的第二开口部分，所述第一与第二开口部分分别具有第一与第二宽度，所述第一层具有凸悬部分延伸进入所述第一微孔开口，使得所述第一宽度小于所述第二宽度。
2、 一种在制造存储单元时用以生成自收敛空洞的方法， 包括生成如权利要求1所述的结构；以及在所述微孔开口中沉积电介质材料，以生成第二存储单 元子组件，其在所沉积的所述电介质材料中包括空洞，所述 空洞位于所述微孔开口中并为自收敛空洞。
3、 一种用以在制造存储单元时生成自收敛存储材料元 件的方法，包括生成如权利要求2所述的第二存储单元子组件；各向异性地蚀刻所述第二存储单元子组件，进而在所述 微孔开口中形成电介质材料侧壁，同时电极孔对准至所述空 洞并将所述下电极暴露；在所述电极孔中沉积存储材料并接触至所述下电极，以 生成第三存储单元子组件；以及向下平坦化所述第三存储单元子组件直到所述第二层 以生成第四存储单元子组件，其包括有由所述存储材料所构 成的存储材料元件、以及由所述存储材料元件与所述第二层 所组成的平坦上表面。
4、 如权利要求3所述的方法，还包括选择锗锑碲(GST) 作为所述存储材料。
5、 如权利要求3所述的方法，其中所述蚀刻步骤、所 述存储材料沉积步骤、以及所述平坦化步骤的进行，使得所 述存储材料元件位于所述下电极的宽度小于所述第一宽度。
6、 如权利要求3所述的方法，其中 所述微孔开口形成步骤包括光刻蚀刻步骤； 所述蚀刻步骤、所述存储材料沉积步骤、以及所述平坦化步骤的进行，使得所述存储材料元件在所述下电极处的宽 度实质上小于所述用以生成所述微孔开口的光刻蚀刻步骤 的最小光刻特征尺寸。
7、 如权利要求3所述的方法，其中 所述微孔开口形成步骤包括光刻蚀刻步骤； 所述蚀刻步骤、所述存储材料沉积步骤、以及所述平坦化步骤的进行，使得所述存储材料元件在所述底电极处的宽 度与所述用以生成所述微孔开口的光刻蚀刻步骤的最小光 刻特征尺寸无关。
8、 一种用以生成存储单元的方法，所述存储单元包括 电介质材料中的自收敛存储材料元件，所述方法包括生成如权利要求3所述的第四存储单元子组件；以及 在所述平坦上表面形成上电极并接触至所述存储材料 元件，以生成存储单元。
9、 一种用以在制造存储单元时生成微孔开口的方法，包括形成基底层，其包括底电极；选择第一层的材料，当所述第一层进入选定工艺时，所 述材料可增加所述第一层的体积；选择第二层的材料，当所述第二层进入所述选定工艺 时，所述材料不会增加所述第二层的体积；在所述基底层上形成上层，所述上层形成步骤包括在所 述基底层上形成所述第二层、接着在所述第二层上形成所述 第一层；形成开口穿透所述上层以外露所述底电极的表面，并生 成第一存储单元子组件，所述开口包括形成在所述第一层中 的第一开口部分、以及形成于所述第二层中的第二开口部 分，所述第一与第二开口部分具有第一与第二宽度；以及使所述第一存储单元子组件进入所述选定工艺，以增加 所述第一层的体积并生成凸悬部分延伸进入所述开口且同 时不增加所述第二层的体积，所述凸悬部分减少了所述第一 开口部分的尺寸以生成较小的微孔开口 ，所述第一开口部分 具有较小第一宽度，所述较小第一宽度比所述第二宽度短的 部分即为所述凸悬部分的尺寸，所述凸悬部分的尺寸不大于 所述第二宽度的10%。
10、 如权利要求9所述的方法，其中所述材料选择步骤 包括选择硅作为所述第一层、且所述选定工艺的进行使得所 述选定工艺为氧化步骤以增加所述硅第一层的体积。
11、如权利要求9所述的生成所述微孔开口的方法还包括在所述微孔开口中沉积电介质材料，以生成第二存储单 元子组件，其在所述沉积电介质材料中包括空洞，所述空洞 为位于所述微孔开口中的自收敛空洞。
12、 如权利要求11所述的方法，其中所述自收敛空洞 的宽度小于所述第一宽度。
13、 一种在制造存储单元时生成自收敛存储材料元件的方法，包括如权利要求11所述的方法，各向异性地蚀刻所述第二 存储单元子组件，进而在所述微孔开口中形成电介质材料侧 壁，且电极孔对准所述空洞并外露所述底电极；在所述电极孔中沉积存储材料并接触至所述底电极，以 生成第三存储单元子组件；以及向下平坦化所述第三存储单元子组件至所述第二层，以 生成第四存储单元子组件，其具有由存储材料所构成的存储 材料元件以及平坦上表面，所述平坦上表面由所述存储材料 元件、所述电介质填充材料、以及所述第二层所组成。
14、 如权利要求9所述的方法，其中所述多个选择步骤 包括选择硅作为所述第一层以及选择氧化物作为所述第二 层。
15、 如权利要求9所述的方法，其中所述开口形成步骤 的进行在所述开口形成步骤中生成最小尺寸开口 。
16、 如权利要求9所述的方法，其中所述开口形成步骤 以光刻方式进行，以在所述开口形成步骤中生成最小光刻尺 寸开口。
17、 如权利要求9所述的方法，其中所述第一存储单元 子组件进入所述选定工艺的进行使得所述较小第一宽度与 所述第二宽度无关。
18、 一种用以生成存储单元的方法，所述存储单元包括 电介质材料中的自收敛存储材料元件，所述方法包括生成如权利要求13所述的第四存储单元子组件；以及 在所述平坦上表面上生成上电极，并接触至所述存储材 料元件以生成存储单元。
全文摘要
本发明公开一种在制造存储单元时生成微孔开口的方法。在基底层上形成上层，此基底层包括底电极。此上层包括此基底层上的第二层、以及此第二层上的第一层。微孔开口穿透此上层以暴露此下电极的表面、并生成第一存储单元子组件。此微孔开口包括第一上开口部分，其形成于此第一层之中、以及第二开口部分，其形成于此第二层之中，此第一与第二开口部分分别具有第一与第二宽度。此第一层具有凸悬部分延伸进入此开口，使得此第一宽度小于此第二宽度。
文档编号H01L45/00GK101197422SQ200710196460
公开日2008年6月11日 申请日期2007年12月5日 优先权日2006年12月6日
发明者龙翔澜 申请人:旺宏电子股份有限公司