专利名称：半导体装置的制造方法及半导体装置的利记博彩app
技术领域：
本发明涉及半导体装置的制造方法及半导体装置，特别地涉及能够防 止在从上下方向分别生长的热氧化膜彼此的交界面处残留间隙的技术。
背景技术：
在SOI基板上形成的场效应型晶体管，基于元件容易分离、锁定自由 (latchup free)、源/漏结电容小等的观点，其有用性正在被关注。特别地， 由于完全耗尽型SOI晶体管低耗电且能够高速工作，容易进行低电压驱 动，所以正积极地进行用于使SOI晶体管以完全耗尽模式工作的研究。作 为SOI基板，例如可以使用SIMOX(注氧层隔离，Separation by Implanted Oxygen)基板和粘贴基板等，但任何一种装置的制造方法都是特殊的，用 常规的CMOS工艺不能制作。为此，从普通的大尺寸硅晶片中，用常规的CMOS工艺制作SOI结 构的方法即SBSI (粘接硅岛隔离，Separation by Bonding Silicon Island) 方法是公知的(例如参照非专利文献l)。在下文中，参照
SBSI 方法。图8 图10是表示现有例的半导体装置的制造方法的图，图8 (A) 图10 (A)是平面图，图8 (B) 图10 (B)是以X8-X' 8 X10-X' 10 线分别切断图8 (A) 图10 (A)时的剖面图。如图8 (A)及图8 (B)所示，首先开始在硅(Si)基板101上顺序 成膜锗化硅(SiGe)层111和Si层113，在那里形成支撑体用的沟槽h' 1。 利用外延生长法形成Si层113和SiGe层111，通过干蚀刻形成支撑体用 的沟槽h' 1。接着，在Si基板101上方的整个面上形成支撑体膜后，干 蚀刻支撑体膜，形成图9 (A)及(B)所示的支撑体122，并且还干蚀刻 从支撑体122下露出的Si层113/SiGe层111。在此状态下，用氟硝酸(氢氟酸+硝酸)溶液从图9 (A)的箭头标记的方向蚀刻SiGe层111时，以 在支撑体122下悬挂Si层113的形式，在Si层113之下形成空洞部125。
接着，如图10 (A)及10 (B)所示，热氧化Si基板lOl，在空洞部 125内形成Si02膜131 (BOX氧化工序)。如此这样，在大尺寸晶片(bulk wafer)上形成由SiOj莫131和Si层113形成的SOI结构。形成SOI结构 后，利用CVD在Si基板101上方的整个面上成膜SiOj莫(未图示)。然 后，利用CMP平坦化Si02膜和支撑体122，并且利用HF类溶液进行湿 蚀刻(HF腐蚀)，由此使Si层113的表面露出来。
非专利文献1: T.Sakai et al. "Separation by Bonding Si Island(SBSI) for LSI Application", Second International SiGe Technology and Device Meeting, Meeting Abstract，pp.230-23 l,May(2004)。
作为上述的SBSI法中的重要要素，有BOX氧化工序。现状是，尝试 一种利用1000°C-lh的氧化处理形成使从上下生长的Si02膜131a及131b 在其生长方向的中心附近密接的BOX层的方法。
但是，如图11所示，用SEM (扫描型电子显微镜，Scanning Electron Microscopy)观察氧化后的剖面时，存在从上下生长的SiOj莫没有密接的 情形。成为此原因的是Si层的翘曲。生长的SiOj莫的膜厚本身，在上下 虽然附着充分，但由于Si层以凸状态向上翘曲，所以在翘曲大的中心周边， 在从上下生长的Si02膜之间会留有间隙。在此状况下，就会担心在执行作 为后面的处理的利用BHF (带缓冲的氢氟酸)蚀刻的有源表面露出及氢氟 酸类的清洗的时候，BHF会渗入间隙，无意地蚀刻Si02膜，Si层就会从 Si基板上剥落(问题点)。
在此，本发明者基于到目前为止的研究结果，考虑经过图12 (A) (D)所示的现象而不产生BOX氧化工序中的Si层的翘曲。即，如图12 (A)及(B)所示，在室温下，作为平面的支撑体122/Si层113的层叠 结构，首先在升温的阶段为向下凸的状态。这是因为考虑到作为支撑体122 的结构材料的SiCb和Si的热膨胀系数的不同(Si: 4.15E-6/K、 Si02: 0.55E-6/K)而产生大的影响。但是，如图12 (C)所示，升温后的温度变 高，特别地变为960°C以上时，覆盖Si层113的支撑体122产生粘性(粘 性流动)，由于翘曲被打开， 一度恢复为平面。此状态下，进行Si层113的热氧化。氧化处理结束后，此次进入降温。在图12 (D)所示的降温阶 段，由于在支撑体122中没有引起粘性流动，再一次热膨胀系数的不同带 来影响。其结果，Si层113就会变成向上凸的状态。
发明内容
本发明正是鉴于这样的事情而进行的，其目的在于提供一种能够防止 在从上下方向分别生长的热氧化膜在彼此的交界面残留间隙的半导体装 置的制造方法及半导体装置。
发明2的半导体装置的制造方法，其特征在于，在发明1的半导体装 置的制造方法中，包含在形成上述第一热氧化膜及第二热氧化膜后，在上 述半导体基板上的整个面上淀积绝缘层的工序，和至少对上述绝缘层实施 CMP处理，从上述第二半导体层上去除该绝缘层的工序；在从上述第二 半导体层上去除上述绝缘层的工序中，在上述CMP处理的停止中使用上述第二半导体层上的上述第二热氧化膜。根据此种方法，就能够防止由
CMP处理削薄第二半导体层的表面。
上述发明2的制造方法的一个方式，包括在形成上述第一热氧化膜及 第二热氧化膜后，在上述半导体基板上的整个面上淀积绝缘层的第九工 序，和至少对上述绝缘层实施CMP处理，从上述第二半导体层上方去除 上述绝缘层及上述支撑体膜的第十工序；在上述第十工序中，在上述CMP 处理的停止中使用上述第二热氧化膜。
发明3的半导体装置的制造方法，其特制在于，在发明1或发明2的 半导体装置的制造方法中，在层叠上述第三半导体层的工序中，厚厚地形 成该第三半导体层，以便在后面的工序中形成上述第一热氧化膜和上述第 二热氧化膜后在上述第二热氧化膜的上面和上述支撑体之间残留间隙。
上述发明3的制造方法的一个方式，在发明1的制造方法的一个方式 或发明2的制造方法的一个方式中，是使在上述第一工序形成的上述第三 半导体膜的厚度比在上述第八工序形成的上述第二热氧化膜的厚度更厚
的半导体装置的制造方法。
根据这样的方法，从BOX氧化工序的开始到最后，由于在第二热氧 化膜的上表面和支撑体之间确保间隙，所以借助于上述间隙的存在能够减 弱支撑体的膨胀及收缩的影响。因此，能够进一步抑制第二半导体层的翘 曲。
发明4的半导体装置的制造方法，是发明1至发明3的任意一个半导 体装置的制造方法，其特征在于，上述第一半导体层和上述第三半导体层 是分别用外延生长法形成的单晶的锗化硅(SiGe)层，上述第二半导体层 是用外延生长法形成的单晶硅(Si)层。
根据这样的方法，可以使得在第一空洞内从上下方向分别生长的Si02 膜彼此间的交界面处不残留间隙，能够防止Si层从半导体基板上剥落，所 以能够以高成品率形成Si/Si02形成的SOI结构。
发明5是利用上述发明1 4的任意一个制造方法制造的半导体装置。作为其特征，例如具有由上述第二半导体膜生长的上述第二热氧化膜，该 第二热氧化膜具有防止上述第二半导体膜变形为上述凸状的功能或上述CMP处理的停止的功能，。
图l是表示实施方式的半导体装置的制造方法的图(其一)。 图2是表示实施方式的半导体装置的制造方法的图(其二)。 图3是表示实施方式的半导体装置的制造方法的图(其三)。 图4是表示实施方式的半导体装置的制造方法的图(其四)。 图5是表示实施方式的半导体装置的制造方法的图(其五)。 图6是表示实施方式的半导体装置的制造方法的图(其六)。 图7是说明厚厚地形成SiGe层15的情况的图。 图8是表示现有例的半导体装置的制造方法的图(其一)。 图9是表示现有例的半导体装置的制造方法的图(其二)。 图IO是表示现有例的半导体装置的制造方法的图(其三)。 图11是表示现有例的问题点的图。 图12是说明Si层中的翘曲的产生机理的图。图中l一Si基板，11、 15 — SiGe层，13 —Si层，22—支撑体，25、 27 —空洞部，31、 31a、 31b、 33 —热氧化膜，hl、 h2—沟槽。
具体实施方式
下面，参照
本发明的实施方式。图1 图5是表示本发明的实施方式的半导体装置的制造方法的图， 图1 (A) 图5 (A)是平面图，图1 (B) 图5 (B〉是以Xl-X' l X5-X' 5线分别切断图1 (A) 图5 (A)时的剖面图。如图1 (A)及(B)所示，首先，开始在硅(Si)基板1上形成未图 示的硅缓冲(Si-buffer)层，在其上形成第一锗化硅(SiGe)层11，在其 上形成Si层13。并且，在此Si层13上形成第二 SiGe层15。 Si基板是大 尺寸晶片。此外，例如利用外延生长法连续地形成Si-buffer层、SiGe层 11、 Si层13、 SiGe层15。例如以相同的厚度形成SiGe层13和SiGe层15。接着，如图2 (A)及(B)所示，使用光刻技术及蚀刻技术，部分地 顺序蚀刻SiGe层15、 Si层13、 SiGe层11及Si-buffer层(未图示)。由 此，形成以Si基板1为底面的沟槽hl 。此沟槽hl是用于配置支撑体的脚 部的沟槽。再有，在形成沟槽hl的蚀刻工序中，既可以在Si基板l的表 面停止蚀刻，也可以过腐蚀Si基板1使沟槽hl变深。接着，在Si基板1上方的整个面上形成支撑体膜以便填埋沟槽hl。 支撑体膜例如是氧化硅(Si02)膜，其厚度例如是400[nm]。例如利用CVD 进行支撑体膜的形成。然后，如图3 (A)及(B)所示，利用光刻技术及 蚀刻技术，部分地蚀刻此支撑体膜，形成覆盖SiGe层15上方的支撑体22。 接着，顺序蚀刻从此支撑体22下露出的SiGe层15、 Si层13、 SiGe层ll 及Si-buffer层(未图示)，形成使由支撑体22覆盖的SiGe层15、 Si层 13及SiGe层11各自的侧面露出的沟槽h2。在形成沟槽h2的蚀刻工序中， 既可以在Si基板1的表面停止蚀刻，也可以过腐蚀Si基板1使沟槽h2变 深。接着，如图4 (A)及(B)的实线箭头标记所示，通过沟槽h2使氟硝 酸溶液与SiGe层15、 Si层13及SiGe层11各自的侧面接触，有选择地蚀 刻并去除SiGe层15和SiGe层11。由此，如图6 (A)及(B)所示，在 Si基板1和Si层13之间形成第一空洞部25的同时，在Si层13和支撑体 22之间形成第二空洞部27。在此，在使用氟硝酸溶液的湿蚀刻中，由于 与Si相比，SiGe的蚀刻速度大(即相对于Si的蚀刻选择比大)，所以可 以残留Si层13同时仅蚀刻、去除SiGe层11、 15。形成空洞部25、 27后， 变成Si层13用支撑体22来支撑其侧面。如图4 (B)所示，形成空洞部 25、 27后，相对于Si层13的上下的结构(接近Si层13的范围内)变得 几乎相同。接着，如图5 (A)及(B)所示，热氧化Si基板l，在第一、第二空 洞部内分别形成热氧化膜31、 33 (BOX工序)。利用此BOX氧化工序， 能够抑制Si层13的翘曲，能够使在空洞部25内从上下方向分别生长的热 氧化膜31a、 31b彼此间的交界面处不残留间隙。再有，在此例中，由于 第一、第二空洞部的上下的表面分别由Si构成，所以热氧化膜31、 33都为Si02膜。形成热氧化膜31、 32后，利用CVD等方法，在Si基板l上方的整 个面上成膜绝缘膜，填埋沟槽hl、 h2。在此成膜的绝缘膜，例如是Si02 膜或氮化硅(Si3N4)膜。接着，例如通过CMP使覆盖Si基板1的整个面 的绝缘膜和其下的支撑体22平坦化。再有，在此CMP工序中，也可以在 CMP处理的停止中使用热氧化膜33。如此这样，能够防止Si层13的表 面被削薄。接着，例如利用BHF湿蚀刻CMP处理后的绝缘膜及热氧化膜 33，从Si层13上完全去除热氧化膜33。此时，由于热氧化膜31的交界 面密接，所以能够防止BHF向该交界面的侵入。如此这样，在Si基板l 上完成从周围通过支撑体22及绝缘膜进行元件分离的SOI结构。如上述所说明的，根据本发明的实施方式，能够在形成热氧化膜31 时防止Si层13的翘曲，能够使得在热氧化膜31a和热氧化膜31b的交界 面处不残留间隙。由此，在利用BHF蚀刻支撑体22和绝缘膜时，能够防 止BHF向上述交界面侵入，能够防止Si层13从Si基板1上剥落。此外，对于能够获得这种效果的理由而言，根据本发明者的考察是因 为，在BOX氧化工序中，相对于Si层13的上下的结构(在接近该Si层 13的范围内)变得几乎相同。由于热氧化膜31、 33的热膨胀系数几乎相 同，所以认为在BOX氧化的升温或降温阶段，Si层13的下表面从热氧化 膜31接受的外力和Si层13的上表面从热氧化膜33接受的外力几乎平衡。 此外，由于热氧化膜33从Si层13向支撑体22生长，所以认为热氧化膜 33和支撑体22的密接性不那么高，随着支撑体的膨胀或收縮，力很难传 递到Si层13。在此实施方式中，Si基板1对应于本发明的"半导体基板"，SiGe层 11对应于本发明的"第一半导体层"，Si层对应于本发明的"第二半导体 层"，SiGe层15对应于本发明的"第三半导体层"。此外，沟槽hl对应于 本发明的"第一沟槽"，沟槽h2对应于本发明的"第二沟槽"。而且，空洞部 25对应于本发明的"第一空洞部"，空洞部27对应于本发明的"第二空洞 部"。此外，热氧化膜31对应于本发明的"第一热氧化膜"，热氧化膜33 对应于本发明的"第二热氧化膜"。再有，在此实施方式中，如图6 (A)所示，也可以以所需以上的厚度形成SiGe层15，以便在形成热氧化膜31、 33后使热氧化膜33的上表 面和支撑体22之间残留间隙。艮卩，如图7 (A)所示，设形成空洞部25、 27之前的Si层13的(距厚度方向的中心)上半部分的厚度为Tsi， SiGe 层15的厚度为TsiGe。此外，如图7 (B)所示，设形成热氧化膜31、 33 之后的Si层13的(距厚度方向的中心)上半部分的厚度为Tsi',热氧化 膜33的厚度为ToX。然后，在SiGe层15的形成工序中，厚厚的形成SiGe 层15以便满足式(1)。TSi+TSiGe>TSi' +T0X ... (1)根据这种方法，从BOX氧化工序的开始到最后，由于在热氧化膜33 的上表面和支撑体22之间确保间隙，所以借助于上述间隙的存在就能够 减弱支撑体22的膨胀及收縮的影响。因此，能够进一步抑制Si层的翘曲。
权利要求
1.一种半导体装置的制造方法，包括第一工序，在半导体基板上依次层叠第一半导体层、第二半导体层以及第三半导体层；第二工序，通过依次对所述第三半导体层、所述第二半导体层以及所述第一半导体层进行部分蚀刻，从而在所述半导体基板上形成贯通所述第三半导体层、所述第二半导体层以及所述第一半导体层的第一沟槽；第三工序，按照填埋所述第一沟槽且覆盖所述第三半导体层的方式，在所述半导体基板上方的整个面上形成支撑体膜；第四工序，通过对包括覆盖所述第三半导体层的部分的所述支撑体膜进行部分蚀刻，而使所述第三半导体层露出；第五工序，从通过所述第四工序使所述第三半导体层露出的部分开始，对所述第三半导体层、所述第二半导体层以及所述第一半导体层依次进行蚀刻，形成第二沟槽；第六工序，对在所述第二沟槽的侧面上露出的所述第一半导体层进行蚀刻，形成第一空洞部；第七工序，对在所述第二沟槽的侧面上露出的所述第三半导体层进行蚀刻，形成第二空洞部；和第八工序，对所述半导体基板进行加热，在所述第一空洞部内形成第一热氧化膜，并且在所述第二空洞部内形成第二热氧化膜。
2. 根据权利要求1所述的半导体装置的制造方法，其特征在于， 同时进行所述第六工序和所述第七工序。
3. 根据权利要求1或2所述的半导体装置的制造方法，其特征在于， 还包括第九工序，在形成所述第一热氧化膜以及所述第二热氧化膜之后，在 所述半导体基板上方的整个面上堆叠绝缘层；和第十工序，对所述绝缘层至少实施CMP处理，从所述第二半导体层 的上方除去所述绝缘层以及所述支撑体膜；在所述第十工序中，将所述第二热氧化膜用作所述CMP处理的停止层。
4. 根据权利要求1 3中任一项所述的半导体装置的制造方法，其特 征在于，使所述第一工序中形成的所述第三半导体层的厚度比所述第八工序 中形成的所述第二热氧化膜的厚度更厚。
5. 根据权利要求1 4中任一项所述的半导体装置的制造方法，其特 征在于，所述第一半导体层和所述第三半导体层分别是通过外延生长法形成 的单晶的锗化硅层，所述第二半导体层是通过外延生长法形成的单晶的硅层。
6. 一种半导体装置，其由权利要求1 5中任一项所述的半导体装置的制造方法制造。
全文摘要
提供一种能够防止在从上下方向分别生长的热氧化膜的彼此间的交界面残留间隙的半导体装置的制造方法及半导体装置。在Si基板(1)上成膜SiGe层/Si层(13)/SiGe层，形成支撑体用的沟槽。接着，在Si基板(1)上方的整个面上形成支撑体膜，对其进行干蚀刻，形成支撑体(22)。然后，干蚀刻从支撑体(22)下露出的SiGe层/Si层(13)/SiGe层，形成使SiGe层的侧面露出的沟槽(h2)。在此状态下，利用氟硝酸溶液蚀刻SiGe层时，以由支撑体(22)支撑Si层(13)的形式，在Si层(13)的上下分别形成空洞部(25)、(27)。此后，热氧化Si基板(1)，在空洞部(25)、(27)内分别形成热氧化膜。
文档编号H01L21/336GK101252077SQ20071019443
公开日2008年8月27日 申请日期2007年10月31日 优先权日2006年11月1日
发明者松泽勇介 申请人:精工爱普生株式会社