半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及芯片尺寸封装所适用的半导体器件及其制造方法。
背景技术：
已经提出了各种类型的半导体芯片封装结构。伴随着封装芯片 的小型化，例如，已经提出了所谓的"芯片尺寸封装结构"，在该结 构中，在半导体芯片的器件形成表面的钝化层(即保护层)上形成有 再配线层(即，用于封装的配线层)。
根据芯片尺寸封装，提出了一种方法，在该方法中，例如使用 接合引线在各个电连接部件上形成例如凸点等电连接部件，然后通过 形成与这些电连接部件的每一个连接的再配线层来形成封装器件(即
半导体器件)(例如，参见专利文献JP-A-9-64049)。
然而，在上述专利文献(JP-A-9-64049)中提出的方法具有这样
的问题，即当在通过接合形成的电连接部件上形成再配线层时，需
要调整电连接部件的高度(即进行平整化)。
例如，利用例如引线接合器形成由接合引线形成的电连接部件 (例如凸点)。连续地进行接合引线与电极片的连接以及所连接的接
合引线的切断，从而形成电连接部件。
因此，由接合引线形成的凸点距凸点形成表面(即电极片)的
高度发生变化。这使得难以在不改变凸点的情况下形成将要与凸点连
接的再配线层。因此，需要将预定载荷施加于凸点上以便将凸点平坦
化的工序。
通常在晶片上(即在将晶片切割成单独的芯片之前)进行凸点 的这种平坦化。然而，出现这样的问题，即当对在例如直径为300mm 的当前主流晶片的晶片表面上形成的许多凸点进行平坦化时，凸点的 高度变化增加。
这又会出现另一个问题，即例如，当凸点的高度变化增加时， 凸点和与凸点连接的再配线层之间的连接状态会发生变化，使得半导 体器件(即封装器件)的可靠性降低。
另外，根据上述专利文献(JP-A-9-64049)中披露的方法，形成
绝缘层来覆盖凸点。因此，需要对绝缘层进行抛光的抛光工序以露出 凸点。为了在完成抛光工序时形成再配线层，需要对绝缘层的表面进 行去污处理的工序(即所谓的"去污工序")。从而使形成镀覆层的 工序复杂化。这导致半导体器件(即封装器件)制造成本的增加。
虽然可以通过溅射法、CVD (化学汽相沉积)法形成导电层， 但是这些方法需要昂贵的成膜设备。这导致制造成本的增加。因此， 这些方法不切实际。

发明内容
因此，本发明的总体目的是提供一种新颖、实用、解决上述问 题的半导体器件及其制造方法。
本发明的更具体目的是提供一种能够以低成本制造的可靠性较 高的半导体器件及其制造方法。
为达到上述目的，根据本发明的第一方面，提供一种制造半导
体器件的方法，该方法包括
第一步骤，在电极片上形成电连接部件，所述电极片形成于与 基板上的半导体芯片对应的区域中；
第二步骤，在所述基板上形成绝缘层和第一导电层；
第三步骤，通过对所述第一导电层进行图案蚀刻来形成导电图 案，并且露出所述电连接部件；
第四步骤，通过导电膏电连接所述导电图案与所述电连接部件；
以及
第五步骤，将所述基板切割成单独的小块。
根据本发明的第二方面，提供一种根据第一方面的制造半导体 器件的方法，其中，
在所述第一步骤中，用接合引线形成所述电连接部件。
根据本发明的第三方面，提供一种根据第一或第二方面的制造 半导体器件的方法，其中，
在所述第二步骤中，在所述第一导电层上形成第二导电层，并
且
在所述第三步骤中，通过进行图案蚀刻使所述第一导电层和所 述第二导电层形成为不同形状。
根据本发明的第四方面，提供一种根据第三方面的制造半导体 器件的方法，其中，
在所述第三步骤中，通过对所述第二导电层进行图案蚀刻来形 成用于形成外部连接端子的电极片。
根据本发明的第五方面，提供一种根据第四方面的制造半导体 器件的方法，其中，
在所述第二步骤中，在所述第二导电层上形成第三导电层，并
且
在所述第三步骤中，通过对所述第三导电层进行图案蚀刻来形 成用于形成外部连接端子的导电柱。
根据本发明的第六方面，提供一种根据第一至第五方面中任一 方面的制造半导体器件的方法，其中，
所述第四步骤包括形成以下子步骤形成包括感光性导电膏的 层的子步骤，以及通过光刻法对所述包括感光性导电膏的层进行图案 化的子步骤。
根据本发明的第七方面，提供一种根据第一至第五方面中任一 方面的制造半导体器件的方法，其中，
所述第四步骤包括以下子步骤形成通过光刻法进行图案化的 掩模图案的子步骤，以及利用所述掩模图案作为掩模形成所述导电膏 的子步骤。
为达到上述目的，根据本发明的第八方面，提供一种半导体器 件，该半导体器件包括
半导体芯片，其上形成有电极片； 电连接部件，其形成于所述电极片上； 绝缘层，其形成于所述半导体芯片上；以及 导电图案，其与所述电连接部件连接，其中，
在所述导电图案中形成有与所述电连接部件对应的开口部分，
并且
所述导电图案通过填入所述开口部分中的导电膏与所述电连接 部件电连接。
根据本发明的第九方面，提供一种根据第八方面的半导体器件，
其中，
所述电连接部件由接合引线形成。
根据本发明的第十方面，提供一种根据第八或第九方面的半导 体器件，其中，
在所述导电图案上形成有电极片或导电柱，以便在所述电极片 或所述导电柱上形成外部连接端子。
根据本发明，可以提供一种能够以低成本制造的可靠性较高的 半导体器件及其制造方法。


图1是示出根据实施例1的半导体器件的视图。 图2是示出根据实施例2的半导体器件的视图。 图3是示出根据实施例3的半导体器件的视图。 图4A是示出制造图1所示半导体器件的方法的视图(#1)。 图4B是示出制造图l所示半导体器件的方法的视图(#2)。 图4C是示出制造图1所示半导体器件的方法的视图(#3)。 图4D是示出制造图1所示半导体器件的方法的视图(#4)。 图4E是示出制造图l所示半导体器件的方法的视图(#5)。 图4F是示出制造图1所示半导体器件的方法的视图(弁6)。 图4G是示出制造图l所示半导体器件的方法的视图(#7)。 图4H是示出制造图1所示半导体器件的方法的视图(#8)。 图4I是示出制造图l所示半导体器件的方法的视图(#9)。 图4J是示出制造图1所示半导体器件的方法的视图(#10)。
图4K是示出制造图1所示半导体器件的方法的视图(弁ll)。
图4L是示出制造图l所示半导体器件的方法的视图(#12)。 图4M是示出制造图1所示半导体器件的方法的视图(#13)。 图5A是示出制造图1所示半导体器件的方法的修改例的视图 (#1)。
图5B是示出制造图1所示半导体器件的方法的修改例的视图 (#2)。
图5C是示出制造图1所示半导体器件的方法的修改例的视图 (#3)。
图5D是示出制造图1所示半导体器件的方法的修改例的视图 (弁4)。
图5E是示出制造图1所示半导体器件的方法的修改例的视图 (#5)。
图5F是示出制造图1所示半导体器件的方法的修改例的视图 (#6)。
图6A是示出制造图2所示半导体器件的方法的视图(#1)。 图6B是示出制造图2所示半导体器件的方法的视图(#2)。 图6C是示出制造图2所示半导体器件的方法的视图(#3)。 图6D是示出制造图2所示半导体器件的方法的视图(#4)。 图7A是示出制造图3所示半导体器件的方法的视图(#1)。 图7B是示出制造图3所示半导体器件的方法的视图(#2)。 图7C是示出制造图3所示半导体器件的方法的视图(#3)。 图7D是示出制造图3所示半导体器件的方法的视图(#4)。 图8A是示出制造图l所示半导体器件的方法的另一种修改例的 视图(#1)。
图8B是示出制造图l所示半导体器件的方法的另一种修改例的 视图(#2)。
具体实施例方式
根据本发明的制造半导体器件的方法的特征在于其具有下列步 骤。即，1)第一步骤，在电极片上形成电连接部件，所述电极片形 成于与基板上的半导体芯片对应的区域中；2)第二步骤，在所述基 板上形成绝缘层和第一导电层；3)第三步骤，通过对所述第一导电 层进行图案蚀刻来形成导电图案，并且露出所述电连接部件；4)第 四步骤，通过导电膏电连接所述导电图案与所述电连接部件；以及5) 第五步骤，将所述基板切割成单独的小块。
制造半导体器件的方法的特征在于通过导电膏将在基板上(即 绝缘层上)形成的导电图案和包括例如凸点的电连接部分彼此电连 接。此外，为了这样做，当通过对在基板上(即绝缘层上)形成的导 电层进行图案化(即图案蚀刻)来形成导电图案(即图案配线)时， 进行图案化(例如形成朝向导电图案的开口部分)，以便使电连接部 件向导电图案露出。通过例如用导电膏填入开口部分，用该导电膏电 连接导电图案和电连接部分。
这样，通过上述制造半导体器件的方法形成的半导体器件是这 样的，即增大了使电连接部件和导电图案电连接的部分的面积。另 外，电连接部件和导电图案之间的连接是由包括在导电膏中的金属颗 粒形成的金属结。从而可以获得电连接部件和导电图案之间较高的电 连接可靠性。
根据上述制造方法，电连接部件的高度变化难以影响电连接部 件和导电图案之间的电连接可靠性。这样，可以利用例如凸点等通过 接合(例如使用接合引线)形成且高度变化较大的电连接部件，通过 简单方法形成具有较高连接可靠性的再配线层。根据上述方法，不需
要用于使电连接部件的凸出部分从绝缘层露出的研磨工序。
此外，上述制造方法的特征在于不需要使用电镀溶液的电镀 (镀覆)工序和需要减压处理的溅射工序。例如，电镀工序和溅射工 序需要复杂处理和昂贵的处理设备，有时成为增加半导体器件的制造 成本的因素。
相比之下，根据本发明的制造方法可以在不需要电镀工序和溅 射工序的情况下通过简单方法容易地制造半导体器件。与常规方法相 比，根据本发明的方法具有降低半导体器件的制造成本的优点。
接下来，参照

根据本发明的半导体器件的结构以及根 据本发明的制造方法的更多具体实例。
实施例1
图1是示意性示出根据实施例1的半导体器件的横截面视图。 参照图1，根据本实施例的半导体器件100的总体结构是这样的，艮口 在半导体芯片101上形成有再配线层(即用于封装的配线层)。这种 结构有时称为芯片尺寸封装(CSP)结构。
与器件(未示出)连接的各个电极片103位于半导体芯片101
的器件形成表面上。器件形成表面上除电极片103之外的其余部分用 保护层(即钝化层)102覆盖。在各个电极片103上形成有包括例如 凸点的电连接部件104。此外，在半导体芯片101上(即在保护层102 上)形成有绝缘层105。在绝缘层105上形成有与电连接部件104连 接的导电图案(即图案配线)106。
另外，在导电图案106上形成有绝缘层(即阻焊层)108，以便 部分露出导电图案106。在导电图案106从绝缘层108露出的部分上 设置有包括例如焊料凸点的外部连接端子109。
根据本实施例的半导体器件100的特征在于在导电图案106 中形成有与各个电连接部件104对应的开口部分106a，并且导电图 案106和电连接部件104通过填入开口部分106a中的导电膏107以 及金属结彼此电连接。
因此，本实施例具有获得电连接部件104 (即电极片103)和导 电图案106之间的较高电连接可靠性的优点。在与JP-A-9-64049中 所披露的发明相似地通过将电连接部件(例如凸点)与导电图案接合 来获得电连接的情况下，难以保证在电连接部件和导电图案之间具有 足以在其间获得较高电连接可靠性的接触面积。也就是说，基本上难 以保证其间的电连接可靠性。
另一方面，在根据本实施例的半导体器件中，各个导电膏107 设置为填入形成于导电图案106中的相关开口部分106a。这样，增 大了在电连接部件104和导电图案106之间的用于在其间获得电连接 的接触面积。此外，电连接部件104和导电图案106之间的这种连接
具有通过由包括在导电膏中的金属颗粒产生的金属结而形成的金属 化结构。从而，可以获得较高的电连接可靠性。
此外，根据上述结构，电连接部件104的高度变化难以影响电 连接部件104和导电图案106之间的电连接可靠性。这样，可以获得 半导体器件的较高可靠性。
例如，在利用直径为300mm的当前主流晶片制造半导体器件的 情况下，难以在晶片(或基板)的表面上进行例如抑制各个晶片(或 基板)翘曲等处理以及设置用于制造半导体器件的夹具。因此，在半 导体器件中，由于其结构特征，使得制造变化难以影响电连接部件 104和导电图案106之间的电连接可靠性。
另外，上述结构具有这样的特征可以在不经历例如电镀法和 溅射法等复杂处理的情况下，通过简单方法制造半导体器件。将参照 图4A及其后面的

上述制造方法。
在上述结构中，例如保护层102由Si3N4、 SiN或SiON制成。 电极片103由铝制成。电连接部件104由金凸点形成。绝缘层105 由树脂材料(例如NCF (非导电膜))制成。导电图案106由铜制 成。导电膏107由银膏或铜膏制成。绝缘层108由阻焊层形成。外部 连接端子109由焊料制成。然而，上述材料只是示例性实例。这些部 件的材料不限于此。
例如，如以下说明中所述，可以修改或改变上述半导体器件100。
实施例2
图2是示意性示出根据实施例2的半导体器件的横截面视图。 在后面描述的附图中，与上述部件相同或对应的各个部件用相同的附 图标记来表示。可能省略对各个这种部件的说明(这同样适用于以下 对其它实施例的说明)。
参照图2，根据实施例2的半导体器件IOOA在以下方面与实施 例1 (即半导体器件100)不同，g卩在导电图案106上形成有与外 部连接端子109对应的电极片110。
电极片110由例如锡、镍和钛制成。电极片110的材料不限于 此。导电图案(即电极片)110形成为与导电图案106的形状不同的 形状。导电图案110通过以下方式形成，即图案化为与例如绝缘层
108的开口部分的形状或外部连接端子109的形状对应的形状。这样， 可以在导电图案106上形成另一导电图案(例如电极片IIO)。
实施例3
图3是示意性示出根据实施例3的半导体器件的横截面视图。 参照图3，根据实施例3的半导体器件100B在以下两个方面与实施 例2 (即半导体器件100A)不同首先，在根据实施例3的半导体器 件100B中，在电极片IIO上形成有由例如铜制成的与外部连接端子 109对应的导电柱112。此外，例如形成有由密封树脂(例如模制树 脂)制成的绝缘层lll，而不是由阻焊层形成的绝缘层108。绝缘层 lll形成为覆盖导电柱112的侧壁。实施例3在其它结构部件上与实 施例2相似。
就上述结构而言，实施例3具有这样的优点，即在半导体器 件100B与例如母板等作为连接对象的基板连接的情况下，施加于导 电图案106 (即半导体芯片101)以及外部连接端子109上的应力得 到释放。
接下来，按照要制造的半导体器件是根据实施例1的半导体器 件100的情况、要制造的半导体器件是根据实施例2的半导体器件 100A的情况、要制造的半导体器件是根据实施例3的半导体器件100B 的情况的顺序说明制造上述半导体器件的方法。
实施例4
图4A至4M是按照依次进行的步骤的顺序示出制造图1所示半 导体器件的方法实例的视图。
首先，在图4A所示步骤中，制备基板(即硅晶片)IOIA，该基 板具有多个(例如排列成网格状的)区域101a，在每个区域101a中 形成有器件。假定基板101A的厚度在从约500pm到约775pm的范
围内。区域101a与单个半导体芯片对应。在以下说明中描述的步骤 中，在区域101a上形成再配线层(即导电层)。此后，把基板101A 切割成小块。从而，将半导体器件(即半导体芯片)切割成单独的几 块。
在各个区域101a上的器件形成表面101b上形成电极片103，其 中，在器件形成表面101b上形成有器件。另外，用由SiN (即Si3N4) 制成的保护层(即钝化层)102保护器件形成表面101b上除电极片 103之外的其余部分。
图4B是图4A所示基板101A的一个区域101a的放大图。在图 4B及其后面的附图中，通过示出在基板101A中形成的多个区域101a 中的一个区域来举例说明制造半导体器件的方法。
接下来，在图4C所示步骤中，在电极片103上形成电连接部件 104，电连接部件104是利用例如引线接合器由用金或铜制成的接合 引线形成的。引线接合器连续地进行接合引线与电极片的连接以及所 连接的接合引线的切割，从而形成电连接部件104。
另外，可以使用包括镀铜膜、镀金膜、通过非电解电镀(无电 镀)形成的镍膜和覆盖镍膜的金膜的金属膜作为电连接部件104。
接下来，在图4D所示步骤中，在基板101A上(即保护层102 上)形成由例如环氧树脂材料制成的绝缘层105。将绝缘层105的厚 度设定在约20|im到约100pm的范围内。通过例如层压(或粘贴) 膜状树脂或涂抹液态树脂来形成绝缘层105。优选的是，使电连接部 件104的凸出部分从绝缘层105露出。
绝缘层105的材料不限于上述材料(NCF)。可以利用各种绝缘 材料(例如树脂材料)形成绝缘层105的材料。例如，可以使用例如 NCP (非导电膏)、ACF (各向异性导电膜)和ACP (各向异性导电膏) 或常用的所谓增层树脂(即带有填料的环氧树脂)等树脂材料作为绝 缘层105的材料。
接下来，将由例如薄铜箔形成的导电层106A附着到绝缘层105 上。在这种情况下，可以将绝缘层105和导电层106A预先堆叠的层 叠结构附着到半导体芯片101 (即保护层102)上。将导电层106A
的厚度设定在例如从2pm到18pm的范围内。
接下来，在图4E所示步骤中，在加热图4E所示包括绝缘层105 的结构的状态下，从导电层106A的顶面按压导电层106A。这样，使 热固性绝缘层105硬化。从而，将导电层106A的底面有利地紧密附 着在绝缘层105上。绝缘层105和导电层106A之间的附着性较好。 顺便提及，在按压绝缘层105并使其硬化之后，绝缘层105的厚度在 例如约10pm到60pm的范围内。
接下来，在图4F所示步骤中，通过对导电层106A进行图案蚀 刻来形成导电图案(即图案配线)106。此外，在导电图案106中形 成开口部分106a，电连接部件从该开口部分露出。也就是说，在这 一步骤中，通过对导电层106A进行图案蚀刻来形成具有开口部分 106a的导电图案106。
通过利用预定掩模图案(未示出)作为掩模的蚀刻来进行图案 蚀刻。可以根据已知的光刻法，通过对抗蚀层进行图案化来形成掩模 图案，该抗蚀层通过涂抹液态抗蚀剂或粘贴膜状抗蚀剂而形成。另外， 当完成图案蚀刻时，剥去掩模图案。
接下来，在图4G至4K所示步骤中，通过导电膏使导电图案106 和电连接部件104电连接。此外，导电膏包括例如感光性导电膏和非 感光性导电膏。下面，在本实施例的说明中描述使用感光性导电膏的 方法。
与感光性抗蚀剂相似，可以将光刻法(即利用曝光或显影而进 行图案化)应用于感光性导电膏。这样，可以容易地形成微观图案。 然而，感光性抗蚀剂是昂贵的材料。因而，优选的是，尽可能地减小 通过显影去除的区域，即尽可能地减小其中形成有由感光性抗蚀剂制 成的层的区域。
因此，如下所述，优选的是，在利用例如金属掩模(或刻版掩 模)在包括开口部分106a的导电图案106以及绝缘层105上的预定 区域中形成由感光性抗蚀剂制成的层之后，对该层进行根据光刻法的 图案化。也就是说，在下列实例中， 一起使用以较粗处理精度利用掩 模进行印刷图案化的技术和根据光刻法以较高的处理精度进行图案
化的技术。
例如，在图4G所示步骤中，在导电图案106和绝缘层105上设 置其中形成有开口部分Ma的金属掩模Ml。在这种情况下，露出包括 开口部分106a的导电图案106的一部分和绝缘层105的一部分。
接下来，将感光性导电膏施加于金属掩模M1上。这样，在与开 口部分Ma对应的导电图案106和绝缘层105上形成由感光性导电膏 制成的层(即导电膏图案107A)。导电膏图案107A填入开口部分106a。 此外，导电膏图案107A到达从开口部分106a露出的电连接部件104。 也就是说，电连接部件104和导电图案106通过导电膏图案107A彼 此连接。
接下来，在图4H所示步骤中去除金属掩模M1。 接下来，在图4I所示步骤中，在导电膏图案107A上设置其中 形成有开口部分Mb的光掩模M2。在这种情况下，使导电膏图案107A 的一部分从开口部分Mb露出。开口部分Mb的形状与图案化的导电膏 的形状对应。
随后，例如在光掩模M2上照射UV光，从而使由感光性抗蚀剂 制成的层(即导电膏图案107A)的从开口部分Mb露出的部分曝光。
接下来，在图4J所示步骤中，去除光掩模M2。对导电膏图案 107A进行显影。随后，在图4K所示步骤中，对导电膏图案107A进 行热硬化。这样，形成导电膏107。
接下来，在图4L所示步骤中，如果需要，则对(由铜制成的) 导电图案106进行粗糙化或黑化。形成由阻焊层形成的绝缘层108， 以便部分地覆盖绝缘层105、导电膏107和导电图案106。使导电图 案106的一部分从形成于绝缘层108中的开口部分108A露出。
接下来，在图4M所示步骤中，如果需要，则从基板IOIA的后 表面对其进行研磨。将基板IOIA的厚度设定在例如从约100pm到约 300pm的范围内。
此外，如果需要，则在导电图案106从开口部分108A露出的部 分上形成先前图l所示的外部连接端子(例如焊料凸点)109。
接下来，对基板101A进行切块(或切割)。这样，将基板101A
切割成与图4A所示各个区域101a对应的单独小块。从而，可以制造 出图1所示的半导体器件100。
上述制造半导体器件的方法的特征在于通过导电膏107使形
成于基板101A(即绝缘层102)上的导电图案106和包括例如凸点的 电连接部分104彼此电连接。
此外，当为此通过对形成于基板101A (即绝缘层102)上的导 电层进行图案化(即图案蚀刻)来形成导电图案(即图案配线)106 时，在使该导电层图案化的同时形成开口部分106a (即图案化)， 以便使电连接部件104向导电图案106露出。导电膏107通过填入开 口部分106a来电连接导电图案106和电连接部件104。
因此，增大了电连接部件104和导电图案106彼此电连接的部 分的面积。此外，电连接部件104和导电图案106之间的连接是由包 括在导电膏中的金属颗粒形成的金属结，因此电连接部件104和导电 图案106之间的电连接可靠性较高。
此外，根据上述制造方法，电连接部件104的高度变化难以影 响电连接部件104和导电图案106之间的电连接可靠性。
例如，在JP-A-9-64049中披露的制造半导体器件的常规方法导 致需要使形成于晶片的整个表面上的电连接部件(例如凸点)平坦化。 这是由于根据该常规方法，导电图案(即导电层)形成为要与凸点接 合°
例如，公知的是，利用接合引线形成的凸点的高度变化是约 lO)im。这样，在根据常规方法形成将要与凸点连接的再配线层的情 况下，出现这样的问题，即如果不进行使凸点的高度一致化的所谓 的平整化工序，则配线连接可靠性降低。然而，基本上难以以较高的 精度在直径为300mm的当前主流晶片的整个表面上进行平坦化。
相比之下，根据本实施例的制造半导体器件的方法，在直接设 置在电连接部件104上方的导电层106中形成开口部分106a。然后， 通过用导电膏107填入开口部分106a，建立电连接部件104和导电 图案106之间的电连接。从而，电连接部件104的高度变化难以影响 电连接部件104和导电图案106之间的电连接可靠性。
因此，根据本实施例的制造方法可以利用例如凸点等电连接部 件104，通过简单的工序以较高可靠性容易地形成再配线层，其中， 所述电连接部件104由例如接合材料(例如接合引线)形成并呈现出 较大的高度变化。
另外，上述根据本实施例的制造方法的特征在于不需要使用 电镀溶液的电镀工序和需要减压处理的溅射工序，从而可以简化制造 过程。例如，在电镀工序中，需要将基板浸入电镀溶液中。因此，常 规方法具有这样的问题，即使制造过程复杂化。此外，例如当在绝
缘膜(例如树脂膜)上进行非电解电镀的情况下，需要所谓的去污工 序，即，使用蚀刻剂粗糙化绝缘膜的工序。从而使制造过程复杂化。 此外，这也成为增加半导体器件的制造成本的因素。
此外，在需要溅射工序的情况下，在制造设备中产生减压状态。 因此，需要昂贵的能够实现等离子体激活的处理设备。从而处理时间 较长。另外，这也成为增加半导体器件的制造成本的因素。
相比之下，根据本实施例的制造方法排除了对于电镀工序和溅 射工序的需要。因此，可以通过执行简单的工序来制造具有较高可靠 性的半导体器件。从而，与常规方法相比，根据本实施例的制造方法 具有降低制造成本的优点。
尽管在上述实施例中使用感光性导电膏，然而也可以使用低成 本的普通导电膏。接下来，说明使用常用的非感光性导电膏的实例。
实施例5
图5A至5F是按照依次进行的步骤的顺序示出根据实施例5的
制造半导体器件的方法实例的视图。顺便提及，未在本实施例的以下
说明中具体描述的工序与实施例4中的相关工序相似。在根据本实施 例的制造方法的情况下，首先执行根据实施例4的图4A至4F所示步 骤。
接下来，在图5A所示步骤中，形成感光抗蚀层m3以便覆盖绝 缘层105和导电图案106。可以通过涂抹液态抗蚀剂或粘贴膜状抗蚀 剂来形成抗蚀层。
接下来，在图5B所示步骤中，在抗蚀层m3上设置光掩模M4。 随后，在抗蚀层m3上照射UV光，从而使抗蚀层m3曝光。在这种情 况下，光掩模M4 (即覆盖抗蚀层m3的部分)的形状与其上印刷涂布 有导电膏的部分对应。
接下来，在图5C所示步骤中，对抗蚀层ra3进行显影，从而形 成具有开口部分Mc的掩模图案M3。也就是说，根据光刻法对掩模图 案M3进行图案化。
接下来，在图5D所示步骤中，将普通非感光性导电膏印刷涂布 到与开口部分Mc对应的部分上。然后，在图5E所示步骤中，通过加 热使所施加的导电膏硬化。从而形成导电膏107。
此外，在图5F所示步骤中，剥去掩模图案M3。随后，执行根据 实施例4的图4K至4M所示步骤。从而，可以制造出图1所示的半导 体器件100。
根据实施例5，可以以较高精度实现低成本的普通非感光性导电 膏的图案化。从而，形成连接导电图案106和电连接部分104的导电 膏107。
实施例6
接下来，参照图6A至6D，按照依次进行的步骤的顺序说明制造 图2所示半导体器件的方法。顺便提及，未在本实施例的以下说明中 具体描述的工序与实施例4中的相关工序相似。在根据实施例6的制 造方法的情况下，首先执行根据实施例4的图4A至4F所示步骤。
接下来，在图6A所示步骤中，与实施例4中图4D所示步骤相 似，形成绝缘层105和导电层106A。随后，在导电层106A上形成(与 第二导电层对应的)导电层IIOA。作为选择，可以将导电层106A和 导电层IIOA预先堆叠的层叠结构附着到半导体芯片上。导电层110A 可以由例如锡、镍或钛制成。导电层110A的材料不限于此。可以将 导电层110A的厚度设定为例如2pm。
随后，在图6B所示步骤中，与根据实施例4的图4E所示步骤 相似，在加热图6B所示包括绝缘层105的结构的状态下，从导电层
110A的顶面按压导电层IIOA。这样，使热固性绝缘层105硬化。从 而，将导电层106A的底面有利地紧密附着在绝缘层105上。因此， 绝缘层105和导电层106A之间的附着性较好。
接下来，在图6C所示步骤中，通过对导电层110A进行图案蚀 刻来形成电极片110。通过利用预定掩模图案(未示出)作为掩模的 蚀刻来进行图案蚀刻。可以根据己知的光刻法，通过对抗蚀层进行图 案化来形成掩模图案，该抗蚀层通过涂抹液态抗蚀剂或粘贴膜状抗蚀 剂而形成。在这一步中，导电层106A用作阻蚀层。另外，当完成图 案蚀刻时，剥去掩模图案。
接下来，在图6D所示步骤中，与图4F所示步骤相似，通过对 导电层106A进行图案蚀刻来形成导电图案(即图案配线)106。此外， 在导电图案106中形成开口部分106a，电连接部件从该开口部分露 出。
随后，执行与根据实施例4的图4G至4M所示步骤相似的步骤。 从而，可以制造出图2所示半导体器件IOOA。
根据实施例6的制造方法还在导电图案106上形成电极片110， 以便使电极片110图案化成与导电图案106的形状不同的形状。这样， 可以在导电图案106上形成具有各种形状的导电图案。
实施例7
接下来，参照图7A至7D，按照依次进行的步骤的顺序说明制造 图3所示半导体器件100B的方法。顺便提及，未在实施例7的以下 说明中具体描述的工序与实施例4或5中的相关工序相似。在根据实 施例7的制造方法的情况下，首先执行根据实施例4的图4A至4C 所示步骤。
接下来，在图7A所示步骤中，与实施例6中图6A所示步骤相 似，形成绝缘层105以及导电层106A和IIOA。随后，在导电层110A 上形成(与第三导电层对应的)导电层112A。作为选择，可以将导 电层106A、 IIOA和112A预先堆叠的层叠结构附着到绝缘层105上。 导电层112A可以由例如铜制成。导电层112A的材料不限于此。可以
将导电层112A的厚度设定在例如从50pm到100pm的范围内。
随后，在图7B所示步骤中，与根据实施例4的图4E所示步骤 相似，在加热图7B所示的包括绝缘层105的结构的状态下，从导电 层U2A的顶面按压导电层112A。这样，使热固性绝缘层105硬化。 从而，将导电层106A的底面有利地紧密附着在绝缘层105上。因此， 绝缘层105和导电层106A之间的附着性较好。
接下来，在图7C所示步骤中，通过对导电层112A进行图案蚀 刻来形成电极片112。通过利用预定掩模图案(未示出)作为掩模的 蚀刻来进行图案蚀刻。可以根据已知的光刻法，通过对抗蚀层进行图 案化来形成掩模图案，该抗蚀层通过涂抹液态抗蚀剂或粘贴膜状抗蚀 剂而形成。
另外，通过利用掩模图案作为掩模对导电层IIOA进行图案蚀刻 来形成电极片IIO。当完成图案蚀刻时，剥去掩模图案。
接下来，在图7D所示步骤中，与图4F所示步骤相似，通过对 导电层106A进行图案蚀刻来形成导电图案(即图案配线)106。另外， 在导电图案106中形成开口部分106a，电连接部件从该开口部分露 出。
随后，执行与根据实施例4的图4G至4M所示步骤相似的步骤。 从而，可以制造出图3所示半导体器件IOOB。然而，在实施例7的 情况下，形成由模制树脂制成的绝缘层111，而不是由阻焊层制成的 绝缘层108。
根据实施例7的制造方法的特征在于还在电极片110上形成 导电柱112。这样，实施例7具有这样的优点，即在半导体器件与 例如母板等作为连接对象的基板连接的情况下，施加于导电图案106 (即半导体芯片101)以及外部连接端子109上的应力得到释放。
实施例8
例如可以以下列方式修改根据实施例4的制造半导体器件的方 法。顺便提及，未在实施例8的以下说明中具体描述的工序与实施例 4中的相关工序相似。在根据实施例8的制造方法的情况下，首先执
行根据实施例4的图4A至4C所示步骤。
接下来，在图8A所示步骤中，将由支撑层120支撑的导电层106A (即支撑层120堆叠在导电层106A上)附着在绝缘层105上。
随后，在图8B所示步骤中，与图4E所示步骤相似，在加热绝 缘层105的状态下，从支撑层120的顶面按压支撑层120。这样，使 热固性绝缘层105硬化。从而，将导电层106A的底面有利地紧密附 着在绝缘层105上。因此，绝缘层105和导电层106A之间的附着性 较好。随后，去除支撑层120。从而，使半导体器件处于图8B所示 的状态。
随后，执行与根据实施例4的图4G至4M所示步骤相似的步骤。 从而，可以制造出图1所示的半导体器件100。
根据实施例8，在由支撑层120支撑导电层106A(即支撑层120 堆叠在导电层106A上)的状态下，将导电层106A附着在绝缘层105 上。从而，即使在导电层106A较薄的情况下，也可以防止导电层106 受到损坏。因此，可以将导电层106A稳定地附着在绝缘层105上。
尽管在上述说明中描述了本发明的优选实施例，然而本发明不 局限于这些特定实施例。可以在权利要求书中阐述的本发明的要旨的 范围内进行各种修改和变化。
根据本发明，可以提供一种能够以低成本制造的可靠性较高的 半导体器件及其制造方法。
权利要求
1.一种制造半导体器件的方法，包括第一步骤，在电极片上形成电连接部件，所述电极片形成于与基板上的半导体芯片对应的区域中；第二步骤，在所述基板上形成绝缘层和第一导电层；第三步骤，通过对所述第一导电层进行图案蚀刻来形成导电图案，并且露出所述电连接部件；第四步骤，通过导电膏电连接所述导电图案与所述电连接部件；以及第五步骤，将所述基板切割成单独的小块。
2.根据权利要求l所述的制造半导体器件的方法，其中， 在所述第一步骤中，用接合引线形成所述电连接部件。
3.根据权利要求1所述的制造半导体器件的方法，其中， 在所述第二步骤中，在所述第一导电层上形成第二导电层，并且在所述第三步骤中，通过进行图案蚀刻使所述第一导电层和所 述第二导电层形成为不同形状。
4.根据权利要求3所述的制造半导体器件的方法，其中， 在所述第三步骤中，通过对所述第二导电层进行图案蚀刻来形 成用于形成外部连接端子的电极片。
5.根据权利要求4所述的制造半导体器件的方法，其中， 在所述第二步骤中，在所述第二导电层上形成第三导电层，并且在所述第三步骤中，通过对所述第三导电层进行图案蚀刻来形 成用于形成外部连接端子的导电柱。
6.根据权利要求l所述的制造半导体器件的方法，其中， 所述第四步骤包括以下子步骤 形成包括感光性导电膏的层的子步骤；以及通过光刻法对所述包括感光性导电膏的层进行图案化的子步
7. 根据权利要求l所述的制造半导体器件的方法，其中， 所述第四步骤包括以下子步骤形成通过光刻法进行图案化的掩模图案的子步骤；以及 利用所述掩模图案作为掩模形成所述导电膏的子步骤。
8. —种半导体器件，包括 半导体芯片，其上形成有电极片； 电连接部件，其形成于所述电极片上； 绝缘层，其形成于所述半导体芯片上；以及 导电图案，其与所述电连接部件连接，其中，在所述导电图案中形成有与所述电连接部件对应的开口部分，并且所述导电图案通过填入所述开口部分中的导电膏与所述电连接 部件电连接。
9. 根据权利要求8所述的半导体器件，其中， 所述电连接部件由接合引线形成。
10. 根据权利要求8所述的半导体器件，其中， 在所述导电图案上形成有电极片或导电柱，以便在所述电极片或所述导电柱上形成外部连接端子。
全文摘要
本发明公开一种半导体器件，该半导体器件包括半导体芯片，其上形成有电极片；电连接部件，其形成于所述电极片上；绝缘层，其形成于所述半导体芯片上；以及导电图案，其与所述电连接部件连接。在所述导电图案中形成有与所述电连接部件对应的开口部分。所述导电图案通过填入所述开口部分中的导电膏与所述电连接部件电连接。
文档编号H01L21/60GK101188204SQ200710188249
公开日2008年5月28日 申请日期2007年11月23日 优先权日2006年11月24日
发明者山野孝治 申请人:新光电气工业株式会社