非易失性存储器装置及其制造方法

专利名称：非易失性存储器装置及其制造方法
技术领域：
示例实施例涉及一种半导体装置，更具体地讲，涉及一种包括用于存储 电荷的存储节点层的非易失性存储器装置及其制造方法。
背景技术：
图1是传统的非易失性存储器装置的平面图。参照图1,非易失性存储
器装置包括埋入式位线区55和控制栅极70,其中，控制栅极70与埋入式位 线区55交叉地延伸。可在半导体基底50中掺杂入4参杂剂，以限定埋入式位 线区55。由于如图1中所示在非易失性存储器装置中不需要单元区(cell region)中的隔离层，因此，非易失性存储器装置可具有相对小的尺寸。
然而，在传统的非易失性存储器装置中的埋入式位线区55通常具有比金 属线的电阻高的电阻。因此，在埋入式位线区55具有长的长度的阵列结构中， 埋入式位线区55的电阻相对高。因此，布置在控制4册才及70旁边的埋入式位 线区55通过接触结构60连接到金属线。然而，接触结构60增大了非易失性 存储器装置的尺寸，并由此降低了如图1中所示的传统的非易失性存储器装 置的集成度。
此外，如果埋入式位线区55之间的距离缩短，则非易失性存储器装置的 集成度会增大。然而，在这种情况下，传统的非易失性存储器装置的可靠性 由于短沟道效应而显著地降^f氐。

发明内容
示例实施例提供了一种可以高度集成并且可靠的非易失性存储器装置以 及制造该非易失性存储器装置的方法。
示例实施例提供了 一种非易失性存储器装置。该非易失性存储器装置可 包括第一控制栅极，凹入到半导体基底中；栅极绝缘层，置于半导体基底 和第一控制栅极之间；存储节点层，置于栅极绝缘层和第一控制栅极之间； 阻挡绝缘层，置于存储节点层和第一控制栅极之间；多个第一掺杂剂掺杂区，
沿着第一控制栅极的第一边设置；多个第二掺杂剂掺杂区，沿着第一控制栅
极的第二边设置，其中，第二边与第一边相对。根据示例实施例，第二掺杂 剂掺杂区与第一掺杂剂掺杂区交替形成。以不同的形式表述为，第二掺杂剂 掺杂区中的每个布置在第 一控制栅极的第二边上的与第 一掺杂剂掺杂区中的 至少一个相邻的区域中。
根据示例实施例，非易失性存储器装置还可包括多个第 一位线电极和多 个第二位线电极。多个第一位线电极中的每个可包括至少一个凹入到第一掺 杂剂掺杂区的一个中的第一插塞部分。多个第二位线电极中的每个可包括至 少 一个凹入到第二掺杂剂掺杂区的 一个中的第二插塞部分。
根据示例实施例，非易失性存储器装置还可包括置于第一控制栅极的底 部和半导体基底之间的埋入式绝缘层。埋入式绝缘层的厚度大于栅极绝缘层
的厚度。
根据示例实施例，非易失性存储器装置还可包括第二控制栅极，第二控 制栅极形成在第一控制栅极上以凹入到半导体基底中，第二控制栅极与第一 控制栅极绝缘。
另 一示例实施例提供了 一种非易失性存储器装置。该非易失性存储器装
置可包括多个控制栅极，凹入到半导体基底中；栅极绝缘层，置于半导体 基底和控制栅极之间；存储节点层，置于栅极绝缘层和控制栅极之间；阻挡 绝缘层，置于存储节点层和控制栅极之间；多个第一掺杂剂掺杂区，沿着控 制栅极的第一边设置并被限定在半导体基底中；多个第二掺杂剂掺杂区，沿 着控制栅极的第二边与第一掺杂剂掺杂区交替地形成，并被限定在半导体基 底中，其中，第二边与第一边相对。
又一示例实施例提供了一种制造非易失性存储器装置的方法。该方法可 包括在半导体基底中形成第一沟槽；在第一沟槽中形成栅极绝缘层；形成 覆盖栅极绝缘层的存储节点层；形成覆盖存储节点层的阻挡绝缘层；在阻挡 绝缘层上形成控制栅极来填充第一沟槽的至少一部分；沿着控制栅极的第一 边形成多个第 一掺杂剂掺杂区；沿着控制栅极的第二边在半导体基底中形成 多个第二掺杂剂掺杂区，其中，第二边与第一边相对，多个第二掺杂剂掺杂 区中的每个形成在第二边上的与沿着第 一边的多个第 一掺杂剂掺杂区中的至 少一个相邻的区域中。


通过阅读参照附图的详细描述，示例实施例的上述和其它特征、方面和
优点将变得更清楚，在附图中
图1是传统的非易失性存储器装置的平面图2是非易失性存储器装置的示例实施例的透视图3是沿着图2中的线III-in截取的图2中的非易失性存储器装置的剖 视图4是沿着图3中的线IV-IV截取的图2中的非易失性存储器装置的平 面图5是非易失性存储器装置的另 一示例实施例的透视图； 图6是非易失性存储器装置的又一示例实施例的平面图； 图7至图13是示出了制造非易失性存储器装置的方法的示例实施例的透 视图。
具体实施例方式
现在将参照附图来更充分地描述不同的示例实施例。然而，在此公开的 具体的构造和功能细节只是代表性地出于描述示例实施例的目的，本领域的 技术人员应该理解，示例实施例可以以许多可选的形式来实施，并不应该被 理解为仅限于这里阐述的实施例。
应该理解的是，虽然术语"第一"、"第二"等可在这里用来描述不同的 元件，但是这些元件不应该受这些术语限制。这些术语只是用来将一个元件 与其它元件区分开。例如，在不脱离示例实施例的范围的情况下，第一元件 可以被称作第二元件，类似地，第二元件可以#皮称作第一元件。如这里所使 用的，术语"和/或"包括一个或多个相关所列项的任意和全部组合。
应该理解的是，当元件被称作连接或结合到另一元件时，它可以直接连 接或直接结合到另一元件，或者可以存在中间元件。对比地，当元件被称作 "直接连接，，或"直接结合"到另一元件时，不存在中间元件。应该以类似 的方式来解释用来描述元件之间的关系的其它词语(例如，"在...之间"与"直 接在...之间"、"与...相邻"与"直接与…相邻"等)。
这里使用的术语只是出于描述示例实施例的目的，而不意在成为示例实 施例的限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式
也意在包括复数形式。还应该理解的是，术语"包括"和/或"包含"当在这 里使用时，其表明所述的特征、整体、步骤、操作、元件和/或组件的存在， 但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的 组的存在或添加。
除非另外限定，否则这里使用的所有术语(包括技术术语和科学术语) 的含义与示例实施例所属领域的普通技术人员通常理解的含义相同。还应该
关领域的环境中它们的含义一致，并且除非在这里^f皮特别地定义，否则不应 该被理想化或过度正式地理解。
提供相对于附图以下描述的示例实施例，使得本公开将是彻底的、完全 的，并将示例实施例的构思充分地传到给本领域的技术人员。在附图中，相 同的标号始终表示相同的元件。此外，在附图中，为了清晰起见，夸大了层 和区域的厚度。另外，在以下描述的示例实施例中，非易失性存储器装置可 以是闪速存储器装置。
图2是非易失性存储器装置的示例实施例的透视图，图3是沿着图2中
的线in-m截取的非易失性存储器装置的剖视图，图4是沿着图3中的线iv-iv
截取的非易失性存储器装置的平面图。
参照图2至图4,控制栅极140可以凹入到半导体基底105中。栅极绝 缘层120可以置于半导体基底105和控制栅极140之间。存储节点层125置 于栅极绝缘层120和控制栅极140之间。阻挡绝缘层130可以置于存储节点 层125和控制栅极140之间。可以沿着控制栅极140的第一边设置第一掺杂 剂掺杂区153，可以沿着控制栅极140的第二边设置第二掺杂剂掺杂区157。
在图2至图4中所示的非易失性存储器装置的示例实施例中，控制栅极 140可以用作字线的一部分。因此，可以对控制栅极140进行控制，以在存 储节点层125中存储数据，或者从存储节点层125擦除数据。两个相邻的第 一掺杂剂掺杂区153与控制栅极140可以形成存储器晶体管或单位单元(unit cell)。此外，两个相邻的第二掺杂剂掺杂区157与控制栅极140可以形成存 储器晶体管或单位单元。因此，第一掺杂剂掺杂区153可以顺序地被称作源 区或漏区，第二掺杂剂掺杂区157可以顺序地被称作源区或漏区。
可以沿着控制棚-极140的第一边布置第一沟道区154,第一沟道区154 可以位于和/或被限定在半导体基底105中的每两个相邻的第一掺杂剂掺杂区
153之间。类似地，可以沿着控制栅极140的第二边布置第二沟道区158,第 二沟道区158可以位于和/或^皮限定在每两个相邻的第二4参杂剂掺杂区157之 间。换言之，可以分别沿着控制栅极140的第一边和第二边设置和/或限定第 一沟道区154和第二沟道区158。第一沟道区154和第二沟道区158是当存 储器晶体管被激活时将形成有沟道的区域。
例如，图2至图4可示出非易失性存储器装置的单元区。在非易失性存 储器装置的单元区中的单位单元之间可以不设置隔离层。然而，可以在单元 区外部的外围区中形成隔离层。因为如上所述在单元区中可以省略隔离层， 所以与传统的非易失性存储器装置相比，示例实施例的非易失性存储器装置 的集成度可以提高。
根据示例实施例，半导体基底105可以是体半导体晶片，例如可以是硅 晶片、锗晶片或硅-锗晶片。如图2和图3中所示，控制栅极140凹入到半导 体基底105中，从而可被称作凹槽型(recess type)或沟槽型(trench type) 控制栅极。然而，如以上所表示的，图2和图3中所示的示例实施例或任意 的其它示例实施例不限制本^^开的范围。
根据示例实施例，控制栅极140可以从半导体基底105的表面以期望的 和/或预定的深度凹入到半导体基底105的内部中。然而，根据另一示例实施 例，控制栅极140可包括从半导体基底105的表面突出的部分或可被埋入到 半导体基底105中。控制4册极140的第一边和第二边可以表示基于沿着图3 中的线IV-IV截取的非易失性存储器装置的平面图的控制栅极140的长边 (longitudinal sides)。
控制栅极140可以与半导体基底105绝缘。例如，控制栅极140可以通 过栅极绝缘层120与半导体基底105绝缘。进一步地，可以选择性在控制栅 极140的底部和半导体基底105之间设置埋入式绝缘层135。更详细地，埋 入式绝缘层135可以形成在阻挡绝缘层130上。埋入式绝缘层135可以比栅 极绝缘层120厚，因此，在半导体基底105的在控制栅极140下面的部分中 不会形成沟道。埋入式绝缘层135可以包括例如氧化物层。
栅极绝缘层120可以使电荷隧穿，因此，栅极绝缘层120可包括例如氧 化物层、氮化物层和/或高介电常数层。阻挡绝缘层130可阻止电荷在存储节 点层125和控制栅极140之间的运动，因此，阻挡绝缘层130可包括例如氧 化物层、氮化物层和/或高介电常数层。根据示例实施例，高介电常数层可以
被定义为介电常数比氧化物层和氮化物层的介电常数大的绝缘层。
存储节点层125可以存储电荷，并包括例如氮化硅层、金属点或硅点和/ 或金属纳米晶或硅纳米晶。具体地讲，存储节电层125可以局部地捕获电荷。
根据示例实施例，4册极绝缘层120、存储节点层125和阻挡绝缘层130 可以置于控制栅极140的第一边和第二边与半导体基底105之间，并可延伸 到半导体基底105之上。然而，根据另一示例实施例，可以省略栅极绝缘层 120、存储节点层125和阻挡绝缘层130中延伸到半导体基底105之上的部分。 此外，栅极绝缘层120、存储节点层125和阻挡绝缘层130中的每个可以被 控制栅极140划分为两个部分。
根据示例实施例，可以在栅极绝缘层120和半导体基底105的上表面之 间设置掩模绝缘层110。然而，根据另一实施例，可以用另一适当的绝缘层 来替代掩模绝缘层110，或者可以省略掩模绝缘层110。
根据示例实施例，可以将掺杂剂掺杂到半导体基底105中，以形成第一 掺杂剂掺杂区153和第二掺杂剂掺杂区157。例如，如果半导体基底105掺 杂有p型掺杂剂，则第一掺杂剂掺杂区153和第二掺杂剂掺杂区157可掺杂 有n型掺杂剂。可选择地，如果半导体基底105掺杂有n型掺杂剂，则第一 掺杂剂掺杂区153和第二掺杂剂掺杂区157可掺杂有p型掺杂剂。第一掺杂 剂掺杂区153和第二掺杂剂掺杂区157可以从半导体基底105的表面延伸至 期望的和/或预定的深度。第一掺杂剂掺杂区153可以与控制栅极140的第一 边相邻，第二掺杂剂掺杂区157可以与控制栅极140的第二边相邻。
第一掺杂剂掺杂区153可以与第二掺杂剂掺杂区157交替形成。如此， 第二掺杂剂掺杂区157中的一个可以设置在两个相邻的第一掺杂剂掺杂区 153之间。以不同的方式表述为，第二掺杂剂掺杂区157中的每个可以布置 在控制栅极140的第二边上的与多个第一掺杂剂掺杂区153中的至少一个相 邻的区域中。进一步表述为，第二掺杂剂掺杂区157中的每个可以布置在控 制栅极140的第二边上，并在控制栅极140的第一边上的置于两个相邻的第 一掺杂剂掺杂区153之间的区域的对面。此外，第一掺杂剂掺杂区153和第 二掺杂剂掺杂区157可以以相同的间距设置，因此，第二掺杂剂掺杂区157 中的每个可以设置在两个第一掺杂剂掺杂区153之间。
在靠近控制栅极140的相对两边，第一掺杂剂纟参杂区153可以与第二掺 杂剂掺杂区157交替形成。沿着控制栅极140延伸的方向，第一掺杂剂掺杂
区153可以与第二掺杂剂掺杂区157交替形成。因此，根据示例实施例的非 易失性存储器装置的集成度可以是图1中所示的传统的非易失性存储器装置 的集成度的两倍。另外，可以改善短沟道效应。换言之，根据示例性实施例 的非易失性存储器装置可包括两个单位单元，这两个单位单元占用的空间量 等于图1中所示的传统的非易失性存储器装置中的单个单位单元占用的空间 量 由于根据示例实施例，第一掺杂剂掺杂区153与第二掺杂剂掺杂区157 交替形成，因此，第一沟道区154在第一掺杂剂掺杂区153之间的宽度和第 二沟道区158在第二掺杂剂掺杂区157之间的宽度可以保持相对宽。与传统 的非易失性存储器装置相比，改善短沟道效应非常有助于提高示例实施例的 非易失性存储器装置的可靠性。
根据示例实施例，第一掺杂剂掺杂区153可以连接到多个第一位线电极 172，第二掺杂剂掺杂区157可以连接到多个第二位线电极177。例如，第一 位线电极172可包括第一插塞部分(plugportion) 160和第一线部分170，第 二位线电极177可包括第二插塞部分165和第二线部分175。
第一插塞部分160可以凹入到第一掺杂剂掺杂区153中，第二插塞部分 165可以凹入到第二掺杂剂掺杂区157中。第一线部分170可以连接到第一 插塞部分160,第二线部分175可以连接到第二插塞部分165。此外，第一线 部分170和第二线部分175可以与控制栅极140交叉地延伸。第一插塞部分 160和第二插塞部分165的深度可以在第一掺杂剂掺杂区153和第二掺杂剂 掺杂区157中限定的范围内变化。
根据示例实施例，第一插塞部分160和第二插塞部分165可包含例如多 晶硅、金属和/或金属硅化物，第一线部分170和第二线部分175可包含例如 多晶硅、金属和/或金属硅化物。在这种情况下，与传统的埋入式位线区相比， 第一位线电极172和第二位线电极177可具有非常低的电阻。根据示例实施 例，层间绝缘层145可以置于半导体基底105与第一位线电极172和第二位 线电极177之间。
在根据示例实施例的非易失性存储器装置中，可以选择两个相邻的第一 位线电极172或两个相邻的第二位线电极177来接近(access )单位单元。例 如，可以利用热载流子注入法(hot carrier injection method)将第 一 沟道区154 或第二沟道区158的电荷注入到存储节点层125中，以执行程序操作。存储 节点层125可以用作局部电荷捕获层。因此，单位单元可改变在第一沟道区154中流动的电流的方向或在第二沟道区158中流动的电流的方向，以处理2 位数据。
显而易见的是，根据本领域普通技术人员公知的方法可以容易地执行读 操作和擦除操作，因此，为了简洁，在本公开中将不进一步地讨论这些读操
作和擦除操作。
图5是根据另一示例实施例的非易失性存储器装置的透视图。除了图5 中的非易失性存储器装置中的控制栅极具有两层的结构之外，图5中所示的 非易失性存储器装置与图2至图4中所示的非易失性存储器装置相同。因此， 为了简洁，不再重复对图5中所示的示例实施例与图2至图4中所示的示例 实施例共同的元件的描述。
参照图5,下控制栅极140a和上控制栅极140b凹入到半导体基底105 中，以被顺序地堆叠。下埋入式绝缘层135a可以置于下控制栅极140a的底 部和半导体基底105之间，上埋入式绝缘层135b可以置于下控制栅极140a 和上控制栅极140b之间。
在图5中所示的非易失性存储器装置的示例实施例中，电荷可以局部存 储在与下控制棚-极140a和上控制栅极140b的第一边和第二边相邻的存储节 点层125中。因此，图5中所示的非易失性存储器装置的集成度可以是图2 至图4中所示的非易失性存储器装置的集成度的两倍。
图6是才艮据又一示例实施例的非易失性存储器装置的平面图。非易失性 存储器装置的该示例实施例可具有其中排列有如图1至图3所示的多个非易 失性存储器装置的结构，因此，控制栅极的数目增加。本领域的技术人员应 该理解的是，图6中的非易失性存储器装置具有其中重复地排列有如图3中 所示的多个非易失性存储器装置的结构。因此，为了简洁，不再重复对与前 面描述的示例实施例中的元件相似元件的描述。
参照图6，多个控制初沐U40被设置成相互分隔期望的和/或预定的间距。 控制栅极140凹入到半导体基底105中。第一掺杂剂掺杂区153沿着控制栅 极140的第一边位于和/或被限定在半导体基底105中，第二掺杂剂掺杂区157 沿着控制栅极140的第二边位于和/或被限定在半导体基底105中。
例如，第一掺杂剂掺杂区153可以设置在沿着控制栅极140的第一边的 多个行中，第二掺杂剂掺杂区157可以设置在沿着控制栅极140的第二边的 多个行中。沿着控制栅极140延伸的方向，靠近控制栅极的相对两边，第一
掺杂剂掺杂区153与第二掺杂剂掺杂区157交替形成。
第一位线电极172可以与设置在相同列的第一掺杂剂掺杂区153连接， 其中，第一位线电极172包括第一线部分170和第一插塞部分160。换言之， 第一线部分170可以与控制^f册极140交叉地延伸，乂人而与i殳置在相同列中的 第一插塞部分160连接。类似地，第二位线电极177可以连接设置在相同列 中的第二掺杂剂掺杂区157，其中，第二位线电极177包括第二线部分175 和第二插塞部分165。换言之，第二线部分175可以与控制栅极140交叉地 延伸，从而连接设置在相同列中的第二插塞部分165。
在图6中所示的非易失性存储器装置的示例实施例可以被称作NOR结构 或AND结构。换言之，可以选择第一位线电极172中的两个和第二位线电极 177中的两个，并可选择控制栅极140中的一个来操作单位单元。在NOR结 构中，设置在奇数行或偶数行中的第一位线电极172和第二位线电极177可 以接地。
图7至图13是示出了制造非易失性存储器装置的方法的示例实施例的透 视图。参照图7，在半导体基底105上形成掩模绝缘层110。掩模绝缘层110 可包括例如氮化物层。掩^^莫绝缘层110可用作蚀刻保护层来蚀刻半导体基底 105的暴露的部分，以形成第一沟槽115。
参照图8，在半导体基底105的在第一沟槽115中的暴露部分上形成栅 极绝缘层120。可以利用例如热氧化法或化学气相沉积(CVD)法来形成栅 极绝缘层120。根据示例实施例，栅极绝缘层120可延伸到掩模绝缘层110 之上。
在栅极绝缘层120上形成存储节点层125。可以控制存储节点层125的 厚度，使得存储节点层125不完全填充第一沟槽115。在存储节点层125上 形成阻挡绝缘层130。可利用例如CVD法来形成存储节点层125和阻挡绝缘 层130。
根据示例实施例，在阻挡绝缘层130上形成埋入式绝缘层135,以填充 第一沟槽115。可以利用例如CVD法将埋入式绝缘层135形成为期望的和/ 或预定的厚度。然后，可以将埋入式绝缘层135平坦化。埋入式绝缘层135 可具有相对于阻挡绝缘层130的蚀刻选择性。例如，如果阻挡绝缘层130包 括氮化物层或高介电常数层，则埋入式绝缘层135可包括氧化物层。
参照图9，选择性地蚀刻埋入式绝缘层135，以限定在第一沟槽115的下
部中的埋入式绝缘层135。可以对埋入式绝缘层135进行干蚀刻或湿蚀刻。 根据示例实施例，埋入式绝缘层135可以比栅极绝缘层120厚，使得在半导 体基底105的在第一沟槽115的底部下面的部分中不形成沟道。
参照图10，在埋入式绝缘层135上形成控制^f册极140,以填充第一沟槽 115的至少一部分。例如，可以形成导电层来填充第一沟槽115,然后将导电 层平坦化或蚀刻成期望的和/或适当的高度，以形成控制栅极140。
如图10中所示，在控制栅-极140上形成层间绝缘层145。层间绝缘层145 可以延伸到第一沟槽115的外部，以覆盖阻挡绝缘层130。层间绝缘层145 可包括例如氧化物层和/或氮化物层。可利用CVD法来形成层间绝缘层145。
参照图11,沿着控制栅极140的第一边在半导体基底105中形成多个第 二沟槽150，沿着控制棚-极140的第二边在半导体基底105中形成多个第三 沟槽155。沿着控制4册极140延伸的方向，第三沟槽155与第二沟槽150交 替形成。根据示例实施例，第二沟槽150和第三沟槽155可以同时形成或按 照任意的次序形成。
例如，可以顺序地烛刻层间绝缘层145、阻挡绝缘层130、存储节点层 125、栅极绝缘层120和半导体基底105,以形成第二沟槽150和第三沟槽155。
在半导体基底105表面的被第二沟槽150暴露的部分中形成第一掺杂剂 掺杂区(参照图4中的标号153)，在半导体基底105表面的被第三沟槽155 暴露的部分中形成第二掺杂剂掺杂区(参照图4中的标号157)。例如，可以 将掺杂剂以期望的和/或预定的深度掺杂到半导体基底105的暴露表面中，以 限定半导体基底105中的第一掺杂剂掺杂区和第二掺杂剂掺杂区。可以利用 例如离子注入法来掺杂掺杂剂。第一掺杂剂掺杂区和第二掺杂剂掺杂区可以 同时形成或以任意次序形成。
参照图12,形成多个第一插塞部分160来至少部分填充第二沟槽150， 形成多个第二插塞部分165来至少部分填充第三沟槽155。第一插塞部分160 可以凹入到第一掺杂剂掺杂区中，第二插塞部分165可以凹入到第二掺杂剂 掺杂区中。例如，可以形成导电层来填充第二沟槽150和第三沟槽155，然 后将导电层平坦化来形成第一插塞部分160和第二插塞部分165。
参照图13，形成多个第一线部分170，以分别连接到第一插塞部分160, 并与控制栅极140交叉地延伸。形成多个第二线部分175,以分别连接到第 二插塞部分165并与控制栅极140交叉地延伸。第一位线电极172包括第一插塞部分160和第一线部分170，第二位线电极177包括第二插塞部分165 和第二线部分175。
才艮据另一示例实施例，可以在形成图11中所示的第二沟槽150和第三沟 槽155之前形成第一掺杂剂掺杂区153和第二掺杂剂掺杂区157。在这种情 况下，第二沟槽150和第三沟槽155可以形成为被限定在第一掺杂剂掺杂区 和第二掺杂剂掺杂区中。
根据又一示例实施例，可在形成第一沟槽115之后去除图7中所示的掩 模绝缘层110。在这种情况下，可以在第一沟槽115中和半导体基底105的上 表面上形成图8中所示的栅极绝缘层120。
才艮据另一示例实施例，可以重复形成控制栅才及140的过程，以形成具有 多层结构的控制栅极(参照图5中的标号140a和140b)。例如，可以重复形 成控制4册极140的过程，以形成具有如图5中所示的两层结构的控制4册;敗。 两层结构的控制栅极包括下控制栅极和上控制栅极。在这种情况下，在形成 上控制栅极之前，还可以在下控制栅极上形成上埋入式绝缘层135b。
根据另一示例实施例，参照图7至图13描述的方法可以应用到图6中的 非易失性存储器装置。
如上所述，在根据示例实施例的非易失性存储器装置和制造该非易失性 存储器装置的方法中，在控制栅极的相对两边的旁边，第一掺杂剂掺杂区与 第二掺杂剂掺杂区可以交替形成。因此，根据示例实施例的非易失性存储器
装置的集成度可以是传统的非易失性存储器装置的集成度的至少大约两倍。 此外，第一沟道区和第二沟道区的宽度可以保持为大的宽度。因此，与
传统的非易失性存储器装置相比，非易失性存储器装置的示例实施例的短沟
道效应可以得到改善。结果，与传统的非易失性存储器装置相比，根据示例
实施例的非易失性存储器装置的可靠性可以得到提高。
另外，非易失性存储器装置的示例实施例可包括电阻比传统的非易失性
存储器装置的位线区的电阻低的位线电极。
虽然上面已经在附图中具体示出并描述了示例实施例，但是本领域的普
通技术人员应该理解，在不脱离本公开的精神和范围的情况下，可以在示例
实施例中作各种形成和细节上的变化。
权利要求
1、一种非易失性存储器装置，包括至少一个第一控制栅极，布置在半导体基底上；栅极绝缘层，置于半导体基底和至少一个第一控制栅极之间；存储节点层，置于栅极绝缘层和至少一个第一控制栅极之间；阻挡绝缘层，置于存储节点层和至少一个第一控制栅极之间；多个第一掺杂剂掺杂区，沿着至少一个第一控制栅极的第一边设置；多个第二掺杂剂掺杂区，沿着至少一个第一控制栅极的第二边设置，其中，所述第二边与所述第一边相对。
2、 如权利要求l所述的非易失性存储器装置，其中，至少一个第一控制 栅极凹入到半导体基底中。
3、 如权利要求1所述的非易失性存储器装置，其中，多个第二掺杂剂掺 杂区中的每个布置在第二边上的与多个第一掺杂剂掺杂区中的至少一个相邻 的区域中。
4、 如权利要求1所述的非易失性存储器装置，其中，多个第一掺杂剂掺 杂区和多个第二掺杂剂掺杂区被限定在半导体基底中。
5、 如权利要求1所述的非易失性存储器装置，还包括 多个第一位线电极，多个第一位线电极中的每个包括至少一个凹入到第一掺杂剂掺杂区的 一个中的第 一插塞部分；多个第二位线电极，多个第二位线电极中的每个包括至少一个凹入到第二掺杂剂掺杂区的 一个中的第二插塞部分。
6、 如权利要求5所述的非易失性存储器装置，其中，第一插塞部分和第 二插塞部分包含多晶硅、金属和金属硅化物中的至少一种。
7、 如权利要求5所述的非易失性存储器装置，其中，多个第一位线电极 中的每个还包括至少一个第一线部分，至少一个第一线部分连接到至少一个 第 一插塞部分并与至少 一个第 一控制栅极交叉地延伸。
8、 如权利要求5所述的非易失性存储器装置，其中，多个第二位线电极 中的每个还包括至少一个第二线部分，至少一个第二线部分连接到至少一个 第二插塞部分并与至少 一个第 一控制栅极交叉地延伸。
9、 如权利要求l所述的非易失性存储器装置，还包括多个第一沟道区，与至少一个第一控制栅极的第一边相邻，并被限定在半导体基底的在每两个相邻的第 一掺杂剂掺杂区之间的部分中；多个第二沟道区，与至少一个第一控制栅极的第二边相邻，并被限定在 半导体基底的在每两个相邻的第二掺杂剂掺杂区之间的部分中。
10、 如权利要求1所述的非易失性存储器装置，还包括埋入式绝缘层， 其中，埋入式绝缘层置于至少一个第一控制栅极的底部和半导体基底之间， 其中，埋入式绝缘层的厚度大于栅极绝缘层的厚度。
11、 如权利要求1所述的非易失性存储器装置，还包括形成在至少一个 第一控制栅极上的至少一个第二控制栅极，其中，至少一个第二控制栅极与 至少 一个第 一控制栅极绝缘。
12、 如权利要求1所述的非易失性存储器装置，其中，存储节点层包括 氮化硅层、金属点或硅点以及金属纳米晶或硅纳米晶中的至少 一种。
13、 如权利要求1所述的非易失性存储器装置，其中，阻挡绝缘层包括 氧化物层、氮化物层和高介电常数层中的至少一种。
14、 如权利要求1所述的非易失性存储器装置，其中，至少一个第一控 制栅极是多个第 一控制栅极。
15、 一种制造非易失性存储器装置的方法，包括 在半导体基底中形成第一沟槽；在第 一 沟槽中形成栅极绝缘层；形成覆盖栅极绝缘层的存储节点层；形成覆盖存储节点层的阻挡绝缘层；形成控制栅极来填充第 一 沟槽的至少 一部分；沿着控制栅极的第 一边在半导体基底中形成多个第 一掺杂剂掺杂区；沿着控制栅极的第二边在半导体基底中形成多个第二掺杂剂掺杂区，其 中，所述第二边与所述第一边相对，多个第二掺杂剂掺杂区中的每个形成在 第二边上的与沿着第一边的多个第一掺杂剂掺杂区的至少一个相邻的区域 中。
16、 如权利要求15所述的方法，还包括形成多个第一位线电极，多个第一位线电极中的每个包括至少一个凹入 到多个第 一掺杂剂掺杂区的 一个中的第 一插塞部分；形成多个第二位线电极，多个第二位线电极中的每个包括至少一个凹入到多个第二^参杂剂4参杂区的 一个中的第二插塞部分。
17、 如权利要求16所述的方法，其中，形成多个第一位线电极的步骤包 括形成多个第一线部分，多个第一线部分中的每个连接到对应的位线电极的 至少 一个第 一插塞部分并与控制栅极交叉地延伸。
18、 如权利要求16所述的方法，其中，形成多个第二位线电极的步骤包 括形成多个第二线部分，多个第二线部分中的每个连接到对应的位线电极的 至少 一个第二插塞部分并与控制栅极交叉地延伸。
19、 如权利要求16所述的方法，其中，形成第一掺杂剂掺杂区的步骤包括沿着控制栅极的第一边在半导体基底中形成多个第二沟槽； 将掺杂剂注入到半导体基底的被多个第二沟槽暴露的部分中。
20、 如权利要求19所述的方法，其中，填充第二沟槽以形成至少一个第 一插塞部分。
21、 如权利要求16所述的方法，其中，形成第二掺杂剂摻杂区的步骤包括沿着控制栅极的第二边在半导体基底中形成多个第三沟槽； 将掺杂剂注入到半导体基底的被第三沟槽暴露的部分中。
22、 如权利要求21所述的方法，其中，填充第三沟槽以形成至少一个第 二插塞部分。
23、 如权利要求15所述的方法，还包括在形成控制栅极之前，在阻挡绝缘层上形成埋入式绝缘层， 其中，埋入式绝缘层的厚度大于栅极绝缘层的厚度。
全文摘要
本发明提供了非易失性存储器装置的示例实施例及其制造方法。该非易失性存储器装置可包括控制栅极，布置在半导体基底上；栅极绝缘层，置于半导体基底和控制栅极之间；存储节点层，置于栅极绝缘层和控制栅极之间；阻挡绝缘层，置于存储节点层和控制栅极之间；第一掺杂剂掺杂区，沿着控制栅极的第一边；第二掺杂剂掺杂区，沿着控制栅极的第二边。第一掺杂剂掺杂区可以与第二掺杂剂掺杂区交替地形成。以不同的形式表述为，第二掺杂剂掺杂区中的每个可布置在控制栅极的第二边上的与第一掺杂剂掺杂区中的一个相邻的区域中。
文档编号H01L27/115GK101192613SQ20071018235
公开日2008年6月4日 申请日期2007年10月18日 优先权日2006年11月28日
发明者具俊谟, 朴允童, 金元柱, 金锡必 申请人:三星电子株式会社