专利名称：用于芯片封装构造的对位装置的利记博彩app
技术领域：
本发明有关一种对位装置，具体说，是有关一种用于芯片封装构造的的对位装置。
背景技术：
近年来，随着半导体工艺技术的不断成熟与发展，各种高效能的电子产品不断
推陈出新，而集成电路(Integrated Circuit, IC)芯片的积集度(integration)也不断 提高。集成电路芯片封装型态可大致区分为打线接合封装(Wire Bonding Package)、 巻带自动接合封装(Tape Automatic Bonding, TAB)与倒装芯片接合封装(Flip Chip Package)等型式，且每种封装形式均具有其特殊性与应用领域。相较于传统打线 接合封装技术，巻带自动接合封装具有可縮小芯片的金属焊垫间距(PadPitch)及 薄化等优点。
目前运用于液晶显示器驱动IC的封装及移动电子产品，例如笔记本电脑、 手机、数码相机等的芯片封装中，因为柔性基板具有动态连结、可挠曲性与薄化的 特性，故大量地采用为素材。而目前柔性基板与芯片的接合多运用巻带自动接合 (TAB)封装技术来实现，其中巻带自动接合封装技术又可分成巻带承载封装(Tape Carrier Package, TCP)及薄膜倒装芯片封装(Chip-On-Film, COF) 二种技术。
薄膜倒装芯片封装(COF)是以柔性基板上的引脚(lead)与芯片上相对应的 凸块(bump)进行对位加压接合，以于引脚与凸块间建构电性连接，以使芯片的 数据可通过凸块及引脚的连接而与外部电路进行沟通。随着工艺的进步、集成电路 密集度提高，引脚及凸块的尺寸及间距(pitch)也愈来愈小。然而，这也代表了引脚 及凸块的对位加压接合更难以对齐，可容许的对位误差也将愈趋严格。此外，在加 压接合时，因应力易集中于芯片覆盖区的角隅，而造成外侧引脚断裂或剥离 (peeling),以致不能达到电性连接，而使芯片的功能受到影响无法正常运作。因此， 若不进一步改良对位结构，将严重地影响封装的良率。现有对位技术中，是以人眼通过摄影机进行芯片及柔性基板的对位检视。如图
1所示，柔性基板10上具有芯片覆盖区100，于此以芯片覆盖区100的各边均具有 引脚为例。芯片覆盖区100具有二长边100a与二短边100b，于芯片覆盖区100的 二个对角隅(抑或四个角隅)各限定教读区域104，其涵盖长边100a的部分第一长边 引脚110a与短边100b的部分第一短边引脚110b;此外，芯片(图未示出)也具有相 对应的二长边与二短边，而芯片中相对应的角隅也限定出教读区域。通过摄影机分 别检视芯片及柔性基板100的教读区域，并取得各教读区域的灰阶值，便可进行影 像重迭对位。
然而对位时，若第一长边引脚与第一短边引脚距离较远，为使教读区域同时包 含长边与短边的引脚，便需放大教读区域的范围，但此举却会使得解析度降低；此 外，这种对位技术仅用于长边与短边均具有引脚的柔性基板，无法完成无短边引脚 的对位；且若内引脚蚀刻不当导致引脚表面不均匀，也会影响对位精度；再者，此 技术更无法提供引脚与凸块对位时偏移量调整的依据或压合时角隅区域的支撑。
综上所言，现有对位技术不但于使用时处处受限，更无法解决角隅处应力集中 造成外侧引脚断裂等问题。因此，设计一个新的对位结构且能同时提供引脚及凸块 在进行压合时的保护，乃为此业界所亟待解决的目标。
发明内容
本发明的一 目的在于提供一种用于芯片封装构造的对位装置，具有新的对位结 构且能同时提供引脚及凸块在进行压合时的保护。
本发明的用于芯片封装构造的对位装置，其中所述芯片封装构造包含柔性基 板，其具有芯片覆盖区，所述芯片覆盖区包含周边区域；导电层，其形成于所述芯 片覆盖区上，并将所述周边区域界定成多个引脚区及多个无引脚区；芯片，其设置 于所述导电层上；所述对位装置包含至少一个第一对位标记，其形成于所述芯片 覆盖区的至少一个角隅上；以及至少一个第二对位标记，其形成于所述芯片的一个 有源面；
其中，当所述芯片电性定位于所述芯片覆盖区上时，所述至少一个第二对位标 记适可对应所述至少一个第一对位标记。
通过上述对位装置，柔性基板上的引脚及芯片上的凸块便能精确对位。此外，对位装置还具有支撑及分散应力的作用，借以保护芯片覆盖区上之外侧引脚，不会 因为应力集中于角隅处而产生断裂或剥离。
在参阅下面结合附图对本发明较佳实施例的具体描述后，所述技术领域具有通 常知识者便可了解本发明的目的，以及本发明的技术手段及实施态样，其中 图1为现有技术的芯片封装构造中，柔性基板的俯视图； 图2A为本发明第一实施例的芯片封装构造的剖面图； 图2B为本发明第一实施例的芯片封装构造中，芯片的仰视图； 图2C为本发明第一实施例的芯片封装构造中，柔性基板的俯视图； 图3A为本发明第二实施例的芯片封装构造中，芯片的仰视图； 图3B为本发明第二实施例的芯片封装构造中，柔性基板的俯视图; 图4A为本发明第三实施例的芯片封装构造的剖面图； 图4B为本发明第三实施例的芯片封装构造中，芯片的仰视图；以及 图4C为本发明第三实施例的芯片封装构造中，柔性基板的俯视图。
具体实施例方式
本发明的第一实施例为一种用于芯片封装构造的对位装置。芯片封装构造2 通过引脚及凸块的剖面图是如图2A所示，图2B与图2C则分别为芯片封装构造2 中，芯片22的仰视图与柔性基板20的俯视图。
同时参考图2A至图2C，芯片封装构造2包含柔性基板20、导电层21及芯片 22。柔性基板20具有芯片覆盖区200，芯片覆盖区200包含周边区域(图未示出)， 于此实施例中，柔性基板20是以聚亚酰胺制成，具有高度柔性，在其他实施态样 里，柔性基板20也可由聚对苯二甲酸乙二酯(Polyethylene terephthalate, PET)—类 的材料所制成。导电层21包含多个引脚210，且导电层21形成于芯片覆盖区200 上，并将周边区域界定成四个引脚区204a、 204b、 204c及204d及四个无引脚区 206a、 206b、 206c及206d，而这些引脚210即形成于四个引脚区204a、 204b、 204c 及204d上。芯片22则对位压合于导电层21之上，芯片22的有源面220具有多个 凸块221，借此对应电性连接于这些引脚210。进一步来看，对位装置包含四个第一对位标记201a、 201b、 201c、 201d及四 个第二对位标记222a、 222b、 222c、 222d。四个第一对位标记201a、 201b、 201c 及201d是分别形成于芯片覆盖区200的四个角隅，即四个无引脚区206a、 206b、 206c及206d上；四个第二对位标记222a、 222b、 222c及222d则形成于芯片22 的有源面220。
四个第一对位标记201a、 201b、 201c及201d及四个第二对位标记222a、 222b、 222c及222d的形状是分别均为卍字形及十字形。于其他实施态样中，第一对位标 记与第二对位标记也可自卍字形、十字形、米字形、T字形、L字形及方形等形状 的群组选出，或可由其他熟悉此项技术者可轻易思及的形状替代，故不限于上述的 形状。
当芯片22电性定位于芯片覆盖区200上时，四个第一对位标记201a、 201b、 201c及201d适可分别对应四个第二对位标记222a、 222b、 222c及222d。同样地， 芯片覆盖区200与芯片22也限定有教读区域。以芯片覆盖区200而言，其教读区 域即四个无引脚区206a、 206b、 206c及206d，且各教读区域中分别包含有第一对 位标记201a、 201b、 201c及201d;以芯片22而言，其教读区域即为对应于无引 脚区206a、 206b、 206c及206d的四个角隅。而上述的第一对位标记及第二对位标 记的形状可使这些引脚210与这些凸块221进行对位接合时，通过摄影机检视各个 教读区域，以各教读区域的灰阶值比对第一对位标记及第二对位标记两者之间的相 对位置(譬如x方向、y方向及偏移角0)，借以判断两者是否接合正确并进行调整， 以使这些引脚210与这些凸块221的对位更加精准。对位后，再以机器进行压合， 完成两者间的电性接合。
更具体地说，形成于四个引脚区204a、 204b、 204c及204d上的这些引脚210 具有第一厚度，而四个第一对位标记201a、 201b、 201c及201d具有第二厚度，第 一厚度是与第二厚度基本相等，且四个第一对位标记201a、 201b、 201c及201d与 这些引脚210均是由第一材料构成。此外，于蚀刻制备此实施例的引脚时，也同时 蚀刻出第一对位标记，换言之，两者为同一材料且同时形成。于本实施例中，第一 材料为铜，须注意的是，于其他实施态样中，第一材料并不限于以上所述的铜金属， 其可由熟悉此项技术者可轻易思及的其他金属所构成。
而于芯片22的有源面220上的这些凸块221具有第三厚度，位于芯片22上的四个第二对位标记222a、 222b、 222c及222d则具有第四厚度，第三厚度是与第四 厚度基本相等，且四个第二对位标记222a、 222b、 222c及222d与这些凸块221是 由第二材料构成。于制备此实施例的凸块时，也同时形成第二对位标记，故两者为 同一材料且同时形成。于本实施例中，第二材料为金，须注意的是，于其他实施态 样中，第一材料并不限于以上所述的金金属，其可由现有此项技术者可轻易思及的 其他金属所构成。
由于此实施例中，第一对位标记及第二对位标记的厚度分别与引脚及凸块的厚 度相等，故引脚与凸块接合时，第一对位标记与第二对位标记也同时完成接合，可 进一步于芯片22及芯片覆盖区200的四个角隅提供支撑力，避免压合时角隅处因 应力集中而造成靠近外侧的这些引脚210断裂或剥离，而降低电性连接短路或断路 的可能性。
本发明的第二实施例也为一种用于芯片封装构造的对位装置。与前一实施例不 同的是，本实施例的芯片封装构造2中，无引脚区及对位装置的数目有所不同，故 于此仅特别描述无引脚区及对位装置的部分。同时对照图3A及图3B，其中图3A 为本实施例的芯片封装构造2中芯片22'的仰视图，图3B为本实施例的芯片封装 构造2中柔性基板20'的俯视图。
于本实施例的芯片封装构造2中，柔性基板20'具有芯片覆盖区200'，芯片 覆盖区200'包含周边区域。周边区域界定成四个引脚区204a' 、 204b' 、 204c' 及204d'及四个无引脚区206a' 、 206b' 、 206c'及206d'，多个引脚210'即 形成于四个引脚区204a' 、204b' 、204c'及204d'上。而芯片22'的有源面220' 具有多个凸块221'，对应电性连接于这些引脚210'。
进一步来看，对位装置包含两个第一对位标记201a' 、 201c'、及两个第二 对位标记222a' 、 222c'。两个第一对位标记201a' 、 201c'是分别形成于芯片 覆盖区200'的两个对角隅，即其中的两个无引脚区206a'及206c'上；两个第 二对位标记222a' 、 222c'则形成于芯片22'的有源面220'上，与第一对位标 记201a' 、 201c'相对应的位置。
当芯片22'电性定位于芯片覆盖区200'上时，两个第一对位标记201a'及 201c'适可分别对应两个第二对位标记222a'及222c'。同样地，芯片覆盖区 200'与芯片22'也限定有教读区域。以芯片覆盖区200'而言，其教读区域即无引脚区206a'及206c'，且各教读区域中分别包含了第一对位标记201a:及 201c';以芯片22'而言，其教读区域即为对应于无引脚区206a'及206c'的二 个角隅。接着，也同样使用摄影机检视各个教读区域，以各教读区域的灰阶值确认 第一对位标记及第二对位标记的相对位置(譬如x方向、y方向及偏移角0)，借以 判断两者是否接合正确并进行调整，使引脚210'与这些凸块221'的对位更为精 准。对位后，再以机器进行压合，完成两者间的电性接合。
于此实施例中，虽仅将第一对位标记及第二对位标记设置于芯片及芯片覆盖区 的两个对角隅，但也可提供对准的机制及足够的支撑力。须注意的是，第一对位标 记及第二对位标记的数目并不限于上述实施例的数目，而可任意增加或减少，并不 为上述的数目所限。第一对位标记与第二对位标记的形状可相同也可不同。
本发明的第三实施例同样为一种用于芯片封装构造的对位装置。与前二实施例 不同的是，本实施例的芯片封装构造3的对位装置中，第一对位标记与第二对位标 记均为较细的线条状，也即本实施例中第一对位标记与第二对位标记的线条远细于 前述各实施例的第一对位标记与第二对位标记。芯片封装构造3同时通过对位装 置、引脚及凸块的剖面图是如图4A所示，图4B与图4C则分别为芯片封装构造3 中，芯片32的仰视图与柔性基板30的俯视图。
芯片封装构造3中，柔性基板30具有芯片覆盖区300，芯片覆盖区300包含 周边区域。周边区域界定成四个引脚区304a、 304b、 304c及304d及四个无引脚区 306a、 306b、 306c及306d，多个引脚310即形成于四个引脚区304a、 304b、 304c 及304d上。而芯片32的有源面320具有多个凸块321，借此对应电性连接于这些 引脚310。
进一步来看，对位装置包含两个第一对位标记301a、 301c及两个第二对位标 记322a、 322c。两个第一对位标记301a、 301c是分别形成于芯片覆盖区300的两 个对角隅，即其中的两个无引脚区306a及306c上；两个第二对位标记322a、 322c 则形成于芯片32的有源面320上，与第一对位标记301a、 301c相对应的位置。其 中第一对位标记301a、 301c较佳是均以相同工艺(譬如蚀刻工艺)与引脚310同时 形成，第一对位标记301a、 301c的厚度会与引脚310的厚度相等。更具体说，各 引脚310的第一厚度基本会相当于第一对位标记301a、 301c的第二厚度。另一方 面，第二对位标记322a、 322c较佳是与凸块321同时形成，但由于第二对位标记322a、 322c的线条较细，故于实际工艺中，第二对位标记322a、 322c的厚度通常 会小于凸块321的厚度。更具体说，各凸块321的第三厚度基本会大于第二对位标 记322a、 322c的第四厚度。
第一对位标记301a、 301c及第二对位标记322a、 322c的形状是均为米字形的 线条形标记，更具体说，此米字形的各笔划宽度是远小于前述各实施例。于其他实 施态样中，第一对位标记与第二对位标记也可自卍字形、十字形、T字形、L字形 及方形等形状的群组选出，或可由其他熟悉此项技术者可轻易思及的形状替代，故
不限于上述的形状。
当芯片32电性定位于芯片覆盖区300上时，两个第一对位标记301a及301c 适可分别对应两个第二对位标记322a及322c。同样地，芯片覆盖区300与芯片32 也限定有教读区域。以芯片覆盖区300而言，其教读区域即无引脚区306a及306c, 且各教读区域中分别包含有第一对位标记301a及301c;以芯片32而言，其教读 区域即为对应于无引脚区306a及306c的二个角隅。接着，也同样使用摄影机检视 各个教读区域，以各教读区域的灰阶值确认第一对位标记及第二对位标记的偏移量 (譬如x方向的偏移量、y方向的偏移量及偏移角0)，借以判断两者的相对位置是 否正确对准并进行细部的偏移量调整,使引脚310与这些凸块321的对位更为精准。 对位后，再以机器进行压合，完成两者间的电性接合。
于此实施例中，第一对位标记及第二对位标记仅设置于芯片及芯片覆盖区的两 个对角隅，即可提供对准的机制，更具体说，因其线条形的特性，在以摄影机检视 校读区域时，可作为快速微调的依据。须注意的是，第一对位标记及第二对位标记 的数目并不限于上述实施例的数目，而可任意增加或减少，并不为上述的数目所限。 此外，于其他实施态样中，第一对位标记与第二对位标记的形状可相同也可不同。
由上述各实施例可知，本发明通过上述用于芯片封装构造且分别设置于芯片上 及柔性基板上的对位装置，能够使柔性基板上的引脚及芯片上的凸块在进行对位 时，能精确地对准，并不受限于长边上的引脚与短边上的引脚的距离，还可适用于 仅于长边(或仅于短边)具有引脚的情况。此外，本发明第一实施例与第二实施例所 述的对位装置还可提供支撑及分散应力的作用，借以保护靠近角隅的引脚及凸块， 不因压合时角隅处应力集中而受损。
上述的实施例仅用来例举本发明的实施态样，以及阐述本发明的技术特征，并非用来限制本发明的范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均 属于本发明所主张的范围，本发明的权利保护范围应以本申请权利要求所限定的范 围为准。
权利要求
1. 一种用于芯片封装构造的对位装置，所述芯片封装构造特征在于包含柔性基板，其具有芯片覆盖区，所述芯片覆盖区包含周边区域；导电层，其形成于所述芯片覆盖区上，并将所述周边区域界定成多个引脚区及多个无引脚区；芯片，其设置于所述导电层上；所述对位装置包含至少一个第一对位标记，其形成于所述芯片覆盖区的至少一个角隅上；以及至少一个第二对位标记，其形成于所述芯片的一个有源面；其中，当所述芯片电性定位于所述芯片覆盖区上时，所述至少一个第二对位标记适可对应所述至少一个第一对位标记。
2. 根据权利要求1所述的对位装置，其特征在于所述导电层包含多个引脚及所 述至少一个第一对位标记。
3. 根据权利要求2所述的对位装置，其特征在于这些无引脚区包含二个无引脚 区，这些无引脚区分别形成于所述芯片覆盖区的二个对角隅；所述对位装置包含二 个第一对位标记及二个第二对位标记，所述二个第一对位标记分别形成于这些无引 脚区上，当所述芯片电性定位于所述芯片覆盖区上时，这些第二对位标记适可对应 这些第一对位标记。
4. 根据权利要求1所述的对位装置，其特征在于每一所述引脚区形成有多个引 脚，每一所述引脚具有第一厚度，所述至少一个第一对位标记具有第二厚度，所述 第一厚度是与所述第二厚度基本相等。
5. 根据权利要求1所述的对位装置，其特征在于每一所述引脚区形成有多个引 脚，每一所述引脚具有第一厚度，所述至少一个第一对位标记具有第二厚度，所述 第一厚度是基本大于所述第二厚度。
6. 根据权利要求1所述的对位装置，其特征在于所述芯片的所述有源面具有多 个凸块，对应电性连接于这些引脚，每一所述凸块具有第三厚度，且所述至少一个 第二对位标记具有第四厚度，所述第三厚度是与所述第四厚度基本相等。
7. 根据权利要求1所述的对位装置，其特征在于所述芯片的所述有源面具有多个凸块，对应电性连接于这些引脚，每一所述凸块具有第三厚度，且所述至少一个 第二对位标记具有第四厚度，所述第三厚度是基本大于所述第四厚度。
8. 根据权利要求4所述的对位装置，其特征在于所述至少一个第一对位标记与这些引脚，是由相同的一种第一材料所形成。
9. 根据权利要求6所述的对位装置，其特征在于所述至少一个第二对位标记与 这些凸块，是由相同的一种第二材料所形成。
10. 根据权利要求1所述的对位装置，其特征在于所述至少一个第一对位标记 与至少一个第二对位标记的形状是由卍字形、十字形、米字形、t字形、l字形及方形形状群组中选出。
全文摘要
本发明有关一种用于芯片封装构造的对位装置。芯片封装构造包含柔性基板、导电层及芯片，柔性基板具有芯片覆盖区，芯片覆盖区包含周边区域。导电层形成于芯片覆盖区上，并将周边区域界定成多个引脚区及多个无引脚区。芯片则设于导电层上。对位装置包含至少一个第一对位标记及至少一个第二对位标记，前者形成于芯片覆盖区的至少一个角隅上，后者则形成于芯片的有源面。当芯片电性定位于芯片覆盖区上时，至少一个第二对位标记适可对应至少一个第一对位标记。
文档编号H01L23/544GK101419954SQ20071018176
公开日2009年4月29日 申请日期2007年10月22日 优先权日2007年10月22日
发明者陈纬铭 申请人:南茂科技股份有限公司;百慕达南茂科技股份有限公司