专利名称：半导体器件及其制造方法
半导体器件及其制造方法技术领域实施方案涉及半导体器件及其制造方法。
技术背景因为金属氧化物半导体场效应晶体管(MOSFET)具有高输入阻抗， 所以与双极晶体管相比具有非常简单的栅极驱动电路，并且因为 MOSFET是单极器件所以具有在关闭器件时没有由少数载流子的累积 或复合所引起的时间延迟的优点。MOSFET用于开关型电源、灯镇流器和电动机驱动电路。使用平面 扩散技术的漏极延伸型MOSFET结构已经用于电源的MOSFET。正在研究沟槽栅极型MOSFET结构，其通过蚀刻半导体衬底到预 定深度以形成沟槽并用栅极导电层填充所述沟槽形成。沟槽栅极型MOSFET增加了每单位单元的单元密度并降低了器件 之间结型FET(JFET)的电阻，从而实现了高集成度和小的源极-漏极-接通电阻Rds (接通)。形成沟槽栅极型MOSFET的单元的沟槽具有条形或十字形形状。 在条形沟槽栅极中，N+源极区(或P+源极区)和P型体区(body region) (或N型体区)沿所述沟槽的侧壁彼此相连接。在条形沟槽结构中，施加于源极区和体区的电压沿所述沟槽均匀分 布。然而，因为与十字形沟槽结构相比，单元密度低，所以接通电阻可 能4艮大。在十字形沟槽结构中，N+源极区(或P+源极区)和P-型体区(或N 型体区)在沟槽中是隔离的，使得它们仅通过所述源极和体之间的接触 材料彼此电连接。在所述沟槽MOSFET中，单元密度对于确保其中每 单位面积的漏电流流动的大区域是重要的。发明内容本发明的实施方案提供一种半导体器件及其生产方法。实施方案还提供具有可增加沟槽栅极型MOSFET中单元密度的结 构的半导体器件及其制造方法。
实施方案还提供其中源极区和体区可以沿沟槽栅极型MOSFET中 沟槽的侧壁彼此连接的半导体器件及其制造方法。在根据一个实施方案的包括沟槽结构的外延层栅极和源极区的半 导体器件中，所述沟槽结构包括多个交替布置并分别具有不同宽度的沟槽。在一个实施方案中，半导体器件包括第一导电型半导体衬底；所 述半导体衬底中的第二导电型基极区；所述基极区中的高浓度第一导电型源极区，所述源极区在所述衬底的相对侧；和穿过所述源极区和所述 基极区的第一和第二沟槽，所述第一和第二沟槽分别具有不同的宽度和 形状。在另一个实施方案中，提供一种制造半导体器件的方法，该方法包 括选择性注入第二导电型杂质到第一导电型半导体衬底中，以在所述 衬底内形成具有预定深度的第二导电型基极区；在与所述衬底相对的基 极区的表面中形成高浓度第一导电型源极区；和形成穿过所述源极区和 基极区并分别具有不同的宽度和形状的第一和第二沟槽.根据一个实施方案，在具有沟槽栅极的MOSFET器件中，可以增 加单元的密度并降低接通电阻Rds-接通，从而可以增强电特性。一个或多个实施方案的细节阐述在附图和以下说明中.其他特征将 由说明书和附图以及权利要求而显而易见。
图l是示出才艮据一个实施方案的半导体器件的平面图. 图2是沿图1的线A-A，的横截面图。图3和4是解释根据一个实施方案的制造半导体器件的方法的视图。
具体实施方式
现在将详细说明本发明的实施方案，其实例示于附图中。在附图中， 相同的附图标记表示相同的元件。在实施方案的说明中，省略了已知功 能或结构的详细说明，因此它们不会使实施方案的精神不清楚。而且，在实施方案的说明中，应理解当层(或膜)被称为在另一个 层或衬底"上/上面/上方/上部"时，其可以直接在该另一个层或衬底上， 或也可存在插入的层。此外，应理解当层被称为在另一个层"下/下面/直接在该另一个层下，也可存在一个或多个插入 的层。因此，其含义应该根据本公开内容的精神判断.图l是示出根据一个实施方案的半导体器件的平面图，图2是沿图 1的线A-A，的横截面图。参考图1和2，在高浓度第一导电型衬底例如N型衬底50上形成低 浓度N型外延层52。在外延层52的内部形成低浓度第二导电型基极区， 例如P型基极区54。在基极区54内部形成高浓度N型源极区56。在 一侧的外延层52表面的一部分中形成预定深度的第一沟槽T1和第二沟 槽T2。第一和第二沟槽Tl和T2分别形成为具有不同的宽度W和形状。 例如，第一沟槽Tl可以形成为直径大于第二沟槽T2直径的圆柱形。 第二沟槽T2可以形成为长度小于第一沟槽Tl直径的四棱柱形。第一和第二沟槽交替地和周期地布置。在本方面的一个实施方案 中，所有的第一沟槽T1具有相同的宽度W1，所有的第二沟槽T2具有 相同的宽度W2。在另一个实施方案中，第一和第二沟槽T1和T2逐个交替布置。然 而，可以连续并交替地布置两个或更多的第一和第二沟槽Tl和T2。在又一个实施方案中，第一沟槽T1的宽度W1不同于第二沟槽T2 的宽度W2。第一和第二沟槽Tl和T2可以形成为不同的形状并且交替 地布置。本发明中，使用术语"宽度"以便于说明，术语"长度"可用于表 示相同的意思。第一和第二沟槽Tl和T2彼此连接并交替和连续地布 置。在第一和第二沟槽Tl和T2的表面上形成栅极氧化物层58。在栅 极氧化物层58上形成栅极导电层60，以填充第一和第二沟槽Tl和T2。在槺极导电层60上形成层间绝缘层。在所述层间绝缘层中形成源 极接触和栅极接触。在所述层间绝缘层上形成栅极线层和源极线层。所 述栅极线层通过所述栅极接触电连接到所述栅极导电层，并且所述源极 线层通过所述源极接触电连接到所述源极区。如上所述，才艮据一个实施方案，MOSFECT的沟槽形成为不同的宽 度(或长度)和形状，如图1和2所示，使得形成其中沟槽彼此连接的 沟槽结构。因此，漏电流相对于器件在垂直方向流动。当电流沿所述沟
槽即圆柱形表面流动时，与条形沟槽相比，沟道的垂直截面积变大。因 此，在同样尺寸器件中，所述沟槽结构可具有比条形沟槽更大的沟道密 度。
以下将根据一个实施方案说明半导体器件的制造方法。
参考图3，在高浓度第一导电型衬底例如N型半导体衬底50上形成 低浓度N型外延层52。在外延层52内部形成第二导电型基极区。例如， 选择性地注入P型杂质和第一导电型杂质并退火，以在与衬底相对的外 延层52的表面中形成具有预定深度的第二导电型基极区54。在基极区 54的表面中形成高浓度第一导电型源极区56。
如图1所示，在已经形成源极区56的所得结构上，形成其中已经 形成沟槽结构图案即第一沟槽图案和第二沟槽图案的掩模(未显示)。 使用该掩模作为蚀刻掩模，通过沟槽蚀刻过程，形成穿过源极区56和 基极区54的第一沟槽Tl和第二沟槽T2。
随后，在第一和第二沟槽Tl和T2的表面上形成栅极氧化物层58。 栅极氧化物层58是栅极绝缘层。在形成沟槽T1和T2之后，可以进行 牺牲氧化过程以恢复被沟槽蚀刻过程损坏的沟槽表面。
接着，参考图4，在已经形成栅极氧化物层58的所得结构上形成导 电层例如掺杂有杂质的多晶硅层，然后图案化以形成填充沟槽Tl和T2 的栅极导电层60。
然后，在已经形成栅极导电层60的所得结构的前侧上沉积绝缘材 料，然后图案化成为包括源极接触和栅极接触的层间绝缘层。在已经形 成层间绝缘层的所得结构的前侧上沉积导电材料例如金属，然后图案化 以形成通过栅极接触电连接到栅极导电层60的栅极线层，和形成通过 源极接触电连接到源极区56和基极区54的源极线层。
根据一个实施方案，因为MOSFET的沟槽分别形成为不同的宽度 (或长度)和形状以形成其中沟槽彼此连接的沟槽结构，所以漏电流在 器件的垂直方向上流动。当电流沿圆柱形沟槽的表面流动时，与条形沟 槽相比，沟道的垂直截面积变大。因此，在相同尺寸的器件中，所述沟 槽结构可具有比条形沟槽更大的沟道密度，并因此改善器件的电特性。
在本说明书中对"一个实施方案"、"实施方案"、"例示实施方案" 等的任何引用都表示与实施方案相关的具体特征、结构、或性能包括在 本发明的至少一个实施方案中。在本说明书中不同地方出现的这些术语
不必都表示相同的实施方案。此外，当关于任何实施方案记载具体特征、 结构或性能时，认为其在本领域技术人员实现与其他的实施方案相关这 些特征、结构或性能的范围内。尽管已经在本文中描述了实施方案，但应该理解本领域技术人员可以 设计大量其它的变化和实施方案，而这些也在本公开内容原理的精神和范 围内。更具体地，在公开文件、附图和所附的权利要求的范围内，在本发 明的组合排列的构件和/或结构中可能具有各种变化和变型。除构件和/或 结构的变化和变型之外，对本领域技术人员而言，可替代的用途将是显而 易见的。
权利要求
1.一种半导体器件，包括第一导电型半导体衬底；所述半导体衬底中的第二导电型基极区；所述基极区中的高浓度第一导电型源极区，所述源极区在所述衬底的相对侧；和穿过所述源极区和所述基极区的第一和第二沟槽，所述第一和第二沟槽分别具有不同的宽度和形状。
2. 权利要求l的半导体器件，其中所述第一沟槽具有直径大于所述第 二沟槽直径的圆柱形状.
3. 权利要求l的半导体器件，其中所述第二沟槽具有长度小于所述第 一沟槽直径的四棱柱形状.
4. 权利要求l的半导体器件，其中所述第一沟槽和所述第二沟槽交替 布置。
5. —种制造半导体器件的方法，该方法包括将笫二导电型杂质选择性注入到第 一导电型半导体衬底中，以在所 述衬底内形成具有预定深度的第二导电型基极区；在与所述衬底相对的所述基极区的表面中形成高浓度第一导电型源 极区；和第一和笫二沟槽。
6. 权利要求5的方法，其中所述第一沟槽具有直径大于所述第二沟槽 直径的圆柱形状。
7. 权利要求5的方法，其中所述第二沟槽具有长度小于所述第一沟槽 直径的四棱柱形状。
8. 权利要求5的方法，其中所述第一沟槽和所述第二沟槽交替布置。
9. 一种半导体器件，其具有衬底、外延层、沟槽结构的栅极、和源极 区，所述半导体器件包括所述沟槽结构包括多个交替布置并分别具有不同宽度的沟槽。
10. 权利要求9的半导体器件，其中所述沟槽分别具有不同的形状.
11. 权利要求9的半导体器件，其中所述沟槽包括圆柱形状和四棱柱形 状中的至少其一。
12. 权利要求9的半导体器件，其中所述沟槽包括圆柱形第一沟槽和四 棱柱形第二沟槽中的至少其一，并且所述第一沟槽的宽度大于所述第二 沟槽的宽度。
13. 权利要求9的半导体器件，其中所述沟槽包括分别具有不同宽度并 且连续布置的多个沟槽。
14. 权利要求9的半导体器件，其中所述沟槽包括彼此相邻的多个沟 槽。
15. 权利要求9的半导体器件，其中所述沟槽包括分别具有不同宽度并 且逐个交替布置的两个沟槽。
16. 权利要求9的半导体器件，其中所述沟槽包括沿平面观察衬底时， 相对于水平方向和垂直方向都分别具有不同宽度的多个沟槽。
17. 权利要求9的半导体器件，其中所述分别具有不同宽度的多个沟槽 彼此连接。
全文摘要
本申请提供一种半导体器件。所述半导体器件包括第一导电型半导体衬底、所述半导体衬底中的第二导电型基极区、所述基极区中的高浓度第一导电型源极区、以及第一和第二沟槽。所述源极区形成在所述衬底的相对侧，第一和第二沟槽穿过所述源极区和基极区，并且所述第一和第二沟槽分别具有不同的宽度和形状。
文档编号H01L27/088GK101211918SQ200710181599
公开日2008年7月2日 申请日期2007年10月29日 优先权日2006年12月27日
发明者方诚晚 申请人:东部高科股份有限公司