专利名称：具有磁性装置的集成电路芯片的利记博彩app
技术领域：
本发明是有关于一种集成电路芯片，且特别是有关于一种具 有堆迭的磁性装置的芯片。
背景技术：
磁性装置可用来制作磁阻式存储器，以非挥发的形式储存数 据，「非挥发」表示不论电路是否持续供电，存放在存储器里的 数据都不会消失。因此，以磁性装置制成的非挥发性存储元件可 广泛地应用在各个方面，像是快闪存储器、静态随机存取存储器
(SRAM)、动态随机存取存储器(DRAM)、快取存储器、硬 盘等装置。而且，磁性装置不仅可以做为存储器元件，也可以当 作数字开关。磁性装置中两层磁性层的磁化方向的改变会导致该 装置的电导率的变化，而造成导电态和非导电态两种状态，导电 态对应到此开关的「开」，非导电态则对应到「关」。
磁性开关如同晶体管也可用来建构逻辑栅。由于传统晶体管 逻辑栅是可挥发的，所以如果使用晶体管建构一个系统的现场可 编程栅阵列(FPGA)，则需要将系统芯片分割以储存执行要求 功能的程序，而且开机的时候也需要将FPGA程序改写以符合手 边的工作。因此，FPGA系统的效能往往因这些要求而无法提升。
基于连接线绕线的考量，元件的设置需要分散，进而限制了 晶体管逻辑电路的密度。而且晶体管逻辑只能位在硅基板上，基
于芯片面积的考量，因此无法整合大数量的功能区块。
基于上述理由，因此需要一种新的逻辑设计结构可以减少线 路密度，并且可以将更多功能块整合在单一芯片上，像是中央处 理器CPU、存储器和逻辑栅阵列。
发明内容
本发明的目的就是在提供一种集成电路芯片，以符合线路密 度增加的需求。此集成电路芯片包含一主要处理电路层、 一次要 处理电路层、 一逻辑栅阵列层和一磁阻式存储器层， 一层一层地 堆迭在一硅基板上，再以多个介层窗彼此电性连接，而且每一层 的中的多个组成元件都是磁性装置，每一层都各自组成电子系统 中各个不同的功能。在集成电路芯片中，金属层是形成在晶体管 层之上方，每一个功能都是采用位在集成电路芯片的金属层上的 磁性装置设计而成，而且金属层可彼此层层堆迭而不会互相干 扰。故，在本发明一较佳实施例中利用磁性装置可堆迭特性来创 造非常高密度的集成电路，而且因为磁性装置的可堆迭性，所以 可在分隔的金属层上整合各个不同的功能，并且可通过介层窗与 各式各样的堆迭相互沟通。
本发明 一 实施例更包含由磁性装置整合 一 逻辑栅阵列具有 可编程化且非挥发的特性，不需要额外的系统芯片储存程序，也 不需要改写程序。只要以磁性装置作为逻辑栅，再提供一层或多 层金属层作为逻辑栅层，即可整合成一个可编程逻辑栅阵列，同 时所述栅的路径配置可以在不同层的中完成，故此逻辑栅层的装 置密度可更加提高。
由上述可知，应用本发明具有提高电路密度并节省芯片密度
的优点。上述内容与后续详细描述皆用以说明本发明，并且进一 步解释本发明的申请保护范围。
为让本发明的上述和其他目 显易懂，所附图式的详细说明如
图1绘示依照本发明的第-面图。
图2绘示依照本发明的第二
能块的侧面图。
具体实施方式
参考图示皆根据本发明的较佳实施例详细绘示，且在叙述和 图示中尽可能地以相同的符号标示相同或类似物件。
请参照图1，此图系绘示本发明第一较佳实施例的侧面图。
一集成电路芯片100包含有一硅晶体管层102，在此硅晶体管层 102之上依序堆迭着多个不同的系统功能块。在一般传统的集成 电路芯片中，这些不同系统功能块是形成在分隔的集成电路芯片 上。在基板之上方的第一层是主要处理线路层104，此104层可 为系统的核心电路，像是中央处理器(CPU)，因此CPU可由 磁性装置整合在硅晶体管层102上方的金属层的中。
接着覆盖在此104层之上的是一磁阻式存储器层106，提供 系统任何型式的记忆功能，举例而言，此磁阻式存储器层106 可设计成一静态随机存取存储器(SRAM)、 一动态随机存取存 储器(DRAM)、快取存储器、硬盘，或是快闪存储器。此磁阻
的、特征、优点与实施例能更明 下
-较佳实施例的 一 集成电路的侧 二较佳实施例的一逻辑栅阵列功
式存储器层106可通过位于金属层之间的多个介层窗112电性连 接主要处理电路层104，使得各个功能块可彼此沟通。
次要处理电路层108也以类似方式堆迭在磁阻式存储器层 106之上，并且以多个介层窗112连接彼此，此次要处理电路108 可执行像是数字信号处理(DSP)等功能。
甚至可以在次要处理电路层之上再堆迭一逻辑栅阵列层 110，为系统提供附加的周边功能。此逻辑栅阵列层110整合自 多个磁性装置设计成的逻辑栅，这些逻辑栅可为及栅(AND gates)、或栅(OR gates)、反及栅(NAND gates)、反或栅 (NOR gates)、互斥或栅(XOR gates)，以及反互斥或栅(XNOR gates)。请参照图2，图2系绘示根据本发明第二较佳实施例的 逻辑栅功能块的侧面图。第一逻辑栅层202是由堆迭在其他功能 块之上或硅基板102之上的多个逻辑栅所组成，逻辑栅阵列层 110可为单一层的第一逻辑栅层202，也可以扩充为许多层，如 此一来便有额外的一层204层可用来作为此第一逻辑栅层202 里的通用栅(universal gate)的连接线层。此连接线层204可堆 迭在第一逻辑栅层202之上，并且通过多个介层窗210互相连接。 由于金属连接线是在连接线层204中形成，所以第一逻辑栅层 202可以有较高的电路密度。
第二逻辑栅层206也可用相同的形式堆迭在连接线层204 之上，因此可藉由共用连接线层204而整合更多通用栅。
根据本发明的较佳实施例所揭露的堆迭方法，在此第二逻辑 栅层206之上还可以堆迭许多个额外的存储器或其他功能块，如 图示中的第208层。在本发明的较佳实施例中，虽然表示出堆迭 的层的数目和堆迭的顺序，但并非用于限制本发明于此堆迭数目
或堆迭顺序。
本发明 一 较佳实施例系 一 集成电路芯片具有多个大型功能 块的线路结合在单一个芯片上，因此应用本发明具有减少电路板 的芯片空间的优点，可以减少复杂系统的集成电路的价格，又因 为磁性装置的速度远块标准存储器，且此集成电路不需要跨越许 多系统的功能块进行沟通，因此可提升操作速度。
此电路可用于非常低耗电设计，特别是整个系统在短时间的 内失去电力再重新供电后，数据仍然存在。一旦所述逻辑栅配置 成一特定应用的后，直到下次改变组态之前，此组态都不会改变 或消失，既使移除电源也不会使组态消失。因此可在工厂先完成 许多应用的程序编写，且不论的后电源供应切换几次，程序都会 保留着。本发明的逻辑栅阵列称为磁性适应可编程阵列
(magnetic adaptive programmable array, MAPA)， 可提供新的 结构用以作为特定应用集成电路(application specific integrated circuits, ASICs)。
最后，由于磁性装置耗电量相当低，因此既使是如此高密度 的电路，其散热问题仍不显著，而且，热散逸于金属层，金属又 能有效地散热。本发明的较佳实施例还具有另一个优点，由于集 成电路可完全以磁性装置设计在金属层中，而金属的操作温度可 高于硅，所以此芯片可承受较高的温度。
虽然本发明已以 一 较佳实施例揭露如上，然其并非用以限定 本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内， 当可作各种的更动与润饰，因此本发明的保护范围当视后附的申 请专利范围所界定者为准。
权利要求
1.一种逻辑栅阵列，包含一硅基板层；一第一逻辑栅层，位在该硅基板之上；一第二逻辑栅层，位在该第一逻辑栅层之上；以及一连接线层，位在该第一和该第二逻辑栅层之间，且作为该第一和该第二逻辑栅层的多个磁栅的连接线，其中该第一逻辑栅层、该第二逻辑栅层和该连接线层都以多个介层窗电性连接。
2. 根据权利要求1所述的逻辑栅阵列，其特征在于， 该第一和该第二逻辑栅层包含多个及栅、多个或栅、多个反及栅、 多个反或栅、多个互斥或栅，以及多个反互斥或栅。
3. 根据权利要求2所述的逻辑栅阵列，其特征在于， 以多个磁性装置整合所述及栅、所述或栅、所述反及栅、所述反 或栅、所述互斥或栅，以及所述反互斥或栅。
4. 根据权利要求1所述的逻辑栅阵列，更包含一存储 器层位在该第二逻辑栅层之上，且与该第二逻辑栅层电性连接。
5. 根据权利要求4所述的逻辑栅阵列，其特征在于， 该存储器层包含多个磁性装置。
6. 根据权利要求1所述的逻辑栅阵列，其特征在于， 该逻辑栅阵列是一磁性适应可编程阵列(MAPA)。
7. 根据权利要求1所述的逻辑栅阵列，其特征在于，该连接线层配置该第一和该第二逻辑栅层以执行需求的功能。
8. 根据权利要求1所述的逻辑栅阵列，其特征在于，该逻辑栅阵列是一非挥发栅阵列。
9. 一种集成电路，包含一主要处理电路层、 一次要处 理电路层、 一逻辑栅阵列层、以及一磁阻式存储器层，全堆迭在 一硅基板层之上，其中所有所述层皆以多个介层窗电性连接，且 所有所述层的中的多个组成元件都是多个磁性装置。
10. 根据权利要求9所述的集成电路，其特征在于，该 主要处理电路层包含一中央处理器。
11. 根据权利要求9所述的集成电路，其特征在于，该 次要处理电路层包含一数字信号处理(DSP)器。
12. 根据权利要求9所述的集成电路，其特征在于，该 磁阻式存储器层包含一静态随机存取存储器(SRAM)、 一动态 随机存取存储器(DRAM)、快取存储器、硬盘、或快闪存储器。
13. 根据权利要求9所述的集成电路，其特征在于，该 逻辑栅阵列层是一磁性适应可编程阵列。
14. 根据权利要求13所述的集成电路，其特征在于，该磁性适应可编程阵列整合 一 视频驱动电路与或 一 音频驱动电 路。
全文摘要
本发明公开了具有磁性装置的集成电路芯片。提供一逻辑栅阵列，逻辑栅包含一硅基板，位于硅基板上的第一逻辑栅层，位在第一逻辑栅层之上的第二逻辑栅层，与一连接线层介于第一和第二逻辑栅层之间，用以连接第一和第二逻辑栅层的磁栅，其中第一逻辑栅层、第二逻辑栅层和连接线层都以介层窗电性连接。
文档编号H01L23/522GK101373754SQ20071016693
公开日2009年2月25日 申请日期2007年11月5日 优先权日2007年8月20日
发明者J·赖锜, T·A·阿甘 申请人:北极光股份有限公司