专利名称：晶体管结构及其制造方法
技术领域：
本发明总地涉及半导体器件，更特别地，涉及新型晶体管及其制造方法,3由于半导体器件按比例缩小以实现高性能和高密度电路，因此器件的横 成为严重的问题。交叉扩散改变了栅极导体的功函数，并因此使晶体管的阔值电压(Vt)偏移。在电路方面，偏移的Vt增加了晶体管的失配，导致低的电路性能或者甚至是电路失效。图1示出了现有技术的FET。该现有技术FET的特征特性是发生在N 和P型掺杂区域的结130处的掺杂剂交叉扩散。如图1所示，大部分的N型 掺杂剂交叉扩散发生在最靠近掺杂有N型掺杂剂离子的栅极电极区域120 的P/N结130处，同时大部分的P型掺杂剂交叉扩散发生在最靠近掺杂有P 型掺杂剂离子的栅极电极区域110的P/N结130处。如图1所示，与结130 的底部附近相比，更大的掺杂剂交叉扩散的总体比例发生在结130的顶部附 近，主要因为掺杂剂被注入到栅极导体的靠近顶表面的区域。图1的现有技术FET受到下述缺陷的困扰，即，在NFET和PFET之间 需要大的间隔以防止发生在P/N结130处的掺杂剂交叉扩散的不利影响。发 生在P/N结130处的掺杂剂交叉扩散的不利影响包括较高的器件失配。随着 半导体器件的缩小，迫使业界将器件例如NFET和PFET放置在相对彼此日 益减小的距离处。然而，在图1的现有技术的FET的情况下，芯片设计者受 到限制，因为NFET和PFET之间的距离不能比掺杂剂交叉扩散区域更靠近， 该掺杂剂交叉扩散发生在N和P型掺杂区域的结130处。图2示出另一现有技术FET，这种现有技术FET的特征特性在于完全 去除了图1所示的发生在N和P型掺杂区域的结130处的掺杂剂交叉扩散区 域。在其位置处，导电材料互连层190例如鴒塞(plug)和TiN层形成在间 隔物(spacer) 170、掺杂以N型掺杂剂离子的栅极电极区域120、掺杂以P
型掺杂剂离子的栅极电极区域110之上，以及在去除图l所示的掺杂剂交叉 扩散区域所产生的空间中。图2的现有技术FET受到下述缺陷的困扰，即，降低了芯片密度并增大 了晶体管的源和漏区短路的风险。由于从结130完全去除栅极，因此需要栅 极导体的末端在有源区上延伸以维持对沟道区的栅极控制并防止源/漏短路。 在当前技术状态的半导体制造技术中，N和P掺杂区之间的最小间隔太小而N/P间隔，这导致较低的芯片密度。现有技术还需要在完全去除的栅极导体 区域上形成鴒塞或TiN层以连接n和p掺杂的栅极导体。类似地，很小的 NZP间隔不具有足够的空间以允许形成这些结构而不使晶体管的源/漏短路。 本领域中需要的是改善的N和P结，其减小了掺杂剂交叉扩散而不损害 芯片密度。发明内容本发明涉及一种晶体管结构及其制造方法。第一实施例涉及一种半导体结构，包括第一栅极电极区、第二栅极电极 区和硅化物层。第 一栅极电极区包括用于第 一器件的掺杂有第 一 离子的栅极 电极材料。第二栅极电极区包括用于第二器件的掺杂有第二离子的栅极电极 材料。栅极电极区在第一和第二区的结处被部分去除。硅化物层在部分去除 的才册才及电才及区上。第二实施例涉及一种形成半导体结构的方法，包括两个掺杂步骤和一去 除步骤。 一个掺杂步骤包括在栅极材料的第一区域中用第一导电类型的离子 掺杂栅极材料，同时基本使栅极材料的第二区域免于第一导电类型掺杂。该 掺杂步骤形成了结，在该结处第 一导电类型的掺杂区与第二导电类型的掺杂 区邻接。去除步骤包括去除部分结以使第一导电类型的掺杂区仅在结的保留 部分处与第二导电类型的掺杂区邻接。本发明解决了与现有技术晶体管相关的前述问题。更具体地，本发明部 分去除了结附近栅极的顶部，该处掺杂剂交叉扩散最高，而没有使源/漏短路 的风险。随后的自对准硅化工艺连接N+ZP+栅极导体，而不需要单独的互连 层。至少出于前述原因，本发明改进了晶体管技术。
在所附权利要求中特别阐明了本发明的特征和元件特性。附图仅用于说 明目的而不是按比例绘制。此外，图中相同的数字表示相同的特征。然而， 通过结合附图参考下面的详细说明，可以更好地理解本发明自身，包括构造 和操作方法，附图中图1示出了现有技术的场效应晶体管("FET，，)； 图2示出了另 一现有技术的FET; 图3示出了根据本发明第一实施例的FET;以及 图4A-4F示出了形成图3的FET的方法。
具体实施方式
现在将参考附图描述本发明。在图中，以简化方式描绘并示意性表示了 结构的各个方面以更清楚地描述和示出本发明。作为概要和导言，本发明的实施例涉及一种半导体结构及其制造方法。 所有实施例包括在用于第一器件110的第一栅极电极区和用于第二器件120 的第二栅极电极区的结130处被部分去除的栅极电极材料，该第一栅极电极 区包括掺杂有第 一 离子的栅极材料，该第二栅极电极区包括掺杂有第二离子将参考图3描述本发明的第一实施例，其示出了在第一栅极电极区和第 二栅极电极区的结130处被部分去除的电极材料，第一栅极电极区包括用于 第一器件IIO的掺杂有第一离子的栅极材料，第二栅极电极区包括用于第二 器件120的掺杂有第二离子的栅极材料。注意，如图3所示，虽然部分去除 了结130，但是掺杂剂交叉扩散仍然发生，然而掺杂剂交叉扩散已显著降低。 虽然图3示出了结130处发生的掺杂剂交叉扩散的剩余区域，但本领域技术 人员将意识到，通过部分去除结130可以去除掺杂剂交叉扩散的整个区域。与图2所示的现有技术不同，图3所示的第一实施例并不去除整个P/N 结130。保留部分P/N结130的优点在于栅极导体保持连续且防止了源/漏短替代地，第一实施例包括在第一栅极电极区、结130、以及第二栅极电极区 之上的硅化物150，第一栅极电极区包括用于第一器件IIO的掺杂有第一离
子的栅极材料，第二栅极电极区包括用于第二器件120的掺杂有第二离子的栅极材料。硅化物150的目的是在两个相反掺杂的栅极导体区之间形成低电阻连接。此外，与图1所示的现有技术不同，图3所示的第一实施例最小化了 P/N结130的具有最大的掺杂剂交叉扩散可能性的部分。由于栅极导体的顶 部区域附近掺杂剂浓度最高，因此具有最小化了 P/N结130的具有最大的掺 杂剂交叉扩散可能性的部分的优点。因此，第一实施例使芯片设计者能在彼 此更靠近的距离内将PFET和NPET间隔开，由此实现更大的芯片密度，这 是半导体工业的进展中一直追求的目的。注意，图3所示的第一实施例包括的材料是各种各样的。硅化物150优 选包括金属硅化物，例如NiSix、 NiPtSix、 CoSix、 TiSix、 YbS^或ErSix。衬 底140优选包括半导体材料，包括Si、 SiGe、 SiC或GaAs。最后，第一和 第二栅极电极区(分别为110和120)的栅极材料都包括导电材料，例如掺 杂的半导体材料、金属、金属硅化物或金属氮化物，更具体地，包括Si、 SiGe、 NiSix、 TiSix、 W、 TiN、 TaN、或者这些材料的两种或更多的组合。图4A-4F示出用于形成图3的FET的方法。在图4A中，示出了基本器 件。基本器件包括栅极材料190,两个间隔物170在导电材料190的两侧。 在此，如上所述，栅极材料优选是导电材料，例如金属硅化物或金属氮化物， 更具体地，包括Si、 SiGe、 NiSix、 TiSix、 TiN或TaN。栅极材料190沉积在 衬底160上。在此，如上所述，衬底160包括半导体材料，例如Si、 SiGe、 SiC或GaAs。如图4B所示，在栅极材料的第一区域110中用第一导电类型的离子掺 杂栅极材料。在图4B中，第一导电类型的离子包括P型离子。同时，用掩 模层180使栅极材料的第二区域120免于第一导电类型掺杂。在图4B所示的第一区域110的掺杂之后，在图4C中第二区域120被 掺杂。类似于图4B，在用第二导电类型的离子掺杂第二区域120的同时， 用掩模层180使第一区域IIO免于第二导电类型的掺杂。在图4B所示的说 明性示例中，第二导电类型的离子包括N型离子。如本领域技术人员认识到 的，第一区域110可^支掺杂N型离子且第二区域120可掺杂P型离子。一旦第一和第二区域(分别为110和120)两者都被掺杂，则产生了结 130，在该处第一导电类型的掺杂区邻接第二导电类型的掺杂区。注意，图
4D所示的结130与现有4支术图1所示的N/P结130相似。然而，与图1所 示的现有技术不同，图4D所示的结130将被显著减小。通过使用暴露第一和第二区域(分别为110和120)之间的结130的掩 模层180，结130被显著减小，并且实现栅极电极区的部分蚀刻。在图4D中，已经将结130部分去除。在本发明一优选实施例中，将去 除结130的百分之五十至七十(50%-70%)。结130的这种部分去除显著减 小了结130处掺杂剂交叉扩散的不利影响。一旦部分去除了结130,进行包括快速热退火、激光退火的掺杂剂激活 退火，以激活掺杂剂。在整个结构上形成自对准硅化物层150，最后如图3 所示。本发明解决了与现有技术晶体管相关的前述问题。更具体地，本发明减 小了发生在N/P结处的掺杂剂交叉扩散，而不损害芯片密度。不需要额外的 互连层。并且部分去除的构图不需要最小临界尺寸光刻。虽然已经参考特定的优选实施例和其他可选实施例具体描述了本发明， 但是根据前面的描述，多种替代、修改和改变对本领域技术人员来说将是显 而易见的。因此，所附权利要求包含落入本发明实质范围和精神内的所有这 些替代、修改和改变。
权利要求
1、一种半导体结构，包括第一栅极电极区域，包括掺杂以第一离子的栅极电极材料以用于第一器件；第二栅极电极区域，包括掺杂以第二离子的栅极电极材料以用于第二器件；部分去除的栅极电极区域，在该第一和第二区域的结处；以及硅化物层，在该部分去除的栅极电极区域之上。
2、 根据权利要求1的结构,其中在该结区域处部分去除该栅极电极材 料，该结在顶表面处物理接触该硅化物。
3、 根据权利要求l的结构，其中该栅极电极材料包括导电材料。
4、 根据权利要求l的结构，其中该衬底包括半导体材料。
5、 根据权利要求l的结构，其中该第一离子包括P型掺杂剂离子，且 该第二离子包括N型掺杂剂离子。
6、 根据权利要求l的结构，其中该硅化物包括金属硅化物。
7、 根据权利要求1的结构，其中掺杂前该第一区域的栅极电极材料与 掺杂前该第二区域的栅极电极材料相同。
8、 根据权利要求3的结构，其中该导电材料包括掺杂的半导体材料、 金属、金属硅化物和金属氮化物之一。
9、 根据权利要求4的结构，其中该半导体材料包括Si、 SiGe、 SiC和 GaAs之一。
10、 根据权利要求8的结构，其中该导电材料包括以下之一(l)Si、 SiGe、 NiSix、 TiSix、 W、 TiN,口TaN之一，以及(2)Si、 SiGe、 NiSix、 TiSix、 W、 TiN和TaN中的至少一种的组合。
11、 根据权利要求6的结构，其中该金属硅化物包括NiSix、 NiPtSix、 CoSix、 TiSix、 YbSix或ErSix之一。
12、 根据权利要求6的结构，其中该金属硅化物是自对准硅化物。
13、 一种用于形成半导体结构的方法，包括在栅极材料的第一区域中用第一导电类型的离子掺杂该栅极材料，同时 基本防止该栅极材料的第二区域受到第 一导电类型的掺杂； 在该第二区域中用第二导电类型的离子掺杂该栅极材料，同时在该第一 区域中，基本防止该栅极材料的该第一区域受到第一导电类型掺杂，该掺杂 步骤产生了结，在该结处该第一导电类型掺杂区邻接该第二导电类型掺杂区；以及去除该结的一部分，使得该第 一导电类型掺杂区仅在该结的剩余部分处 邻接该第二导电类型掺杂区。
14、 根据权利要求13的方法，还包括 在该栅极材料上形成硅化物。
15、 根据权利要求13的方法，其中该第一掺杂步骤包括掩蔽该第二区 域和在该第 一 区域中注入P型掺杂剂离子和N型掺杂剂离子中的 一种，随后 掩蔽该第一区域并在第二区域中注入N型掺杂剂离子和P型掺杂剂离子中的 一种。
16、 根据权利要求15的方法，其中该第二掺杂步骤包括掩蔽该第一区 域并在该第二区域中注入P型摻杂剂离子和N型掺杂剂离子中的 一种。
17、 根据权利要求16的方法，其中该第二掺杂步骤依次在该第一掺杂 步骤之后。
18、 根据权利要求13的方法，其中该去除步骤包括构图掩模层以暴露 该第 一和第二区域之间的该结并部分蚀刻该4册极材料。
19、 根据权利要求13的方法，其中该防止步骤包括 用聚合物材料掩蔽所述区域。
20、 根据权利要求13的方法，其中该栅极电极材料在掺杂剂激活退火 步骤之前被部分去除。
全文摘要
本发明涉及一种改善的晶体管，其减小了掺杂剂交叉扩散且改善了芯片密度。本发明的第一实施例包括在第一栅极电极区域和第二栅极电极区域的结处被部分去除的栅极电极材料，该第一栅极电极区域包括被掺杂以第一离子的栅极材料以用于第一器件，该第二栅极电极区域包括被掺杂以第二离子的栅极材料以用于第二器件。被分别掺杂的区域通过该栅极导体的顶表面附近的硅化物层连接。
文档编号H01L27/085GK101159269SQ20071014995
公开日2008年4月9日 申请日期2007年10月8日 优先权日2006年10月5日
发明者杨海宁, 陈向东 申请人:国际商业机器公司