专利名称：一次性可编程存储器、存储电容器及其制造方法
技术领域：
本发明涉及半导体存储器件技术领域，且特别涉及一种CMOS标准工 艺兼容的一次性可编程存储器(one-time programmable Read Only Memory, OTP-ROM)、存储电容器及其制造方法。
背景技术：
OTP-ROM是一种非易失存储器件，其特点是一次编程存储信息，即 使断电也能永久保存。其种类很多，但当今集成电路是以CMOS工艺为 主，要求OTP-ROM能与CMOS标准工艺兼容。 一个较早的例子是美国 专利号5， 943， 264提出，由一个NMOS晶体管和一个PN结串联构成 OTP存储元件。中国专利申请号200380105655.5提出二个MOS晶体管构 成的OTP存储器。但这二种存储器需要较高的击穿电流和电压，击穿过 程还可能出现负阻效应(snap-back),损坏选择管的栅介质层。
美国专利号6,822,888提出OTP存储结构，克服了上述负阻效应。它 是用一个较厚栅介质的NMOS晶体管和较薄栅介质的MOS电容串联，图 1示意出其结构图。该存储器包括衬底硅片10，场区11,选择管NMOS 晶体管的P阱12，厚栅介质131，薄栅介质132， NMOS晶体管多晶硅栅 电极141， MOS电容多晶硅栅电极142， NMOS晶体管源极、漏极N+ 区15。当选择管NMOS管的源端接地，栅极(连接字线WL)接高电位 选通后，MOS电容栅极(连接位线BL)加较高的电压，MOS电容多晶 硅栅极与N+区15之间区域142-15的薄栅介质就会击穿，击穿后可以近 似认为是一个电阻，位线BL和NMOS晶体管的源极可由连接字线WL 的栅极控制导通，存储了"l"信息。没有击穿的MOS电容无法导通电流， 被认为是记录"0"信息。这种结构的存储器克服了编程时出现的负阻效应，
但由于利用二种厚度的栅介质，实际制造时需要增大二者间距，存在占用
面积大的缺点。另外，当MOS电容栅极加高电压时，即使选择管没有选 通的情况下，MOS电容多晶硅栅和P型硅衬底之间区域142-12薄栅介质 可能击穿。这是因为实际上多晶硅后有一步快速热氧化，使多晶硅边缘下 的氧化层较厚，即比多晶硅栅和P型硅之间区域142-12的薄栅介质耐击 穿，容易出现错误存储或者错误读出。
发明内容
鉴于上述已有技术的缺点，本发明的一个目的是提供一种CMOS标准 工艺兼容的一次性可编程存储器。
本发明的另一个目的是提供一种CMOS标准工艺兼容的一次性可编 程存储器的存储信息用的电容器(以下简称存储电容器)。
本发明的再一个目的是提供一种CMOS标准工艺兼容的一次性可编 程存储器及其存储电容器的制造方法。
本发明的一次性可编程存储器、存储电容器及其制造方法，选择管采 用常规MOS晶体管，存储电容器是通过在MOS晶体管漏极或源极接触孔 与金属互连层之间增加一层薄电介质层制作而成。所述电容器用来存储 "1"或"0"信息。编程时，晶体管打开，源极(或漏极)和电容互连金 属端之间加较高电压使漏极(或源极)接触孔上的电介质层击穿实现一次 编程。
一种一次性可编程存储器，包括一层硅衬底，
在上述硅衬底表面形成场区，隔离MOS晶体管的P/N阱，MOS器件的 栅介质层、多晶硅栅极层，临近上述多晶硅栅极的源极、漏极掺杂区，
位于上述场区、MOS晶体管的源极、漏极掺杂区以及多晶硅栅极表面 的第一电介质层，
在上述第一电介层中形成的相互独立的第一和第二接触 L，上述第一 接触孔引出MOS晶体管的漏极，上述第二接触孔引出MOS晶体管的源极，
分别形成于上述第一和第二接触孔的第一和第二互连金属层；
形成于上述第一接触孔和上述第一互连金属层之间或上述第二接触 孔和上述第二互连金属层之间的第二电介质层。
上述第二电介质层的击穿电压大于存储器的工作电压，小于MOS晶体 管的栅极击穿电压以及源极、漏极的击穿电压。
上述第二电介质层可以为采用等离子增强化学气相淀积法形成的 Si02、 SixNy、 SiOxNy或者Si02/SixNy复合电介质层。
上述第二电介质层可以为采用化学气相淀积法、溅射、电子束蒸发或 原子层化学气相淀积法形成的Hf02、 Zr02、 A1203、 Ta20s电介质层。
上述第二电介质层的厚度可以为10A至200A。
上述MOS晶体管可以为N型或P型。
一种一次性可编程存储器的存储电容器，其是在MOS晶体管的漏极或 源极的接触孔与金属互连层之间制成一层第二电介质层。
上述第二电介质层的击穿电压大于存储器的工作电压，小于MOS晶体 管的栅极击穿电压以及源极、漏极击穿电压。
上述第二电介质层可以为采用等离子增强化学气相淀积法形成的 Si02、 SixNy、 Si(XNy或者Si02/S^Ny复合电介质层，上述电介质层的厚 度可以为10A至200A。
上述第二电介质层可以为采用化学气相淀积法、溅射、电子束蒸发或 原子层化学气相淀积法形成的Hf02、 Zr02、 A1203、 Ta20s电介质层，上述 电介质层的厚度可以为10A至200A。
一种一次性可编程存储器的制造方法，其包括下列步骤
形成一层硅衬底，
在上述硅衬底表面形成场区，形成隔离MOS晶体管的P/N阱，形成 MOS器件的栅介质层、形成多晶硅栅极层，植入MOS晶体管的源极、漏 极惨杂区，
在上述场区、MOS晶体管的源极、漏极掺杂区及上述多晶硅栅极的表 面形成第一电介质层，在上述第一电介层中形成相互独立的第一和第二接
触孔，上述第一接触孔引出MOS晶体管的漏极，上述第二接触孔引出MOS 晶体管的源极；
在上述第一接触孔或上述第二接触孔上形成第二电介质层，在上述第 二电介质层/第一接触孔和上述第二接触孔/第二电介质层上形成第一互连 金属层；
上述第二电介质层可以为采用等离子增强化学气相淀积法形成的 Si02、 SixNy、 SiOxNy或者Si02/SixNy复合电介质层。
上述第二电介质层可以为采用化学气相淀积法、溅射、电子束蒸发或 原子层化学气相淀积法形成的HfQ2、 Zr02、 A1203、 Ta20s电介质层。
上述第二电介质层的厚度可以为10A至200A。
本发明的一次性可编程存储器、存储电容器及其制造方法，具有工艺 上容易实施，存储器面积比现有发明小的优点。例如，对于典型的0.18um CMOS技术，比现有技术美国专利6,822,888节约35%左右的面积；如果采 用0.18umCMOS技术，节约的面积还会更多。本发明的用于存储和编程 的电容的电介质特性可以独立调节，十分方便电路设计和工艺实施。另外， 本发明回避了美国专利6，822，888可能出现的错误存储或者错误读出现象。
图1为现有一次性可编程存储器的结构示意图。
图2a-2b为本发明的一实施例的存储阵列等效电路图及其截面图的示 意图。
图3a-3b为本发明的另一实施例的存储阵列等效电路图及其截面图的 示意图。
具体实施例方式
下面结合附图，对本发明的具体实施方式
作进一步的详细说明。对于 所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述 和其他目的、特征和优点将显而易见。
图2a为本发明的一实施例的一次性可编程存储阵列的等效电路图， 图2b为图2a中一个基本存储单元的截面图。
首先通过图2b—例基本存储单元的截面图说明发明的具体制造方法。 该实施例是用硅片作为衬底材料，按照标准硅CMOS工艺实施。如果选 择SOI (Silicon-on-insulation，绝缘衬底上的硅)或SOS (蓝宝石上的硅) 上形成硅薄膜的材料，就用标准SOI或SOS工艺实施。
具体步骤为
步骤ll，按照标准CMOS制造工艺， 一直做到接触孔CMP (化学机 械抛光)步骤完成。如图2b所示，衬底为P型硅片1020，采用局部氧化 或浅沟槽隔离技术在硅衬底1020表面形成场区1021;实施阱注入，形成 隔离NMOS晶体管的P阱1022;形成MOS器件的栅介质1023;形成多 晶硅栅极1024，包括在多晶硅侧壁形成侧壁电介质侧壁(图中未示出)； 自对准植入NMOS晶体管源极、漏极掺杂区1025，包括源极、漏极轻掺 杂区(图中未示出)；沉积第一电介质层1026;形成钨塞1027a和1027b; 1027a引出选择管(MOS晶体管)的漏极，1027b引出选择管(MOS晶体 管)的源极。
步骤12，采用深亚微米CMOS工艺中的沉积和掩模蚀刻技术形成第 二电介质层1028,可以采用等离子增强化学气相淀积法(PECVD)形成 Si02、 SixNy、 SiOxNy或者Si02/SixNy复合电介质层，也可以采用化学气 相淀积法、溅射、电子束蒸发或原子层化学气相淀积法(ALCVD)形成 HfQ2、 Zr02、 A1203、 丁3205等高介电常数电介质层。第二电介质层1028 的厚度为10A-200A左右，具体根据工艺条件和选择管(MOS晶体管) 的特性决定。原则是1、它的击穿电压大于存储器的工作电压；2、但它 的击穿电压小于选择管(MOS晶体管)的栅极击穿电压以及源极、漏极 (二次)击穿电压；3、工作电压下，漏电很小，远小于击穿后的漏电。 掩模蚀刻后只保留鸨塞1027a上方的第二电介质层1028。
步骤13，用沉积和掩模蚀刻技术形成一层第一、第二互连金属层 1029a、 1029b， 1029a用作存储电容器的上电极，1029b引出选择管(MOS
晶体管)的公共源端接地。
步骤14，沉积第三电介质1030;形成钨塞1031，它是连接第一互连 金属层1029a和第三互连金属层(1032)的通孔；形成第三互连金属层 1032，用来连接存储阵列的位线BL;多晶硅24连接存储阵列的字线WL。 之后再实施标准CMOS工艺需要的步骤，例如第二层互连金属层以上金 属化和互连、钝化以及打开引线孔等。
现以0.18um技术制作的OTP存储阵列为例讨论工作原理，参见图 2a 2b。首先调节工艺使电容的第二电介质1028的击穿电压控制在 2.5 3.3V之间，设计1.8V工作的选择管为增强型晶体管，而且保证其源 极、漏极击穿电压和栅介质击穿大于4V (—般1.8V器件完全能保证)。 编程存储器1111时BL1加3.3V和WL1力Q 1.8V，其它位线和字线例如 BL2和WL2都为0V。存储器1111的电容的电压降为3.3V，电介质被击 穿，电介质击穿后漏电很大，不会再恢复，所以信息永久留下，实现了一 次编程。编程存储器1111时存储器1112的电容的电压降为0V，不会被编 程。编程存储器1111时存储器1121尽管BL1上加3.3V，但由于WL2加 0V，其电容的另一端浮空，故其电介质不会被击穿，即也不会被编程。也 就是说不会有编程干扰(program disturb)。
读存储器1111时，即WL1和BL1都加1.8V (或小于1.8V)， BL2 和WL2都为0V。如果存储器1111的电容被击穿，则等效为选择管漏极 串联一个电阻，BL1上有较大电流，被读出电路识别。如果存储器1111 的电容没有被击穿，则位线BL1上不会有大电流。读llll存储器时如果 这时存储器1121没有被编程，不会对BL1有电流贡献，BL1上1.8V也不 会将存储器21编程。如果存储器1121己经被编程，读1111存储器时由 于WL2为0V，增强型选择管关断，也不会对BL1有电流贡献。另外读 存储器1111时如果存储器1112没有被编程，仅有WL1上1.8V也不会被 编程。也就是说没有读干扰(readdisturb)。
图3a 3b为本发明的另一实施例，例如采用标准0.18umCMOS工艺。
其工艺与上一实施例相类似，这里不再赘述。其区别在于，在形成钨塞
1027a和1027b后，采用深亚微米CMOS工艺中的沉积和掩模蚀刻技术形 成第二电介质层2028，然后进行掩模蚀刻，蚀刻完成后只保留钨塞1027b 上方的第二电介质层2028，如图3b所示。然后再用沉积和掩模蚀刻技术 形成一层第一、第二互连金属层1029a、 1029b。器件也相类似，即电容的 第二电介质2028的击穿电压控制在2.5-3.3V之间，设计1.8V工作的选择 管为增强型晶体管，且源极、漏极击穿电压和栅介质击穿电压大于4V。 但电路和工作原理不同。编程存储器2111时BL21加0V, WL21加1.8V, PRG1力Q3.3V。其它PRG线和字线都为0V，但其它所有位线加1.8V。存 储器21U的电容上有3.3￥的电压降，电介质被击穿，实现了一次编程。 存储器2112的电容上的的电压降小于1.8V，不会被编程。存储器2121 尽管BL21上加1.8V，但由于WL2和PRG2加0V，也不会被编程。即不 会有编程干扰。
读时所有PRG线为0V,与图2a 2b所示实施例的读原理相类似。即 也不会出现读干扰。
很显然，如果上述2个实施例中用PMOS晶体管代替NMOS晶体管 完全可行，只不过所加电压相对为负值。
虽然，本发明已通过以上实施例及其附图而清楚说明，然而在不背离 本发明精神及其实质的情况下，所属技术领域的技术人员当可根据本发明 作出各种相应的变化和修正，但这些相应的变化和修正都应属于本发明的 权利要求的保护范围。
权利要求
1.一种一次性可编程存储器，其特征在于包括一层硅衬底，在上述硅衬底表面形成场区，隔离MOS晶体管的P/N阱，MOS器件的栅介质层、多晶硅栅极层，临近上述多晶硅栅极的源极、漏极掺杂区，位于上述场区、MOS晶体管的源极、漏极掺杂区以及多晶硅栅极表面的第一电介质层，在上述第一电介层中形成的相互独立的第一和第二接触孔，上述第一接触孔引出MOS晶体管的漏极，上述第二接触孔引出MOS晶体管的源极，分别形成于上述第一和第二接触孔的第一和第二互连金属层；形成于上述第一接触孔和上述第一互连金属层之间或上述第二接触孔和上述第二互连金属层之间的第二电介质层。
2. 根据权利要求l所述的存储器，其特征在于上述第二电介质层的击 穿电压大于存储器的工作电压，小于MOS晶体管的栅极击穿电压以及源 极、漏极的击穿电压。
3. 根据权利要求2所述的存储器，其特征在于上述第二电介质层为 采用等离子增强化学气相淀积法形成的Si02、 SixNy、 SiOxNy或者Si02 / SixNy复合电介质层。
4. 根据权利要求2所述的存储器，其特征在于上述第二电介质层为 采用化学气相淀积法、溅射、电子束蒸发或原子层化学气相淀积法形成的 Hf02、 Zr02、 A1203、 Ta20s电介质层。
5. 根据权利要求3或4所述的存储器，其特征在于上述第二电介质 层的厚度为10A至200A。
6. 根据权利要求5所述的存储器，其特征在于上述MOS晶体管为N 型或P型。
7. —种一次性可编程存储器的存储电容器，其特征在于其是在MOS 晶体管的漏极或源极的接触孔与金属互连层之间制成一层第二电介质层。
8. 根据权利要求7所述的存储电容器，其特征在于上述第二电介质层 的击穿电压大于存储器的工作电压，小于MOS晶体管的栅极击穿电压以及 源极、漏极击穿电压。
9. 根据权利要求8所述的存储电容器，其特征在于上述第二电介质 层为采用等离子增强化学气相淀积法形成的Si02、 SixNy、 SiCgSTy或者Si02 / SixNy复合电介质层，上述电介质层的厚度为10A至200A。
10. 根据权利要求8所述的存储电容器，其特征在于上述第二电介质 层为采用化学气相淀积法、溅射、电子束蒸发或原子层化学气相淀积法形 成的Hf02、 Zr02、 A1203、 Ta205电介质层，上述电介质层的厚度为10A 至200A。
11. 一种一次性可编程存储器的制造方法，其特征在于其包括下列步骤形成一层硅衬底，在上述硅衬底表面形成场区，形成隔离MOS晶体管的P/N阱，形成 MOS器件的栅介质层、形成多晶硅栅极层，植入MOS晶体管的源极、漏 极掺杂区，在上述场区、MOS晶体管的源极、漏极掺杂区及上述多晶硅栅极的表 面形成第一电介质层，在上述第一电介层中形成相互独立的第一和第二接 触孔，上述第一接触孔引出MOS晶体管的漏极，上述第二接触孔引出MOS 晶体管的源极；在上述第一接触孔或上述第二接触孔上形成第二电介质层，在上述第 二电介质层/第一接触孔和上述第二接触孔/第二电介质层上形成第一互连金属层。
12. 根据权利要求11所述的制造方法，其特征在于上述第二电介质 层为采用等离子增强化学气相淀积法形成的Si02、 SixNy、 SiOxNy或者Si02 /SixNy复合电介质层。
13. 根据权利要求11所述的制造方法，其特征在于上述第二电介质 层为采用化学气相淀积法、溅射、电子束蒸发或原子层化学气相淀积法形成的HfQ2、 Zr02、 A1203、 Ta20s电介质层。
14.根据权利要求12或13所述的制造方法，其特征在于上述第二电 介质层的厚度为10A至200A。
全文摘要
本发明涉及半导体存储器件技术领域，且特别涉及一种CMOS标准工艺兼容的一次性可编程存储器、存储电容器及其制造方法。本发明的一次性可编程存储器，其存储电容器是由MOS晶体管的漏极或源极接触孔与金属互连层之间增加一层电介质层构成。本发明的一次性可编程存储器、存储电容器及其制造方法，具有工艺上容易实施，存储器面积比现有发明小的优点。本发明的用于存储和编程的电容的电介质特性可以独立调节，十分方便电路设计和工艺实施。另外，本发明回避了现有技术可能出现的错误存储或者错误读出现象。
文档编号H01L21/8247GK101373773SQ20071014332
公开日2009年2月25日 申请日期2007年8月20日 优先权日2007年8月20日
发明者高文玉 申请人:和舰科技(苏州)有限公司