专利名称：形成绝缘膜的方法和制造半导体器件的方法
技术领域：
本发明涉及形成在半导体器件中使用的绝缘膜的方法，以及制造 半导体器件的方法。
背景技术：
以氧化钽(被称为Ta205)为代表的高介电常数膜优选作为用于动 态随机存取存储器(被称为DRAM)等中的下一代栅氧膜的材料。此 外，可以知道金属绝缘体金属(被称为MIM)去耦电容器被整合在半 导体芯片中，作为对随着互补金属氧化物半导体(被称为CMOS)器 件的改进出现的各种问题的一种解决方案。这可以有效地消除供给芯 片的瞬态电压。在90nm工艺和后续的工艺中，从有效频率和瞬间需求 功率的角度看，片上电容的有效性在一直增加。较高的介电常数使得MIM去耦电容器中使用的电容绝缘膜更有 用。作为具有高介电常数的材料，可使用Ta20s、 Zr02、 Hf02等。典型 的制造工艺的示例包括化学汽相沉淀(被称为CVD)工艺、原子层沉 淀(被称为ALD)工艺、02等离子氧化工艺、干法02热氧化工艺等。 上面的所有工艺中，干法02热氧化工艺的优点在于其技术简单，且器 件相对便宜。例如，在日本未审专利公开No.H08-293494中公开一种已知的形 成Ta20s的方法。同一文件公开了，通过反应直流(被称为DC)溅射 工艺或CVD工艺形成的TaO。.8在300到600摄氏度的温度范围经干法
02氧化形成了 Ta205。除了日本未审专利公开No.H08-293494之外，日本未审专利公开 No.H05-136342可作为与本发明相关的现有技术文件的示例。发明内容然而，本发明人已经意识到，在前面所述的形成方法中，由于干 法02氧化在300到600摄氏度的温度范围执行，某种程度上改进了泄 漏性能；但是，存在反应速率较低的问题。这导致氧化钽膜的形成时 间增加，从而导致具有该膜的半导体器件的制造时间增加。在一个实施例中，提供了一种形成在半导体器件中使用的绝缘膜 的方法，包括通过湿法氧化工艺在200到400摄氏度的温度范围执 行对氮化钽膜的热氧化，由此形成氧化钽膜作为绝缘膜。在该方法中，在200到400摄氏度的温度范围对氮化钽膜执行湿 法氧化以形成氧化钽膜。这可以有效提高在相对低的温度使用氮化钽 膜形成氧化钽膜的反应速率，后面将详细说明。另外，在另一实施例中，提供了一种制造半导体器件的方法，包 括使用上述形成绝缘膜的方法形成氧化钽膜。根据本发明，可以实施形成绝缘膜的方法和制造半导体器件的方 法，两者都可以短时间获得氧化钽膜。
从下面结合附图的某些优选实施例的说明中，可以更清楚地理解 本发明的上述和其他目的、优点和特征，其中图1是示出根据本发明的一个实施例的制造半导体器件的方法的工艺过程图2是示出根据本发明的一个实施例的制造该半导体器件的方法 的工艺过程图；图3是示出根据本发明的一个实施例的制造半该导体器件的方法 的工艺过程图；以及图4是通过XRD获得的散射光谱图，其是在氮化钽上形成的钽膜 上测量的。
具体实施方式
现在将参考示例实施例在这里描述本发明。本领域的技术人员将 认识到，使用本发明的教导可以完成许多可替换实施例，并且本发明 不限于用于说明目的的示例实施例。下面将参考附图详细说明根据本发明的形成绝缘膜的方法和制造 半导体器件的方法的优选实施例。此外，在附图的说明中，相同的元件用相同的标号表示，它们的说明不会重复。参考图1至图3说明根据本发明的一个实施例的制造半导体器件 的方法。在本实施例中，作为示例，制造了一种包括具有氧化钽膜作 为电容绝缘膜的MIM电容器的半导体器件。在形成上述的氧化钽膜中， 使用了根据本发明的一个实施例的形成绝缘膜的方法。首先，使用溅射工艺或CVD工艺等淀积由诸如氮化钽的导电金属 氮化物材料构成的下电极11;并且使用溅射工艺或CVD工艺等在其上 淀积氮化钜(TaN)膜12。下电极11和氮化钽膜12的厚度分别是例 如150nm和20nm (图2)。接着，使用熔炉在含湿气的氧气气氛中，在200到400摄氏度的 温度范围，氧化氮化钽膜12的表面，其中湿度可以测量。这种其中可 以测量湿度的含有湿气气氛中氧化的技术被称为湿法热氧化。但是， 在这方面，氧化可以在空气气氛(室内空气)中执行。这时，氧化所
有的淀积的氮化钽膜12;但是，可保留钽成分。从其获得的氧化钽膜10具有由低价氧化钽膜14 (第一膜)和无定形1^205膜13 (第二膜)构成的层叠结构，该低价氧化钽膜具有非化学计量的组分，而无定形 Ta205膜具有化学计量的组分。也就是，具有化学配比和无定形特性Ta205的氧化钽材料形成于表面附近，而具有非化学计量组分的低价氧 化钽薄薄地形成在下电极11侧面上(图2)。然后，由金属或导电的金属氮化物材料构成的上电极15形成于氧 化钽膜10上。在那之后，使用不同的图形对氧化钽膜IO之上和之下 形成的导电膜(上电极15和下电极11)进行干法蚀刻。接着，整个表 面淀积有氧化硅膜16;然后，整个表面通过化学机械抛光(被称为CMP) 来进行平坦化。此外，通过干法蚀刻形成通孔17，并且由钨(W)、 铝(Al)、铜(Cu)等构成的导电材料被嵌入到通孔中。接着，形成互连18以连接至通孔17。作为互连18的材料，可使 用上述的导电材料。例如，在互连18是铜互连的情况下，在淀积氧化 硅膜16之后通过干法蚀刻形成用于互连的沟槽；通过镀铜将铜嵌入沟 槽中；然后，通过执行CMP可形成铜互连18。通过上述工艺可获得图 3中所示的半导体器件。此外，尽管在图1至图3中没有示出，但每个 图中所示的结构可实际形成于诸如硅衬底的半导体衬底上。在半导体器件中，MIM电容器由下电极11、氧化钽膜10和上电 极15组成；并且当不同的电位被提供给下电极11和上电极15时，氧化钽膜10工作为电容绝缘膜。此外，在半导体器件中，上述的MIM 电容器用作例如去耦电容器。下面将描述本实施例的效果。在本实施例中，在200到400摄氏 度的温度范围上对氮化钽膜执行湿法热氧化，以形成氧化钽膜。下面 将说明为什么设置这样的温度范围。首先，上限需要被设置得不高于 500摄氏度，以保持氧化钽膜10的无定形特性。此外，温度范围需要 与先进的大规模集成电路(被称为LSI)工艺条件的规定温度一致。在上述的MIM电容器形成在铜互连以及晶体管上的情况下，必须考虑 CMOS栅电极的NiSi的形成温度和Cu聚结(agglomeration)现象。基 于这点，温度范围的上限需要设为不高于400摄氏度。然后，下面说明下限。有报道在100到700摄氏度的范围内对Ta 执行干法热氧化。在低于500摄氏度的范围中，Ta是无定形的，并对 晶粒界面具有较小影响，且其反应速率可以自然对数形式表示。Illinois 大学进行的实验报道了在300摄氏度进行的干法热氧化以下面的反应 速率公式进行厚度(nm) =4.7923Xln (t+l) (1)其中t是反应时间(分钟)。当在该温度通过干法氧化工艺获得15nm厚的氧化钽膜时，需要 21.9分钟。如果执行湿法氧化，可以认为能够用比该时间更短的时间 形成。在假设T=150摄氏度和系数简单减半的情况下，需要524分钟 来类似地获得15nm厚的氧化钽膜。甚至可以在150摄氏度执行氧化； 但是反应时间将如上所述变得不切实际。结果，温度范围的下限被设 为200摄氏度。根据本发明，在由以上原因设定的200到400摄氏度的温度范围 上执行湿法氧化，由此，可充分提高使用氮化钽在相对低的温度下形 成氧化钽膜中的反应速率。此外，本实施例中说明的湿法氧化工艺具有与前述的干法02热氧 化工艺相同的优点，也就是，湿法氧化工艺具有技术简单其器件较便 宜的优点。除此之外，湿法氧化工艺的优点还在于可以以低成本和高 效率形成具有无定形特性和优秀泄漏性能的氧化钽膜。当在空气气氛中执行湿法氧化工艺时，使用的熔炉在管理上比干
法02条件更简单。此外，由于不需要预备02压縮气缸，可进一步降低 成本。另外，还需要注意，钽的氧化速率根据使得无定形的温度降低而 显著降低。尤其重要的是要有对策应对氮化钽材料的氧化，其氧化速 率即使在高温下也很慢。结果，在本实施例中，在含有湿气的气氛中执行氧化，其中该湿气作为对策。这可以提高反应速率至少1.5倍(尽 管取决于条件)。另外，在导电的金属氮化物材料上形成钽膜也是对抗钽的氧化速 率降低的对策之一。在通过溅射工艺或CVD工艺在导电的金属氮化物 材料上形成钽膜的情况下，其晶体结构更容易变为a-钽(体心立方(被 称为bcc))。同时，例如，在钽膜形成于氧化硅膜上的情况下，更优 先地形成/3-钽(四角形)。已知a-钽比/3-钽的氧化效率更高。也就是， 在导电的金属氮化物材料上形成的钽比在其他材料上形成的钽在耐氧 化方面更小。例如，通过X光衍射(被称为XRD)获得的散射光谱被 示于图4中，其测量关于在氮化钽(导电的金属氮化物材料)上形成 的钽膜。该钽膜表示a-钽。根据本发明的形成绝缘膜的方法和制造半导体器件的方法不局限 于上面的实施例；而可以进行各种修改。例如，根据本发明的形成绝 缘膜的方法不局限于电容绝缘膜，而该方法可应用于半导体器件中使 用的各种绝缘膜。例如，该方法可应用于栅极绝缘膜。很明显，本发明不局限于上述实施例，而是可以在不背离本发明 的范围和精神的条件下进行修改和变化。
权利要求
1.一种形成用在半导体器件中的绝缘膜的方法，包括通过湿法氧化工艺在200到400摄氏度的温度范围对氮化钽膜执行热氧化，由此形成氧化钽膜作为所述绝缘膜。
2. 如权利要求1所述的形成绝缘膜的方法， 其中所述热氧化在空气气氛中执行。
3. 如权利要求l所述的形成绝缘膜的方法， 其中所述氧化钽膜具有无定形结构。
4. 如权利要求2所述的形成绝缘膜的方法， 其中所述氧化钜膜具有无定形结构。
5. 如权利要求3所述的形成绝缘膜的方法，进一步包括 在导电的金属氮化物材料上形成所述氮化钽膜；以及 执行对所述氮化钽膜的表面氧化，由此获得所述无定形结构。
6. 如权利要求l所述的形成绝缘膜的方法，其中所述氧化钽膜具有层叠结构，所述层叠结构由具有非化学计 量组分的第一膜和具有化学计量组分的第二膜构成。
7. 如权利要求6所述的形成绝缘膜的方法，其中所述第一膜和第二膜分别是低价氧化钽膜和无定形1^205膜。
8. 如权利要求l所述的形成绝缘膜的方法， 其中所述氧化钽膜用作所述半导体器件中的电容绝缘膜。
9. 一种制造半导体器件的方法，包括使用根据权利要求1所述的形成绝缘膜的方法形成所述氧化钽膜。
全文摘要
根据本发明的一个实施例的形成绝缘膜的方法是一种形成用在半导体器件中的绝缘膜的方法，其通过湿法氧化工艺在200到400摄氏度的温度范围对氮化钽膜执行热氧化，由此形成氧化钽膜作为绝缘膜。
文档编号H01L21/316GK101131931SQ20071014236
公开日2008年2月27日 申请日期2007年8月22日 优先权日2006年8月22日
发明者井胁孝之 申请人:恩益禧电子股份有限公司