专利名称：：6英寸As背封衬底MOS器件外延片均匀性的控制方法
技术领域：
：本发明涉及一种M0S器件外延片的生产方法，尤其是涉及一种6英寸As背封衬底M0S器件外延片均匀性的控制方法。
背景技术：
：硅外延片是制作半导体分立器件的主要材料，因为它既能保证PN结的高击穿电压，又能降低器件的正向压降，同时硅外延又是双极型集成电路(IC)的主要制作工艺，它即能让IC器件做在有重掺埋层的轻掺外延层上，又能形成生长的PN结，解决了IC的隔离问题。用硅外延片制作CMOS电路能抑制闩锁(Latchup)效应和抗a粒子所产生的软误差，所以硅外延片在CMOS器件中应用日益广泛。近年来，电子元器件厂家为了提高管芯成品率，对重掺As(砷)衬底硅外延片的一致性和过渡区控制要求越来越严格。因此，控制外延时的自掺杂，提高外延层电阻率的均匀性，对于提高用户的MOS器件击穿一致性非常重要。目前，在生产外延片的厂家中，已经成熟的重掺As衬底硅外延工艺是二步外延法，其基本步骤如下1升温后HC1原位抛光，高温下的HC1腐蚀虽然对改善晶格结构有益，但同时也要产生一些副产物，而且在高温下还要剥去一层村底表面，所以这些副产物及衬底中的杂质也有一部分进入气氛中。2第一次大流量H2冲洗赶气，时间是15~20分钟。大流量H2冲洗赶气，使吸附在芯片、基座表面及滞留在附面层中的杂质被主气流带走。3生长一层本征外延层。生长的本征外延层，对芯片表面起封闭作用，阻止衬底杂质的进一步向外挥发，外延层的厚度可根据外延层电阻率的变化而变化。4第二次大流量H2冲洗赶气，时间也是1520分钟。大流量H2冲洗赶气，使吸附在芯片、基座表面及滞留在附面层中的杂质被主气流带走。5进行第二阶段的生长，直到外延层所要求的厚度。传统的控制外延层中杂质的方法存在以下问题由于它们一般是使用两步赶气法，先用HCL进行原位抛光，清洁硅片表面，然后长时间赶气；再生长本征层后再用大量的时间的赶气。这种赶气法的赶气时间是一直沿用的方法，两次赶气的时间相同，这样不但浪费了大量的时间，且对自掺杂的控制并不十分理想，对于大量生产极为不利。6英寸自掺杂比4英寸更严重，而对边缘均匀性的控制很不理想。
发明内容本发明需要解决的技术问题是提供一种能够高效生产6英寸As背封衬底MOS器件外延片的方法。为解决上述技术问题，本发明所采用的技术方案是1、选用符合要求的衬底；2、外延参数为外延层电阻率24±8%0.cm，外延层厚度50±5%um。3、采用的外延设备采用意大利LPE公司的PE2061外延炉，每炉可装6英寸硅片14片。4、工艺过程4.1升温后HC1原位抛光；4.2第一次大流量H2冲洗赶气，时间是20~30分钟；4.3降温；4.4生长一层本征外延层；4.5第二次大流量H2冲洗赶气，时间是5~10分钟。4.6进行第二阶段的生长，直到外延层所要求的厚度。由于采用了上述技术方案，本发明取得的技术进步是本发明经过多次试验，找到了生产6英寸As背封村底M0S器件外延片的方法中最佳的赶气时间，虽然第一次的赶气时间加长，但总的赶气时间却减少了，能把有限的时间充分利用起来，在杂质浓度较高的时段内，延长了赶气时间，提高了生产效率。尤其是有效的控制了自掺杂，提高了6英寸的As背封村底M0S器件外延片电阻率边缘均匀性。在生产过程中，前期高温烘烤从衬底中蒸发出来的杂质和HCL原位抛光后的杂质会储存在滞留层中，在生长过程中这些杂质又进入外延层，从而影响外延片的均匀性。只有用气流沖洗携带的方法减少滞留层中的杂质，才能降低自掺杂的影响，提高电阻率均匀性。本发明方法的关键是舍弃了沿用多年的两次赶气时间相同的传统的两步赶气方法，通过使用不同的步骤中不同赶气时间，在杂质较多的时候，采用较长的赶气时间，在杂质较少时，则使用较少的赶时间，通过合理的搭配两次的赶气时间，使滞留层中储存的杂质能够很好的被试验结果的对比表一原来两步赶气法所得的外延片的电阻率(单位Q.cm)<table>tableseeoriginaldocumentpage5</column></row><table>表二本发明的赶气方法所得的外延片的电阻率(,<table>tableseeoriginaldocumentpage5</column></row><table>上表中参数的均匀性的计算公式为(最大值-最小值)xl00%/(最大值+最小值)。由上表可以看出，用本发明的方法所得到的外延片的电阻率的比常^见的赶气法生产的外延片的电阻率的均匀性大大提高了。用本发明获得的外延片的扩展电阻的平坦度和过渡区的陡峭度都用比传统的方法获得的外延片的要理想。本工艺不仅大幅度提高了电阻率的均匀性，而且减少了工艺时间，降低了生产成本。目前该工艺已经用于公司的大规模生产，在重掺As背封衬底上硅外延产品应用于国内多家客户，得到了用户的一致认可。图1是利用本发明的方法所生长的外延层的扩展电阻图;图2是利用过去的二步外延法生长外延层的扩展电阻图。具体实施方式下面结合实施例对本发明做进一步详细说明实施例11、衬底要求如下表。<table>tableseeoriginaldocumentpage6</column></row><table>2、外延参凄t外延层电阻率24±8%0cm，外延层厚度50±5%nm。3、采用的外延设备采用意大利LPE公司的PE2061外延炉，每炉可装6英英寸硅片14片。4、工艺过程4.1升温后HC1原位抛光；4.2第一次大流量H2冲洗赶气，时间是20分钟；4.3降温；4.4生长一层本征外延层。4.5第二次大流量H2冲洗赶气，时间是10分钟。4.6'进行第二阶段的生长，直到外延层所要求的厚度。实施例2本实施例与实施例的不同之处在于工艺4.2中的第一次用大流量Hz冲洗赶气的时间是30分钟；4.5中第二次用大流量H2冲洗赶气，时间是5分钟。实施例3本实施例与实施例的不同之处在于工艺4.2中的第一次用大流量H2冲洗赶气的时间是25分钟；4.5中第二次用大流量H2冲洗赶气，时间是7分钟。权利要求1、6英寸As背封衬底M0S器件外延片均匀性的控制方法，包括工艺步骤为HCL原位抛光一一第一次大流量的H2赶气_—降温一一生长本征层一一第二次大流量的H2赶气-生长剩余厚度的外延层的工艺方法，其特征在于第一次大流量的H2赶气的时间为20~30分钟，第二次大流量的H2赶气的时间为5~10分钟。全文摘要本发明公开了一种6英寸As背封衬底MOS器件外延片均匀性的控制方法。本方法是使用工艺步骤为HCL原位抛光——第一次大流量的H<sub>2</sub>赶气——降温——生长本征层——第二次大流量的H<sub>2</sub>赶气-生长剩余厚度的外延层的工艺方法，第一次大流量的H<sub>2</sub>赶气的时间为20～30分钟，第二次大流量的H<sub>2</sub>赶气的时间为5～10分钟。经过多次试验发现本发明所述的是最佳的赶气时间能有效控制自掺杂，提高外延片电阻率边缘均匀性。用本发明方法制得的外延片的扩展电阻的平坦度和过渡区的陡峭度都用比传统的方法获得的外延片的要理想。文档编号H01L21/20GK101123179SQ20071013944公开日2008年2月13日申请日期2007年9月18日优先权日2007年9月18日发明者薛宏伟申请人:河北普兴电子科技股份有限公司