专利名称：在半导体器件上形成电感器的方法
技术领域：
本发明涉及一种在半导体器件上形成电感器的方法。特别地，本发明涉 及这样一种在半导体器件上形成电感器的方法，所述方法能够有效地去除在 蚀刻用于形成所述电感器的层间绝缘膜期间内所产生的聚合物。
背景技术：
用于高频电路的互补金属氧化物半导体(CMOS)器件包括电感器，用 作集成在硅衬底上的无源器件。但是，在形成电感器期间，会产生不想要的 寄生电阻和寄生电容等，导致特征系数(characteristic coefficient, Q)即螺 旋电感器的主要特征因数降低。传统上，已经使用具有良好导电性的铜来获 取更高的Q齿数。特别地，使用铜来提供更厚的电感器金属膜以获得更低的 寄生电阻。在以铜制成电感器的情况下，使用嵌入式工艺处理电感器。在嵌入式工 艺中，在蚀刻层间绝缘膜而形成所谓的嵌入式结构之后，使用化学气相沉积 或者电镀方法将铜埋在嵌入式结构中。特别地，双嵌入式结构包括允许与下 层金属布线电连接的孔，以及形成有电感器主体的沟槽。在使用双嵌入式工艺形成铜电感器期间，将要埋入电感器金属的沟槽必 须具有更深的深度，以获得更高的电感器Q因数。用于形成深沟槽的工艺被 称为"超厚金属(UTM)蚀刻工艺"。由于UTM蚀刻工艺通常形成具有大 于等于3pm深度的沟槽，因此需要极长的蚀刻工艺时间，并且由于蚀刻工艺 气体的反应而形成大量的副产品。副产品通常包括聚合物，并且附着于形成 有沟槽的层间绝缘膜的内侧壁上。 一旦副产品被附着在层间绝缘膜上，就很
难通过普通的湿式清洗工艺去除该副产品。现在，参考图1A到图1E描述传统的UTM蚀刻工艺。 首先，如图1A所示，在具有预定的下层金属布线(未示出)的硅衬底 22上，顺序形成防蚀膜24、第一层间绝缘膜26，和硬掩模薄膜28。在这种 情况下，防蚀膜24和硬掩模薄膜28可以由氮化硅(SiN)膜制成，第一层 间绝缘膜26可以由氧化膜构成。接下来，在硬掩模薄膜28上形成第一光致抗蚀剂图案31。第一光致抗 蚀剂图案31用于形成一个孔，并且可以通过将光致抗蚀剂材料涂覆在硬掩 模薄聘28上并在被涂覆的光致抗蚀剂材料上执行光刻工艺来形成该第一光 致抗蚀剂图案31。通过使用第一光致抗蚀剂图案31作为蚀刻掩模，选择性蚀刻硬掩模薄 膜28以如图lB所示形成包括开口区域的硬掩模薄膜图案28a。通过硬掩模 薄膜图案28a暴露出一部分第一层间绝缘膜26 。接下来，去除第一光致抗蚀剂图案31，并且如图1C所示，在硬掩模薄 膜图案28a上形成第二层间绝缘膜36。第二层间绝缘膜36是将要掩埋电感 器金属的一层，并且具有大约大于或等于3pm的厚度。在第一层间绝缘膜 26的暴露部分和硬掩模薄膜图案28a上形成第二层间绝缘膜36。.如图1D所示，在第二层间绝缘膜36上形成第二光致抗蚀剂图案33。 第二光致抗蚀剂图案33用于形成沟槽，并且可以通过将光致抗蚀剂材料涂 覆在第二层间绝缘膜36上并在所涂敷的光致抗蚀剂材料上执行光刻工艺来 制备该第二光致抗蚀剂图案33。特别地，第二光致抗蚀剂图案33的开口区 域优选配置为包括硬掩模薄膜图案28a的开口区域。此后，通过使用第二光致抗蚀剂图案33作为蚀刻掩模来选择性蚀刻第 二层间绝缘膜36，以便形成如图1E所示的沟槽40。随着沟槽40的形成， 硬掩模薄膜图案28a的表面被暴露出来。然后，通过在蚀刻沟槽40之后蚀 刻第一层间绝缘膜26，形成孔50。在蚀刻第一层间绝缘膜26以形成孔50 的过程中，在形成沟槽40之后所暴露出的硬掩模薄膜图案28a被用作蚀刻 掩模。继续蚀刻第一层间绝缘膜26直到暴露出防蚀膜24的表面。同时，在形成沟槽40和孔50的过程中，更特别地，在蚀刻厚的第二层 间绝缘膜36和第一层间绝缘膜26的过程中，如图1E所示，产生了大量的
聚合物。图2A和图2B示出扫描电子显微镜(SEM)所捕获的图像，用于说明 在形成沟槽40之后衬底的横截面。从附图中可以观察到，在蚀刻工艺期间 产生了大量的聚合物41。更特别地，图2A示出了在形成沟槽40之后立即 捕获到的图像，并且从图2A的虚线椭圆A中可以看到聚合物41附着在层 间绝缘膜36的内部侧壁上。传统上，使用灰化和清洗工艺来去除残留在层 间绝缘膜26的内部侧壁上的聚合物41。但是，在UTM蚀刻工S期间产生 聚合物的情况下，它们是在很长处理时间内大量累积下来的，因此使用普通 的灰化和清洗工艺无法轻易地去除它们。作为参考，图2B示出在经过灰化 和清洗工艺之后，从内部侧壁去除了附着在层间绝缘膜的内部侧壁上的聚合 物41的状态(参见虚线椭圆B)。在将电感器金属埋入沟槽时，残留在层间绝缘膜上无法被去除的聚合物 干扰了电感器金属的吸附，并且会造成金属和布线之间的接触不良。甚至， 如图2B所示，如果聚合物没有被完全去除并且在随后的工艺中脱落，那么 它们会成为工艺室中的污染物，或者会在落入半导体衬底的任一区域时造成 不期望的瑕疵。发明内容有鉴于此，本发明旨在提供一种在半导体器件中形成电感器的方法，其 基本上消除了由于现有技术的限制和缺点而造成的一个或多个问题。本发明的目的在于提供一种在半导体器件中形成电感器的方法，该方法 可以有效的去除在UTM蚀刻工艺期间所产生的大量聚合物。将在随后的详细说明中部分地提出本发明的额外的优点、目的和特征， 并且对本领域技术人员而言，上述优点、目的和特征将在随后的审查中变得 明显或者通过对本发明的实践中得到了解。通过说明书和权利要求以及所附 附图中所特别指出的结构可以实现和获得本发明的目的和其它优点。为了实现这些目的和其它优点并且根据本发明的目的，如在此具体而广泛描述的，提供一种在半导体器件中形成电感器的方法，该方法包括在硅半导体衬底上顺序形成防蚀膜，第一层间绝缘膜，以及第一硬掩模薄膜；选 择性蚀刻所述第一硬掩模薄膜以形成第一孔；在所述第一硬掩模薄膜上形成
第二层间绝缘膜；在所述第二层间绝缘膜上形成第二硬掩模薄膜；在所述第 二硬掩模薄膜上形成光致抗蚀剂图案，该光致抗蚀剂图案具有用于形成沟槽 的开口；通过使用光致抗蚀剂图案作为蚀刻掩模来去除部分所述第二硬掩模 薄膜和部分所述第二层间绝缘膜，以在所述第二层间绝缘膜上形成第一沟 槽；通过灰化和清洗工艺去除所述光致抗蚀剂图案和在所述第一沟槽中产生 的聚合物；通过使用所述第二硬掩模薄膜作为蚀刻掩模来蚀刻所述第二层间 绝缘膜，直到所述第一硬掩模薄膜被暴露出来，以在所述第二层间绝缘膜上 形成第二沟槽，随后，通过使用所述第一硬掩模薄膜和所述第二硬掩模薄膜 作为蚀刻掩模来蚀刻所述第一层间绝缘膜，直到所述防蚀膜被暴露出，以在 所述第一层间绝缘膜上形成第二孔；以及去除在所述第二沟槽和所述第二孔 中产生的聚合物。。可以理解的是，对于本发明的以上概括性说明以及随后的具体说明都是 示例性和解释性的，并且意在提供对于请求保护的本发明的进一步解释。
所包含的附图提供了对本发明进一步的理解，并且并入说明书中而组成 本申请的一部分，在附图中示出了本发明的实施例并与说明书一起用于解释 本发明的原理。附图中图1A到图1E是示出了根据一个典型实施例的传统超厚金属(UTM) 蚀刻工艺的截面图。图2A和图2B是扫描电子显微镜所捕获的图像，示出了根据一个典型实 施例在层间绝缘膜中形成的嵌入式结构中所产生的聚合物。图3A到图3E是示出根据本发明一个典型实施例的UTM蚀刻工艺的截面图。
具体实施方式
将对本发明的典型实施例做详细说明，在附图中示出了这些实施例的实 例。在任何可能的地方，在整个附图中将使用相似的参考标号指代相同或相 似的部分。在下文中，将参考附图来描述根据本发明典型实施例在半导体器件中形
图3A到图3E是示出根据本发明在半导体器件上形成电感器的方法的截 面图。如图3A所示，在硅半导体衬底220上顺序形成防蚀膜240、第一层间 绝缘膜260、具有孔280a的第一硬掩模薄膜280,和第二层间绝缘膜360， 所述硅半导体衬底220上可以形成有预定的半导体电路器件(例如，晶体管、 多层金属布线等)。上述成分膜的形成与图1A到图1C中所示的现有技术相 似，因此将省略其详细描述。第二硬掩模薄膜380可以在具有上述成分膜的合成结构上形成，并且更 特别地，可以在第二层间绝缘膜360上形成。接下来，在第二硬掩模薄膜380 上形成预定光致抗蚀剂图案3卯，其具有用于形成沟槽的开口 390a。这里， 用于形成沟槽的开口 390a的宽度比在第一硬掩模薄膜280中形成的孔280a 的宽度宽。如图3B所示，可以通过使用光致抗蚀剂图案390作为蚀刻掩模来顺序 蚀刻第二硬掩模薄膜380和第二层间绝缘膜360。因此，第一沟槽400a在第 二层间绝缘膜360中形成。优选地，当第一沟槽400a具有深度h时，深度h 大约为第二层间绝缘膜360厚度的一半。在形成第一沟槽400a的蚀刻过程 中，会在第一沟槽400a的内壁上形成聚合物410a，即，会在第二层间绝缘 膜360暴露出的内部侧壁上形成聚合物410a。但是，由于在形成第一沟槽 400a的蚀刻工艺上所花费的时间仅相当于现有技术中所用时间的大约一半， 因此，所产生的副产品仅是现有技术中的大约一半。更具体地，当执行UTM 蚀刻工艺使得第二层间绝缘膜360具有大约3pm的厚度时，可以通过使用氧 气等离子体的普通灰化工艺和湿式清洗工艺来完全地去除在形成具有大约 1.5)im深度的第一沟槽400a时所产生的聚合物。因此，在形成第一沟槽400a 之后立即执行灰化和清洗工艺，以便完全去除聚合物410a。由于可以采用氧气等离子体灰化工艺和湿式清洗工艺来去除聚合物 410a，因此如图3C所示，可以在去除聚合物410a的同时去除光致抗蚀剂图 案390。因此，有必要形成额外的蚀刻掩模，以便在第二层间绝缘膜360中 获得想要的双嵌入式结构。但是，当在第二层间绝缘膜360上再次形成光致 抗蚀剂图案以便获得额外的蚀刻掩模时，会出现掩模对准误差，由此难以形
成一种光致抗蚀剂图案，其开口能精确地与第一沟槽400a重合。考虑到上 述问题，根据本发明，在第二层间绝缘膜360上形成第二硬掩模薄膜380， 以便将第二硬掩模薄膜380用作蚀刻掩模。如图3D所示，通过使用第二硬掩模薄膜380作为蚀刻掩模，第二层间 绝缘膜360的暴露区域可以被蚀刻，直到第一硬掩模薄膜280被暴露出来， 以形成第二沟槽400b。在形成第二沟槽400b的蚀刻工艺之后，可以蚀刻通 过在第一硬掩模薄膜280内形成的孔280a所暴露出的那一部分第一层间绝 缘膜260。在形成第二孔500的蚀刻工艺中，第一硬掩模薄膜280和第二硬 掩模薄膜380可以被用作蚀刻掩模。换言之，在形成孔500的蚀刻工艺中， 第二层间绝缘膜360可以由第二硬掩模薄膜380来保护。特别地，在形成第二沟槽400b和第二孔500的蚀刻工艺中，优选使用 具有大蚀刻选择比(etching selectivity)(第一和第二层间绝缘膜260、 360 对第一和第二硬掩模薄膜280、 380的蚀刻选择比)的蚀刻配方。为此，第 一和第二硬掩模薄膜280、 380优选由氮化硅膜制成，第一和第二层间绝缘 膜260、 360优选由氧化硅膜形成。当从氧化硅膜到氮化硅膜的蚀刻选择范 围定义了值a时，蚀刻配方设置为值a(即，氧化硅膜的蚀刻率/氮化硅膜 的蚀刻率)优选大于l，并且更优选地，至少大于等于IO。同时，即使第一和第二硬掩模薄膜280、 380的蚀刻率比第一和第二层 间绝缘膜260、 360的蚀刻率小，第一和第二硬掩模薄膜280、 380也可以在 蚀刻第一和第二层间绝缘膜260、 360的同时被蚀刻。因此，如果第一和第 二硬掩模薄膜280、 380形成合适的厚度，那么在蚀刻工艺期间第一和第二 层间绝缘膜260、 360就会有损坏的危险。因此，当第一层间绝缘膜260具 有厚度T1、第二层间绝缘膜360具有厚度T2、第一沟槽400a具有厚度h、 第一硬掩模薄膜280具有厚度tl并且第二硬掩模薄膜380具有厚度t2时， 优选地，厚度tl至少是大于等于Tl/a的值，厚度t2至少是大于等于(T2-h+Tl) /a的值。即使在形成第二沟槽400b和第二孔500的蚀刻工艺期间，仍然会产生 聚合物410b，并且所产生的聚合物410b附着在第二层间绝缘膜360或者第 一层间绝缘膜260的暴露出的内部侧壁上。因此，可以执行使用氧气等离子 体的灰化工艺和/或湿式清洗工艺来完全去除聚合物410b。这里，由于与现
有技术相比，层间绝缘膜的蚀刻处理时间被縮短了，因此仅存在可以被普通灰化和清洗工艺完全去除的少量的聚合物410b。图3E示出在执行灰化和清 洗工艺后聚合物410b被完全去除的状态。此后，可以选择性地去除通过第二孔500所暴露出的那一部分防蚀膜 240,并且将导电材料(即铜)埋入第二孔500和沟槽400b内，以最终形成 电感器。从上述描述可以很清楚，利用根据本发明的电感器形成方法，即使使用 普通灰化和湿式清洗工艺也可以有效地去除在UTM蚀刻工艺期间形成沟槽 的过程中所产生的聚合物。结果，本发明可以具有消除任何由剩余的聚合物 所造成的工艺瑕疵(例如，金属的接触不良、在随后工艺中工艺室的污染物 等)以及去除剩余聚合物的效果。对于本领域技术人员显而易见的是，在不脱离所附权利要求书所定义的 与本发明一致的精神和范围下，可以对本发明作出各种修改和变化。
权利要求
1.一种在半导体器件中形成电感器的方法，所述方法包括在硅半导体衬底上顺序形成防蚀膜、第一层间绝缘膜、以及第一硬掩模薄膜；选择性蚀刻所述第一硬掩模薄膜以形成第一孔；在所述第一硬掩模薄膜上形成第二层间绝缘膜；在所述第二层间绝缘膜上形成第二硬掩模薄膜；在所述第二硬掩模薄膜上形成光致抗蚀剂图案，所述光致抗蚀剂图案具有用于形成沟槽的开口；通过使用所述光致抗蚀剂图案作为蚀刻掩模来去除部分所述第二硬掩模薄膜和部分所述第二层间绝缘膜，以在所述第二层间绝缘膜上形成第一沟槽；去除所述光致抗蚀剂图案和在所述第一沟槽中产生的聚合物；通过使用所述第二硬掩模薄膜作为蚀刻掩模来蚀刻所述第二层间绝缘膜，直到所述第一硬掩模薄膜被暴露出来，以在所述第二层间绝缘膜上形成第二沟槽，随后，通过使用所述第一硬掩模薄膜和所述第二硬掩模薄膜作为蚀刻掩模来蚀刻所述第一层间绝缘膜，直到所述防蚀膜被暴露出，以在所述第一层间绝缘膜上形成第二孔；以及去除在所述第二沟槽和所述第二孔中产生的聚合物。
2. 根据权利要求1所述的方法，其中所述第二层间绝缘膜具有大于等于 3pm的厚度。
3. 根据权利要求1所述的方法，其中所述第一硬掩模薄膜和所述第二硬 掩模薄膜由氮化硅膜制成，所述第一层间绝缘膜和所述第二层间绝缘膜是由 氧化硅膜制成。
4. 根据权利要求3所述的方法，其中所述第二层间绝缘膜和所述第一层 间绝缘膜的蚀刻使用一蚀刻配方，在该蚀刻配方中氧化硅膜与氮化硅膜的蚀 刻选择比为值a，并且该值a至少大于等于10。
5. 根据权利要求4所述的方法，其中，当所述第一层间绝缘膜具有厚度 Tl，所述第二层间绝缘膜具有厚度T2，所述第一沟槽具有深度h，所述第一 硬掩模薄膜具有厚度tl，以及所述第二硬掩模薄膜具有厚度t2时，所述厚度tl至少是大于等于Tl/a的值，并且所述厚度t2至少是大于等于(T2-h+Tl) /a的值。
全文摘要
一种在半导体器件上形成电感器的方法，包括在硅半导体衬底上顺序形成防蚀膜、第一层间绝缘膜和具有第一孔的第一硬掩模薄膜；在第一硬掩模薄膜上形成第二层间绝缘膜；在第二层间绝缘膜上形成第二硬掩模薄膜；在第二硬掩模薄膜上形成具有用于形成开口的沟槽的光致抗蚀剂图案；去除部分第二硬掩模薄膜和部分第二层间绝缘膜，在第二层间绝缘膜上形成第一沟槽；去除光致抗蚀剂图案和第一沟槽中产生的聚合物；蚀刻第二层间绝缘膜，暴露出第一硬掩模薄膜，在第二层间绝缘膜上形成第二沟槽，蚀刻第一层间绝缘膜，暴露出防蚀膜，在第一层间绝缘膜上形成第二孔；去除第二沟槽和第二孔中产生的聚合物。该方法有效去除UTM蚀刻工艺期间产生的大量聚合物。
文档编号H01L21/768GK101118872SQ200710138239
公开日2008年2月6日 申请日期2007年7月31日 优先权日2006年7月31日
发明者郑石源, 黃祥逸 申请人:东部高科股份有限公司