专利名称：：一种晶圆级芯片尺寸封装的线路及其利记博彩app
技术领域：
：本发明涉及线路图案的设计及制作，尤其涉及一种晶圆级芯片尺寸封装的线路及其利记博彩app。
背景技术：
：随着IC芯片的功能与高度集成的需求越来越大，同时又有向更小型电子及光学器件发展的要求，因此，目前半导体封装产业正向晶圆级芯片尺寸封装方向发展。传统的封装技术如引线结合法、自动带载结合法(TAB)、倒装芯片，都具有各自的缺点。在引线结合法和自动带载结合法中，半导体封装的尺寸要远大于芯片的原始尺寸。倒装芯片封装通过芯片的导电焊料凸起将电子元件面向下，使电路侧朝下，安装在基板/承载体上直接电连通，倒装芯片封装由于晶圆和基板之间大的热膨胀失配，会引起焯球结合处的破裂。芯片尺寸封装可以在单个芯片上直接进行封装；也可以在整片晶圆上进行封装后，再把封装完的晶圆切割得到封装了的芯片；后一种称为晶圆级芯片尺寸封装(WLCSP)。晶圆级芯片尺寸封装通常是把半导体芯片上外围排列的焊垫通过再分布过程分布成面阵排列的大量金属焊球，有时被称为焊料凸起。在WLCSP表面的焊接凸起直径上更大，凸起之间间距更远，因此WLCSP的印刷电路板组装相应地更为结实。WLCSP技术与其他封装类型相比，具有更优越的电性能和更低的制造成本。WLCSP技术不同于传统的切割、芯片粘贴、引线键合、模塑的封装流程，在结束前端晶圆制作流程的晶圆上直接完成所有的操作。在封装过程中再将芯片从晶圆上分离，从而WLCSP可以实现与芯片尺寸相同的最小的封装体积。WLCSP技术的出现确保大规模集成电路在高性能、高可靠性的前提下实现芯片的最小尺寸封装，接近裸芯片的尺寸，而相对成本却更低，因此符合电子产品小型化的发展潮流，是极具市场竞争力的高密度封装形式。典型的WLCSP的线路设计方法是，先确定焊垫15的设计位置，再确定焊盘55的设计位置，最后设计出连接焊垫15和焊盘55的引线35。通过焊盘55之间的引线35的宽度值是一致的。尽管宽度一致的引线35比较美观，但是随着锡球之间距离越来越短，以及焊盘55和引线35之间距离的减少，在设计和制作线路图案时比较困难，特别是在金属沉积时，会大大增加金属间连接的可能性。图3所示的线路图案，两个焊盘55之间的间距决定整个封装的面积，如果焊盘55大小不变，需要减少焊盘55之间的距离，那么只有减少焊盘55与引线35之间的距离。但是，直接这样做的后果是可能会在制作线路时发生金属间的短路。
发明内容本发明的目的是提供一种晶圆级芯片尺寸封装的线路及利记博彩app，通过改变线路设计，有效解决线路制作的困难，大大消除线路短路的可能性。本发明的目的通过以下技术方案来实现一种晶圆级芯片尺寸封装的线路，线路包括引线和焊盘，其特征在于:在引线上设计一补偿图形，方向正对于相邻焊盘，补偿图形的形状与相邻焊盘的形状相匹配；或者在焊盘上设置一补偿图形，方向正对于相邻引线，补偿图形的形状与相邻引线的形状相匹配。进一步地，上述的一种晶圆级芯片尺寸封装的线路，所述引线上的补偿图形是一向内的圆弧型的图形，或者是一向内凹的梯形型的图形，或者是一向内的矩形型的图形。更进一步地，上述的一种晶圆级芯片尺寸封装的线路，所述焊盘上的补偿图形是一圆弧型的图形。再进一步地，一种晶圆级芯片尺寸封装的线路的利记博彩app，其特征在于在设计线路图案和补偿图形完成后，先在底部基材上生成一层全面的金属层，之后涂上光刻胶生成所需图案，然后沉积金属和去除光阻及底面金属，做出最终线路。再进一步地，上述的一种晶圆级芯片尺寸封装的线路的利记博彩app，所述线路包括引线和焊盘，均采用金属材料，为铜或铝镍中的一种。再进一步地，上述的一种晶圆级芯片尺寸封装的线路的利记博彩app，所述线路的厚度为110um。本发明技术方案的突出的实质性特点和显著的进步主要体现在本发明晶圆级芯片尺寸封装的线路及其利记博彩app。首先根据要求，设计出相应的线路图案。当发现引线和焊盘间距过小，即不符合间距设计规范时，在原来的线路图案上添加设计出补偿图形，以增加引线和焊盘的间距，使其满足设计规范。制作线路时，先在底部基材上生成一层全面的金属层，之后涂上光刻胶，用图象转移技术，在金属层上生成所需图案，然后用沉积金属和去除光阻及底面金属的方法，最终做出线路。与现有设计技术相比，本发明有效解决因线距过小而造成线路制作时的困难，减少焊接锡球间的设计距离，社会经济效益显著，具有极好的应用前景。下面结合附图对本发明技术方案作进一步说明图l:晶圆级芯片尺寸封装结构的截面图；图2:图l封装结构的表面线路示意图；图3:现有技术的线路图案；图4、图5、图6和图7:本发明设有不同补偿图形的线路图案。图中各附图标记的含义见下表:<table>tableseeoriginaldocumentpage6</column></row><table>具体实施方式图1所示的封装结构基于ShdlOC技术，为典型的晶圆级芯片尺寸封装。制作时，首先将具有空腔的玻璃5和具有焊垫15的芯片主体20排列粘连，然后依序实施研磨、等离子蚀刻及切割等，得到硅倾斜剖面或沟道，将焊垫15的部分露出，在底部基材40上做出线路，线路包括引线和焊盘。如图2晶圆级芯片尺寸封装线路，引线35连接焊垫15和焊盘55。连接焊垫15上的引线35完全覆盖住焊垫15，焊盘55和引线35之间有一定的间距。图3为一般晶圆级芯片尺寸封装的线路图案，线路一般由引线35和焊盘55组成。为防止金属间短路，在设计线路时，引线35和焊盘55之间保留一定的间距。当发现设计出的引线35和焊盘55间距过小，即不符合间距设计规范时，在原来的线路图案上添加设计出一补偿图形。如图4，正对焊盘55的引线35上，设计一向内的圆弧型补偿图形60。此圆弧型补偿图形60用以增加引线35和焊盘55的间距，使其满足设计规范。当然，也可以设计其他的补偿图形以符合各种要求，如图5和图6。图5，正对焊盘55的引线35上，设计一向内的梯形型补偿图形65。图6，正对焊盘55的引线35上，设计一向内的矩形型补偿图形70。这种做法的优点是在焊盘55或锡球30间距减少的情况下，仍能较好保证焊盘55和引线35之间的距离，而不会引起线路制作困难，同时，也不会对线路性能造成影响。图7，正对引线35的焊盘55上，设计一圆弧型补偿图形75。在不改变引线35图案的情况下，在焊盘55上设计一补偿图形，这样也可以使在减少焊盘55或锡球30间距的情况下，保证焊盘55和引线35之间的距离，而不会导致线路制作困难，同时，也不会对线路性能造成影响。晶圆级芯片尺寸封装的线路的利记博彩app是，在设计线路图案和补偿图形(补偿图形如图4正对焊盘55的引线35上一向内的圆弧型补偿图形60，图5正对焊盘55的引线35上一向内的梯形型补偿图形65，图6正对焊盘55的引线35上一向内的矩形型补偿图形70，图7正对引线35的焊盘55上一圆弧型补偿图形75)完成后，先在底部基材上生成一层全面的金属层，之后在其上涂上光刻胶，利用图象转移技术，将设计的线路图案从模板上转移到在金属层上，以此生成所需线路图案；线路图案包括引线35和焊盘55，然后用沉积金属和去除光阻及底面金属的方法，最终做出线路。线路采用金属材料，为铜或铝镍中的一种。金属线路的厚度为lIO腿。如上所述，本发明可有效解决因线距过小而造成线路设计和制作时的困难；同时，也可减少焊接锡球间的设计距离。需说明的是，本发明不限于上述的实施例，同样适用于ShellOP和ShellUT封装。其封装工艺与ShellOC类似，故不作重复描述。综上可以表明，本发明晶圆级芯片尺寸封装的线路及其利记博彩app，根据要求设计出相应的线路图案，当发现引线和焊盘间距过小，即不符合间距设计规范时，在原来的线路图案上添加设计出补偿图形，以增加引线和焊盘的间距，使其满足设计规范要求。本发明有效解决因线距过小而造成线路制作时的困难，减少焊接锡球间的设计距离，社会经济效益十分显著，应用前景看好。以上仅是本发明的具体应用范例，对本发明的保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。权利要求1.一种晶圆级芯片尺寸封装的线路，线路包括引线(35)和焊盘(55)，其特征在于在引线(35)上设置一补偿图形，方向正对于相邻焊盘(55)；或者在焊盘(55)上设置一补偿图形，方向正对于相邻引线(35)。2.根据权利要求l所述的一种晶圆级芯片尺寸封装的线路，其特征在于所述引线(35)上的补偿图形是一向内的圆弧型的图形(60)，或者是一向内凹的梯形型的图形(65)，或者是一向内的矩形型的图形(70)。3.根据权利要求l所述的一种晶圆级芯片尺寸封装的线路，其特征在于所述焊盘(55)上的补偿图形是一圆弧型的图形(75)。4.权利要求l所述的一种晶圆级芯片尺寸封装的线路的利记博彩app，其特征在于先在底部基材(40)上生成一层全面的金属层(35)，之后涂上光刻胶生成所需图案，然后沉积金属和去除光阻及底面金属，做出最终线路。5.根据权利要求4所述的一种晶圆级芯片尺寸封装的线路的利记博彩app，其特征在于所述线路采用金属材料，是铜或铝镍中的一种。6.根据权利要求4所述的一种晶圆级芯片尺寸封装的线路的利记博彩app，其特征在于所述线路的厚度为110um。全文摘要本发明涉及晶圆级芯片尺寸封装的线路及其利记博彩app，线路包括引线和焊盘，在引线上设置一补偿图形，方向正对于相邻焊盘；或者在焊盘上设置一补偿图形，方向正对于相邻引线。制作线路时，先在底部基材上生成一层全面的金属层，之后涂上光刻胶生成所需图案，然后用沉积金属和去除光阻及底面金属的方法，最终做出线路。与现有设计技术相比，本发明有效解决因线距过小而造成线路设计和制作时的困难；同时，也可减少焊接锡球间的设计距离，社会经济效益显著，应用前景看好。文档编号H01L23/48GK101150103SQ20071013402公开日2008年3月26日申请日期2007年10月18日优先权日2007年10月18日发明者俞国庆,徐琴琴,蔚王,王文龙,虞国平申请人:晶方半导体科技(苏州)有限公司