薄膜晶体管、像素结构及其制造方法

专利名称：薄膜晶体管、像素结构及其制造方法
技术领域：
本发明是有关于一种主动元件与像素结构及其制造方法，且特别是有关
于一种薄膜晶体管与高开口率(apertureratio)的像素结构及其制造方法。
背景技术：
现今社会多媒体技术相当发达，多半受惠于半导体元件与显示设备的进 步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等 优越特性的液晶显示器已逐渐成为市场的主流。
一般而言，液晶显示器主要是由一主动元件阵列基板、 一彩色滤光基板 以及一夹于两者之间的液晶层所构成。图1A是现有技术主动元件阵列基板的 示意图，图1B是沿图1A的A-A'剖面线的剖面示意图。请同时参考图1A与 图1B，现有技术主动元件阵列基板100主要是由一基板102、多条扫描线104、 多条数据线106与多个像素结构P1 (图1A仅绘示出一个像素结构P1)所构 成。扫描线104、数据线106与像素结构P1皆配置于基板102上，且像素结 构Pl会与扫描线104以及数据线106电性连接。
详细地说，像素结构P1主要是由一主动元件110与一像素电极120所构 成。像素电极120可通过一接触窗开口 (contact window) Cl而与主动元件 110电性连接。由图IB可知，现有技术主动元件110为一底栅极(bottom gate) 结构，其主要包括一栅极110g、 一栅绝缘层110i、 一通道层110c、 一欧姆接 触层llOrn、 一源极110s与一漏极110d。此夕卜，保护层112覆盖主动元件110， 且保护层112具有一暴露出部分漏极U0d的接触窗开口 Cl。如此一来，位 于保护层112上的像素电极120可经由该接触窗开口 Cl而与漏极110d电性 连接。实际操作时，开关信号可通过扫描线104的传递而将主动元件110开 启，在主动元件110开启后，显示信号可通过数据线106而传递至像素电极 120中。
值得注意的是，主动元件110的导电效能是与通道层110c的长度L以及 宽度W成正相关。为了提升主动元件110的导电效能而增加通道层110c的长 度L或/及宽度W，这会使主动元件110于基板102上所占用的面积增加，进 而使像素结构P1的开口率(aperture ratio)下降。

发明内容
有鉴于此，本发明的目的是提供一种薄膜晶体管的制造方法，其可制造
出元件特性良好的薄膜晶体管。
本发明的一目的是提供一种薄膜晶体管，其具有良好的元件特性。— 本发明的一目的是提供一种像素结构的制造方法，其可有效制造出高开
口率的像素结构。
本发明的一目的是提供一种像素结构，以解决现有技术像素结构有开口 率不佳的问题。
为达上述或是其他目的，本发明提出一种薄膜晶体管的制造方法，其包 括下列步骤首先，提供一基板，并于基板上形成一源极。接着，形成第一 绝缘图案层，以覆盖部分的源极与基板。第一绝缘图案层具有一覆盖层与第 一侧护壁。第一侧护壁延伸于源极两侧的基板上，而覆盖层覆盖部分的源极， 且覆盖层与第一侧护壁形成一暴露出部分源极的开口。然后，于第一绝缘图 案层上依序形成一栅极图案层与第二绝缘图案层，且栅极图案层与第二绝缘 图案层围绕开口。接着，于开口内的栅极图案层侧缘上形成一第二侧护壁。 然后，于开口内形成一通道层，覆盖第二侧护壁与源极。之后，于通道层与 第二绝缘图案层上形成一保护层。保护层具有一接触窗开口，以暴露出部分 的通道层。接着，于暴露出的通道层上形成一漏极。
在本发明的一实施例中，上述在形成源极时还包括于源极上形成一第一 欧姆接触层。
在本发明的一实施例中，上述在形成保护层后还包括于通道层暴露出的 表面形成第二欧姆接触层。
在本发明的一实施例中，上述形成第二欧姆接触层的步骤包括下列步骤-首先，以保护层为掩膜对通道层暴露出的表面进行一掺杂步骤。接着，对通 道层进行一退火工艺，以形成第二欧姆接触层。
在本发明的一实施例中，上述栅极图案层与第二绝缘图案层是一起形成。
在本发明的一实施例中，上述基板上延伸于源极两侧的第一绝缘图案层 厚度，以远离源极的方向渐縮。
在本发明的一实施例中，上述第二侧护壁的厚度，以朝向开口中心的方 向渐缩。
本发明提出一种薄膜晶体管，其适于配置于一基板上，本发明的薄膜晶 体管包括一源极、第一绝缘图案层、 一栅极图案层、第二绝缘图案层、第二 侧护壁、 一通道层、 一保护层与一漏极。源极配置于基板上，而第一绝缘图 案层覆盖部分的源极与基板。第一绝缘图案层具有一覆盖层与一第一侧护壁。 第一侧护壁延伸于源极两侧的基板上，而覆盖层覆盖部分的源极，且覆盖层 与第一侧护壁围绕出一暴露出部分源极的幵口。此外，栅极图案层与第二绝 缘图案层依序配置于栅极图案层上，而栅极图案层与第二绝缘图案层围绕开 口，并暴露出部分的源极。上述的第二侧护壁围绕于开口内并盖住栅极图案 层的侧缘，而通道层配置于开口内的第二侧护壁与源极上。保护层配置于通 道层与第二绝缘图案层上，其中保护层具有一接触窗开口，以暴露出部分的 通道层。漏极配置于暴露出的通道层上。
在本发明的一实施例中，上述的薄膜晶体管还包括第一欧姆接触层，其 配置于源极与通道层之间。
在本发明的一实施例中，上述的薄膜晶体管还包括第二欧姆接触层，其
位于通道层与漏极之间。
在本发明的一实施例中，上述基板上位于源极两侧的第一绝缘图案层厚 度，以远离源极的方向渐縮。
在本发明的一实施例中，上述第二侧护壁的厚度，以朝向开口中心的方 向渐縮。
本发明提出一种像素结构的制造方法，其包括下列步骤首先，提供一
基板，并于基板上形成一源极。接着，形成第一绝缘图案层，以覆盖部分的
源极与基板。第一绝缘图案层具有一覆盖层与第一侧护壁。其中，第一侧护
壁延伸于源极两侧的基板上，以覆盖层覆盖部分的源极，且覆盖层与第一侧
护壁形成一暴露出部分源极的开口。然后，于第一绝缘图案层上依序形成一
栅极图案层与第二绝缘图案层，以覆盖栅极图案层与基板，且栅极图案层与
第二绝缘图案层围绕开口。接着，至少于开口内的栅极图案层侧缘上，形成
第二侧护壁。然后，于开口内形成一通道层，以覆盖第二侧护壁与源极。之
后，于通道层与第二绝缘图案层上形成一保护层，其中保护层具有一接触窗
开口，以暴露出部分的通道层。接着，于保护层上形成一像素电极，并于接
触窗开口内形成一漏极，其中像素电极与漏极电性连接。
在本发明的一实施例中，上述的像素电极与漏极的材料包括铟锡氧化物 或铟锌氧化物。
在本发明的一实施例中，上述在形成源极时还包括于源极上形成第一欧 姆接触层。
在本发明的一实施例中，上述在形成保护层后还包括于通道层暴露出的 表面形成第二欧姆接触层。
在本发明的一实施例中，上述形成第二欧姆接触层的步骤包括首先， 以保护层为掩膜对通道层暴露出的表面进行一掺杂步骤。接着，对通道层进 行一退火工艺，以形成第二欧姆接触层。
在本发明的一实施例中，上述基板上延伸于源极两侧的第一绝缘图案层
厚度，以远离源极的方向渐縮。
在本发明的一实施例中，上述第二侧护壁的厚度，以朝向开口中心的方 向渐缩。
在本发明的一实施例中，上述于形成源极时还包括于基板上形成一与源 极电性连接的数据线。
在本发明的一实施例中，上述于形成栅极图案层时还包括于基板上形成 一与栅极图案层电性连接的扫描线。
本发明提供一种像素结构，其适于配置于一基板上，本发明的像素结构 包括一源极、第一绝缘图案层、 一栅极图案层、第二绝缘图案层、第二侧护 壁、 一通道层、 一保护层、 一像素电极与一漏极。源极配置于基板上，而第 一绝缘图案层覆盖部分的源极与基板。第一绝缘图案层具有一覆盖层与第一 侧护壁。第一侧护壁延伸于源极两侧的基板上，而覆盖层覆盖部分的源极， 且覆盖层与第一侧护壁围绕出一暴露出部分源极的开口。此外，栅极图案层 与第二绝缘图案层依序配置于第」绝缘图案层上，且栅极图案层与第二绝缘 图案层围绕开口。另外，第二侧护壁配置于开口内的栅极图案层侧缘上。上 述的通道层配置于开口内的第二侧护壁与源极上。保护层配置于通道层与第 二绝缘图案层上，其中保护层具有一接触窗开口，以暴露出部分的通道层。 上述的像素电极与漏极分别配置于保护层上与接触窗开口内，其中像素电极 与漏极彼此电性连接，且漏极与通道层电性连接。
在本发明的一实施例中，上述的第一欧姆接触层，至少配置于源极与通 道层之间。
在本发明的一实施例中，上述的第二欧姆接触层，位于通道层与漏极之间。
在本发明的一实施例中，上述基板上延伸于源极两侧的第一绝缘图案层 厚度，以远离源极的方向渐縮。
在本发明的一实施例中，上述第二侧护壁的厚度，以朝向开口中心的方
向渐缩。
在本发明的一实施例中，上述的像素结构还包括一数据线，其配置于基 板上并与源极电性连接。
在本发明的一实施例中，上述的像素结构还包括一扫描线，其配置于基 板上并与栅极图案层电性连接。
本发明的薄膜晶体管与像素结构的制造方法是通过控制栅极与第二绝缘 层的厚度，以改变第二侧护壁上的通道层长度。因此，通过适当调整通道层 长度能使本发明薄膜晶体管能有良好的传导能力，且无须多占用基板上的面 积。因此，本发明像素结构的开口率也可有效提升。


图1A是现有技术主动元件阵列基板的示意图。
图1B是沿图1A的A-A'剖面线的剖面示意图。
图2A是本发明像素结构第一实施例的示意图。
图2B是图2A沿B-B'剖面线的剖面示意图。
图2C是图2A沿C-C'剖面线的剖面示意图。
图3A 图3F是本发明像素结构第一实施例的制造流程上视图。
图4A 4G是本发明像素结构第一实施例的制造流程剖面示意图。
图5A 5F是本发明像素结构第二实施例的制造流程上视图。
图6A 6G是本发明像素结构第二实施例的制造流程剖面示意图。
附图标号
100、 200、 300:主动元件阵列基板 102、 202:基板 104、 204、 204，扫描线 106、 206:数据线
110:主动元件 110c、 210C:通道层
110d、 210d:漏极 110g:栅极
110i:栅绝缘层 110m:欧姆接触层
110s、 210s:源极
112、 210p:保护层 210i:第一绝缘图案层 210j:第二绝缘图案层 210w:第一侧护壁
120、 220:像素电极
210g:栅极图案层 210m:第一欧姆接触层
210w':第二侧护壁
212:覆盖层
Cl、 C3、 C5:接触窗开口
C2、 C4:开口
Cst、 Cst':储存电容器
L、 LI:薄膜晶体管通道长度
Pl、 P2:像素结构
Tl、 T2:薄膜晶体管
W:薄膜晶体管通道宽度
具体实施例方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较 佳实施例，并配合附图，作详细说明如下。 第一实施例
图2A是本发明主动元件阵列基板第一实施例的示意图，而图2B是图2A 的B-B'剖面线的剖面示意图。请同时参考图2A与图2B，根据本发明的实施 例，主动元件阵列基板200主要是由一基板202、多条扫描线204、多条数据 线206与多个像素结构P2所构成。像素结构P2阵列形成于基板202上，且 扫描线204与数据线206可划分出像素结构P2的所在位置。具体而言，像素 结构P2主要是由一薄膜晶体管T1与一像素电极220所构成。由图2A可知， 扫描线204与数据线206可通过薄膜晶体管Tl而与像素电极220电性连接。 实际操作时，开关信号可通过扫描线204的传递而将薄膜晶体管Tl开启，在 薄膜晶体管Tl开启后，显示信号可通过数据线206而传递至像素电极220中。
根据本发明的实施例，薄膜晶体管Tl包括一源极210s、第一绝缘图案层 210i、 一栅极图案层210g、第二绝缘图案层210j、第二侧护壁210w，、 一通道 层210c、 一保护层210p与一漏极210d。源极210s配置于基板202上，且与
数据线206电性连接。 一般而言，源极210s的材料可以包括铝、铜、金、银、 铬、钛、钨或钽等导电材料。
此外，第一绝缘图案层210i覆盖部分的源极210s与基板202。第一绝缘 图案层210i具有一覆盖层212与第一侧护壁210w。如图2A所示，第一侧护 壁210w延伸于源极210s两侧的基板202上。如图2B所示的第一侧护壁210w 的厚度是以远离源极210s的方向渐縮。这可使后续形成于第一侧护壁210w 上的膜层能具有良好的阶梯覆盖(step coverage)。在较佳实施例中，第一侧 护壁210w的高度约3000至6000埃(angstrom)，且可以等于或略高于第一 欧姆接触层210m。当然，第一侧护壁210w的外形也可以是其它形状，在此
仅为举例说明，本发明不以图中绘示的形状为限。
图2C是图2A的C-C'剖面线的剖面示意图。请同时参考图2A与图2C， 上述覆盖层212覆盖部分的源极210s，且覆盖层212与第一侧护壁210w可共 同围绕出一暴露部分源极210s的开口 C2。在较佳实施例中，为了使通道层 210c (半导体材料)与源极2I0s (金属材料)之间的接触阻抗下降，还可配 置第一欧姆接触层210m于源极210s与通道层210c之间。
请继续参考图2A与图2B。根据本发明的实施例，栅极图案层210g配置 于第一绝缘图案层2l0i上，而第二绝缘图案层210J位于栅极图案层210g上 方。这里要说明的是，为了图示的简明易懂，图2A中省略了第二绝缘图案层 210j的绘示。具体而言，栅极图案层210g可与基板202上的扫描线204电性 连接。此外，栅极图案层210g上的第二绝缘图案层210j可与其共同围绕开口 C2。
根据本发明的实施例，第二侧护壁210w'配置于开口 C2内栅极图案层 210g的侧缘上。如图2B所示，第二侧护壁210w'的厚度是以朝向开口C2中 心的方向渐缩，此第二侧护壁210w'的表面例如是圆弧状。这可使后续形成于 第二侧护壁210w，上的通道层210c能具有良好的阶梯覆盖。另一方面，栅极 图案层210g可通过第二侧护壁210w，而确保与通道层210c电性绝缘。在较佳
实施例中，第二侧护壁210w，的高度约6000至10000埃(angstrom)。当然， 第二侧护壁210w'的外形也可以是其它形状，本发明不以图中绘示的形状为 限。
根据本发明的实施例，通道层210c是配置于开口 C2内的第二侧护壁 210w，与源极210s上方。栅极210g与第二绝缘图案层210j的沉积厚度可以影 响第二侧护壁210w'的形成厚度，因此，只要降低栅极210g与第二绝缘图案 层210j的膜厚，便能使通道层210c长度Ll缩短。如此一来，薄膜晶体管T1 的传导能力便可有效提升。此外，由于通道层210c可通过第二绝缘图案层210j 而向上延伸，因而无须额外占用基板202上的面积，进而可提升像素结构P2 的开口率。
此外，保护层210p覆盖于通道层210c与第二绝缘图案层210j上。保护 层210p具有一接触窗开口 C3，以暴露出部分的通道层210c。另夕卜，漏极210d 与像素电极220分别配置于保护层210p上与接触窗开口 C3内。在较佳实施 例中，为了使通道层210c与其上方的漏极210d间的接触阻抗下降，还可配 置一第二欧姆接触层222m于通道层210c与漏极210d之间。
根据本发明的实施例，位于接触窗开口C3内的漏极210d可与通道层210c 电性连接，且像素电极220与漏极210d为相同膜层。像素电极220与漏极210d 的材料可以选用铟锡氧化物(ITO)或铟锌氧化物(IZO)。
下文将详细说明本发明的像素结构P2及其薄膜晶体管Tl的制造方法。
图3A 图3F是本发明像素结构第一实施例的制造流程上视图，而图 4A 4G是本发明第一实施例的像素结构的制造流程剖面示意图。请先参考图 3A与4A，首先，提供一基板202，并于基板202上形成一源极210s。在较佳 实施例中，在形成源极210s时可通过同一道掩膜工艺而一并形成一与源极 210s电性连接的数据线206。
根据较佳实施例，源极210s与数据线206可选用物理气相沉积法(PVD) 沉积金属材料于基板202上。接着，通过掩膜工艺对此金属材料进行图案化， 即可完成源极210s与数据线206的制作。根据本发明的实施例，为了使源极 210s与后续欲形成的通道层间的接触阻抗下降，在形成源极210s时还包括于 源极210s上形成一第一欧姆接触层210m。举例而言，此第一欧姆接触层210m 的材料可选用N型掺杂非晶硅。
请参考图3B与4B，接着形成第一绝缘图案层210i，以覆盖部分的源极 210s与基板202。详细地说，第一绝缘图案层210i具有一覆盖层212与第一 侧护壁210w。第一侧护壁210w延伸于源极210s两侧的基板202上，而覆盖 层212覆盖部分的源极210s。值得注意的是，覆盖层212与第一侧护壁210w 可于源极210s上方围绕出一开口 C2。
第一绝缘图案层210i的材料可选用氮化硅(SiN)或是以四乙氧基硅垸 (TEOS)为反应气体源而形成的氧化硅(SiO)或其他类似材料。在形成第 一绝缘图案层210i时，可通过调整图案化工艺中的刻蚀条件(例如刻蚀时间) 而使第一侧护壁210w的厚度以远离源极210s的方向渐縮(如图4B所示)。 根据较佳实施例，第一侧护壁210w的形成方法是以非等向性刻蚀来对上述膜 层(氮化硅或氧化硅)进行图案化，并配合适当的刻蚀时间、压力与温度， 便可形成所需的形状。这可使后续形成于第一侧护壁210w上的膜层能有良好 的阶梯覆盖。当然，第一侧护壁210w也可以是其它形状，本发明不以图中绘 示的形状为限。
请参考图3C与图4C，于第一绝缘图案层210i上形成一栅极图案层210g， 其中栅极图案层210g围绕开口 C2。栅极图案层210g的外形可依需要而作适 当更改，只要栅极图案层210g能围绕住开口 C2即可。根据较佳实施例，在 形成栅极图案层210g时可通过同一道掩膜工艺而一并形成一与栅极图案层 210g电性连接的扫描线204。举例而言，栅极图案层210g与扫描线204可选 用物理气相沉积法将金属材料沉积于基板202上。接着，通过一道掩膜工艺 对此金属材料进行图案化，即可完成栅极图案层210g与扫描线204的制作。
之后，形成一第二绝缘图案层210j，以覆盖栅极图案层210g与基板202。
图4C所示位于栅极图案层210g上的第二绝缘图案层210J可与栅极图案层 210g共同围绕开口 C2。为了使图示简明易懂，图3C中省略了第二绝缘图案 层210j的绘示。
请参考图3D与4D，至少于开口 C2内的栅极图案层210g恻缘上形成一 第二侧护壁210w'。具体而言，在形成第二侧护壁210w'时，可通过调整图案 化工艺中的刻蚀条件(例如刻蚀时间)而使第二侧护壁210w'的厚度以朝向开 口 C2中心的方向渐缩。这可使后续形成于第二侧护壁210w'上的膜层能有良 好的阶梯覆盖。当然，第二侧护壁210w'也可以是其它形状，本发明不以图中 绘示的形状为限。
请参考图3E与4E，然后于开口 C2内形成一通道层210c，以覆盖住第二 侧护壁210w，与部分的第一欧姆接触层210m。值得留意的是，通道层210c 可借着第二侧护壁210w，而向上延伸，因而不需多占用基板202上的面积。另 一方面，只要控制栅极210g与第二绝缘图案层210j的厚度便能有效控制通道 层210c的长度Ll。
请参考图4F，之后于通道层210c与第二绝缘图案层210j上形成一保护 层210p。保护层210p具有一接触窗开口C3，以暴露出部分的通道层210c。 根据较佳实施例，在形成保护层210p后还可包括于通道层210c暴露出的表 面形成一第二欧姆接触层222m。详细地说，上述形成第二欧姆接触层222m 的步骤包括首先，以保护层210p为掩膜对通道层210c所暴露出的表面进 行一掺杂步骤。接着，对通道层210c进行一退火工艺，以形成第二欧姆接触 层222m。
接着请参考图3F与图4G，于保护层210p上形成一像素电极220，并于 接触窗开口 C3内形成一漏极210d (图3F中省略了保护层210p的绘示，而 保护层210p可清楚见于图4G中)。详细地说，可先于保护层210p上沉积一 透明导电材料，且此透明导电材料会填入接触窗开口 C3中。根据较佳实施例， 透明导电材料可以选用铟锡氧化物或铟锌氧化物。然后，再对此透明导电材
料进行一道掩膜工艺，以一并制作出像素电极220与漏极210d。像素电极220 与漏极210d电性连接。值得注意的是，部分的像素电极220可延伸至上一条 扫描线204'的上方，以与部分的扫描线204'共同形成一储存电容器Cst。以上 是以实施例举例说明本发明的像素结构P2及其薄膜晶体管Tl的利记博彩app， 熟习此项技艺者当能思及其他实施步骤而为上述揭示内容所涵盖。
由于本发明的薄膜晶体管为垂直通道式的薄膜晶体管，因此没有一般平 行通道式薄膜晶体管对通道长度的限制。在上述工艺中，垂直通道式薄膜晶 体管的通道层长度可对应栅极图案层跟第二绝缘层的膜厚来调整。换言之， 通道层长度可轻易通过第二侧护壁的膜厚来控制。因此，薄膜晶体管传导驱 动电流的能力也可有效提高。
第二实施例
为了进一步提升本发明薄膜晶体管的传导能力，本实施例通过调整栅极 图案层与通道层的形状，而使栅极图案层对应通道层的范围增加。
图5A 5F是本发明第二实施例的像素结构的制造流程上视图，而图6A 6G是本发明第二实施例的像素结构的制造流程剖面示意图。请先参考图5A 与6A，首先，提供一基板202，并于基板202上形成一源极210s以及一与源 极210s电性连接的数据线206。特别的是，源极210s的外形呈现颈縮状。根 据较佳实施例，为了使源极210s与后续欲形成的通道层之间的接触阻抗下降， 在形成源极210s时还包括于源极210s上形成一第一欧姆接触层210m。
请参考图5B与6B，接着形成第一绝缘图案层210i,以覆盖部分的源极 210s与基板202。详细地说，第一绝缘图案层210i具有一覆盖层212与一第 一侧护壁210w。第一侧护壁210w延伸于源极210s两侧的基板202上，而覆 盖层212覆盖部分的源极210s。值得注意的是，覆盖层212与第一侧护壁210w 可于源极210s上方形成一开口 C4。如图6B所示，第一侧护壁210w的厚度 可以是以远离源极210s的方向渐縮。这可使后续形成于第一侧护壁210w上 的膜层能有良好的阶梯覆盖。当然，第一侧护壁210w的外形也可以是其它形
状，本发明不以图中绘示的形状为限。
请参考图5C与图6C，然后于第一绝缘图案层210i上形成一栅极图案层 210g以及一与栅极图案层210g电性连接的扫描线204，其中栅极图案层210g 围绕开口C4。特别的是，栅极图案层210g的外形可以与源极210s的外形相 对应。之后，形成一第二绝缘图案层21Qj,以覆盖栅极图案层210g与基板202。 图6C所示位于栅极图案层210g上的第二绝缘图案层210j可与栅极图案层 210g共同围绕开口C4。为了使图示简明易懂，图5C中省略了第二绝缘图案 层210j的绘示。
接着请参考图5D与6D，至少于开口 C4内的栅极图案层210g侧缘上， 形成第二侧护壁210w'。特别的是，第二侧护壁210w'的厚度可以是朝向开口 C4中心的方向渐縮，第二侧护壁210w'的表面例如呈现圆弧状。当然，第二 侧护壁210w'的外形也可以是其它形状，本发明不以图中绘示的形状为限。
请参考图5E与6E，然后于开口 C4内形成一通道层210c，以覆盖住第二 侧护壁210w，与部分的第一欧姆接触层210m。特别的是，由于通道层210c 与栅极图案层210g的外形改变，因而使通道层210c与栅极图案层210g所对 应的范围增加。
请参考图6F，之后于通道层210c与第二绝缘图案层210j上形成一保护 层210p。保护层210p具有一接触窗开口 C5，以暴露出部分的通道层210c。 在形成保护层210p后还可包括于通道层210c暴露出的表面形成一第二欧姆 接触层222m。
接着请参考图5F与图6G,于保护层210p上形成一像素电极220，并于 接触窗开口 C5内形成一漏极210d (图5F中省略了保护层210p的绘示，而 保护层210p可清楚见于图6G中)。另外，部分的像素电极220可延伸至上 一条扫描线204'的上方，以与部分的扫描线204，共同形成一储存电容器Cst'。 至此，本发明的像素结构P3及其薄膜晶体管T2己大致制作完成。由于本发 明的通道层210c与栅极图案层210g所对应的范围增加，因此根据本发明所
制作的薄膜晶体管T2的传导能力可进一步提升。
综上所述，由于本发明部分的通道层可通过第二侧护壁而向上延伸，因 此，本发明的薄膜晶体管无需多占用基板上的面积。此外，像素结构也能具 有良好的开口率。另外，通道层长度可轻易通过栅极与第二绝缘层的膜厚来 控制。因此，本发明的薄膜晶体管的制造方法可以轻易地制作出高传导能力 的薄膜晶体管。由于本发明的薄膜晶体管可形成于扫描线与数据线的交叉处，
因此像素结构的开口率能进一步提升。另外，本发明通过调整栅极图案层与 通道层的形状，而使栅极图案层对应通道层的范围增加。因此，本发明薄膜 晶体管的传导能力更可进一步提升。
虽然本发明己以较佳实施例揭示如上，然其并非用以限定本发明，任何 所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作 些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种薄膜晶体管的制造方法，其特征在于，该方法包括提供一基板；于该基板上形成一源极；形成一第一绝缘图案层，以覆盖部分的源极与基板，其中该第一绝缘图案层具有一覆盖层与一第一侧护壁，该第一侧护壁延伸于所述的源极两侧的基板上，所述的覆盖层覆盖部分的源极，且该覆盖层与所述的第一侧护壁形成一暴露出部分源极的开口；于所述的第一绝缘图案层上依序形成一栅极图案层及一第二绝缘图案层，该栅极图案层与该第二绝缘图案层围绕所述的开口；于该开口内的栅极图案层侧缘上形成一第二侧护壁；于该开口内形成一通道层，覆盖所述的第二侧护壁与源极；于所述的通道层与第二绝缘图案层上形成一保护层，其中该保护层具有一接触窗开口，以暴露出部分的通道层；以及于暴露出的通道层上形成一漏极。
2. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在形成所述 的源极时还包括于该源极上形成一第一欧姆接触层。
3. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在形成所述 的保护层后还包括于所述的通道层暴露出的表面形成一第二欧姆接触层。
4. 如权利要求3所述的薄膜晶体管的制造方法，其特征在于，形成所述的 第二欧姆接触层的步骤包括.-以所述的保护层为掩膜对所述的通道层暴露出的表面进行一掺杂步骤；以及对所述的通道层进行一退火工艺，以形成所述的第二欧姆接触层。
5. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述的栅极 图案层与所述的第二绝缘图案层是一起形成。
6. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述的基板 上延伸于所述的源极两侧的第一绝缘图案层厚度，以远离该源极的方向渐縮。
7. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述的第二 侧护壁的厚度，以朝向所述的开口中心的方向渐缩。
8. —种薄膜晶体管，适于配置于一基板上，其特征在于，该薄膜晶体管包括一源极，配置于所述的基板上；一第一绝缘图案层，覆盖部分的源极与基板，其中该第一绝缘图案层具 有一覆盖层与一第一侧护壁，该第一侧护壁延伸于所述的源极两侧的基板上， 所述的覆盖层覆盖部分的源极，且该覆盖层与所述的第一侧护壁围绕出一暴 露出部分所述的源极的开口；一栅极图案层与一第二绝缘图案层，依序配置于所述的第一绝缘图案层 上，该栅极图案层与该第二绝缘图案层围绕所述的开口，并暴露出部分的源 极；一第二侧护壁，围绕于所述的开口内并盖住所述的栅极图案层的侧缘; 一通道层，配置于所述的开口内的第二侧护壁与源极上； 一保护层，配置于所述的通道层与所述的第二绝缘图案层上，其中该保 护层具有一接触窗开口，以暴露出部分的所述的通道层；以及 一漏极，配置于暴露出的所述的通道层上。
9. 如权利要求8所述的薄嫫晶体管，其特征在于，该薄膜晶体管还包括一 第一欧姆接触层，配置于所述的源极与通道层之间。
10. 如权利要求8所述的薄膜晶体管，其特征在于，该薄膜晶体管还包括 一第二欧姆接触层，位于所述的通道层与漏极之间。
11. 如权利要求8所述的薄膜晶体管，其特征在于，所述的基板上位于所 述的源极两侧的第一绝缘图案层厚度，以远离所述的源极的方向渐縮。
12. 如权利要求8所述的薄膜晶体管，其特征在于，所述的第二侧护壁的 厚度，以朝向所述的开口中心的方向渐縮。
13. —种像素结构的制造方法，其特征在于，该方法包括 提供一基板；于该基板上形成一源极；形成一第一绝缘图案层，以覆盖部分的所述的源极与基板，其中该第一 绝缘图案层具有一覆盖层与一第一侧护壁，该第一侧护壁延伸于所述的源极 两侧的基板上，所述的覆盖层覆盖部分的源极，且该覆盖层与所述的第一侧 护壁形成一暴露出部分所述的源极的开口；于所述的第一绝缘图案层上依序形成一栅极图案层及一第二绝缘图案 层，所述的栅极图案层与所述的第二绝缘图案层围绕所述的开口；至少于所述的开口内的所述的栅极图案层侧缘上，形成一第二侧护壁； 于所述的幵口内形成一通道层，以覆盖所述的第二侧护壁与源极； 于所述的通道层与所述的第二绝缘图案层上形成一保护层，其中该保护 层具有一接触窗开口，以暴露出部分的所述的通道层；以及于所述的保护层上形成一像素电极，并于所述的接触窗开口内形成一漏 极，其中该像素电极与该漏极电性连接。
14. 如权利要求13所述的像素结构的制造方法，其特征在于，所述的像素 电极与所述的漏极的材料包括铟锡氧化物或铟锌氧化物。
15. 如权利要求13所述的像素结构的制造方法，其特征在于，在形成所述 的源极时还包括于所述的源极上形成一第一欧姆接触层。
16. 如权利要求13所述的像素结构的制造方法，其特征在于，在形成所述 的保护层后还包括于所述的通道层暴露出的表面形成一第二欧姆接触层。
17. 如权利要求16所述的像素结构的制造方法，其特征在于，形成所述的 第二欧姆接触层的步骤包括以所述的保护层为掩膜对所述的通道层暴露出的表面进行一掺杂步骤； 以及对所述的通道层进行一退火工艺，以形成所述的第二欧姆接触层。
18. 如权利要求13所述的像素结构的制造方法，其特征在于，所述的基板 上延伸于所述的源极两侧的第一绝缘图案层厚度，以远离所述的源极的方向 渐縮。
19. 如权利要求13所述的像素结构的制造方法，其特征在于，所述的第二 侧护壁的厚度，以朝向所述的开口中心的方向渐缩。
20. 如权利要求13所述的像素结构的制造方法，其特征在于，于形成所述 的源极时还包括于所述的基板上形成一与所述的源极电性连接的数据线。
21. 如权利要求13所述的像素结构的制造方法，其特征在于，于形成所述的栅极图案层时还包括于所述的基板上形成一与该栅极图案层电性连接的扫 描线。
22. —种像素结构，适于配置于一基板上，其特征在于，该像素结构包括 一源极，配置于所述的基板上；一第一绝缘图案层，覆盖部分的所述的源极与基板，其中该第一绝缘图 案层具有一覆盖层与一第一侧护壁，该第一侧护壁延伸于所述的源极两侧的 基板上，所述的覆盖层覆盖部分的源极，且该覆盖层与所述的第一侧护壁围 绕出一暴露出部分所述的源极的开口；一栅极图案层与一第二绝缘图案层，依序配置于所述的第一绝缘图案层 上，该栅极图案层与该第二绝缘图案层围绕所述的开口；一第二侧护壁，配置于所述的开口内的栅极图案层侧缘上； 一通道层，配置于所述的开口内的所述的第二侧护壁与所述的源极上； 一保护层，配置于所述的通道层与所述的第二绝缘图案层上，其中所述 的保护层具有一接触窗开口，以暴露出部分的所述的通道层；以及一像素电极与一漏极，分别配置于所述的保护层上与所述的接触窗开口 内，其中所述的像素电极与所述的漏极彼此电性连接，且该漏极与所述的通 道层电性连接。
23. 如权利要求22所述的像素结构，其特征在于，该像素结构还包括一第 一欧姆接触层，至少配置于所述的源极与所述的通道层之间。
24. 如权利要求22所述的像素结构，其特征在于，该像素结构还包括一第 二欧姆接触层，位于所述的通道层与所述的漏极之间。
25. 如权利要求22所述的像素结构，其特征在于，所述的基板上延伸于所 述的源极两侧的所述的第一绝缘图案层厚度，以远离所述的源极的方向渐缩。
26. 如权利要求22所述的像素结构，其特征在于，所述的第二侧护壁的厚 度，以朝向所述的幵口中心的方向渐縮。
27. 如权利要求22所述的像素结构，其特征在于，该像素结构还包括一数 据线，配置于所述的基板上并与所述的源极电性连接。
28. 如权利要求22所述的像素结构，其特征在于，该像素结构还包括与一 扫描线，配置于所述的基板上并与所述的栅极图案层电性连接。
全文摘要
本发明提供一种薄膜晶体管的制造方法包括下列步骤首先，于基板上形成一源极。接着，形成一第一绝缘图案层，以覆盖部分源极与基板。第一绝缘图案层具有一暴露出部分源极的开口。然后，于第一绝缘图案层上形成一栅极图案层。之后，于栅极图案层上形成一第二绝缘图案层，栅极图案层与第二绝缘图案层围绕开口。接着，于开口内的栅极图案层侧缘上形成一第二侧护壁。然后，于开口内形成一通道层，覆盖第二侧护壁与源极。之后，于通道层与第二绝缘图案层上形成一具有接触窗开口的保护层，以暴露出部分通道层。接着，于暴露出的通道层上形成一漏极。
文档编号H01L29/66GK101097871SQ20071012822
公开日2008年1月2日 申请日期2007年7月5日 优先权日2007年7月5日
发明者李豪捷, 罗韦翔 申请人:友达光电股份有限公司