专利名称：：针对低压应用的全互补mos耗尽区电容电路的利记博彩app
技术领域：
：本发明属于集成电路中全数字工艺电容设计
技术领域：
，特别涉及一种针对低压应用的全互补MOS耗尽区电容电路。具体说，此电路是一种适用于深亚微米工艺下低电源电压时全数字工艺实现的高密度、高线性度、低温度相关性的全互补M0S耗尽区电容，直接应用于低压应用中开关电容电路。
背景技术：
：随着微电子CMOS工艺的不断进步，在特征尺寸越来越小的同时电源电压也在不断降低。另外一方面，特征尺寸的降低使得集成电路的规模越来越大，单位面积上的散热问题日益受到重视。因此如何在低电源电压情况下，在不增加工艺成本前提下实现高密度、高线性度、低温度相关性的电容，对于各种电容应用电路是一个难题。现阶段，常用的电容大都采用MIM电容，但该电容需要增加额外的MIM金属层，增加额外的工艺成本，而且其温度相关性较大。利用M0S电容实现所需电容是解决问题的很好的方法，处在积累区和反型区的MOS电容具有高密度、高线性度的优势，但需要很高的偏置电压，所以不适合低压应用情况。对于处于耗尽区的M0S电容，它对偏置电压的要求较低，适合于低压应用，但其电容值随晶体管栅极到衬底电压的变化而变化，因此线性度较低。充分利用耗尽区MOS电容随晶体管栅极到衬底电压的变化而变化的特性，采用互补结构，可以实现低压情况下高密度高线性度地温度相关性的互补MOS耗尽区电容。如图1所示为栅极到衬底电压控制的MOS耗尽区电容剖面图及电路图。从图1中可以得到其中C￡^，NB为衬底掺杂浓度，VPB为平带电压。图2(A)(B)分别为串行、并行互补M0S耗尽区电容电路图(ThomasTille,JensSauerbrey，"DesignofLow—VoltageMOSFET—Onlysigma—deltaModulatorsinStandardDigitalCMOSTechnology"inIEEETrans.VOL51，NO.1，January2004)。该电容利用了上述原理，实现的电容具有高密度全数字工艺实现的优点。其电容值分别为<formula>formulaseeoriginaldocumentpage4</formula>从上面的定义中不难看出，受到VFB及取绝对值的影响，不同的Vm对于最终电容值的影响各不相同，所以不论是串行结构还是并行结构，它们的线性度都较低。
发明内容本发明的目的是提出一种针对低压应用的全互补MOS耗尽区电容电路，该电容值为<formula>formulaseeoriginaldocumentpage4</formula>其特征在于，该电容电路主要由5个PM0S管M1M5和1个NM0S管M6组成Ml管的源极和漏极相连，并接到地VSS，栅极与M2管的栅极相连，并接到M6管的漏极，衬底接到A;M2管的源极和漏极相连，M6管的漏极，衬底接到B;M3管的源极和漏极相连，M5管的漏极，栅极接到A;M4管的源极和漏极相连，M5管的漏极，栅极接到B;M5管的栅极与衬底相连，源极接到C;并接到地VSS，栅极与Ml管的栅极相连，并接到并接到地VSS，衬底与M4管的衬底相连，并接到并接到地VSS，衬底与M3管的衬底相连，并接到并接到电源VDD，漏极接到M3管、M4管的栅极，M6管的栅极与衬底相连，并接到地VSS，漏极接到M1管、M2管的栅极，源极接到C;其中，A、B分别为电容的两个端，C外接偏置电压^;M5管、M6管的主要作用是作为有源高阻元件以保证Ml管、M2管及M3管、M4管的衬底不会积累电荷。本发明的有益效果是该电容结构针对低压应用，可以满足深亚微米设计中电源电压逐渐降低的要求。其次，完全互补结构使得最终电容对两端电压以及温度的相关性降低，具有高线性度、低温度相关性。最后，电路采用全数字工艺实现，从而极大的降低工艺成本。图1为栅极到衬底电压控制的MOS耗尽区电容剖面图及电路图。图2(A)为串行互补M0S耗尽区电容电路；图2(B)为并行互补M0S耗尽区电容电路。图3为全互补MOS耗尽区电容电路。图4为全互补MOS耗尽区电容结构与串行/并行MOS耗尽区电容结构电压相关性的比较图。图5为全互补M0S耗尽区电容结构与串行/并行MOS耗尽区电容结构温度相关性的比较图。具体实施例方式本发明提出一种针对低压应用的全互补MOS耗尽区电容电路，该全互补MOS耗尽区电容的电容值为"d。XllWlH々+4,|VGB1+VF^+^+4,2|VGB2-^+4/"2|VCT3-+^+廿卞咖+^，全互补MOS耗尽区电容电路结构如图3所示。该电容电路主要由5个PMOS管M1M5和1个丽OS管M6组成Ml管的源极和漏极相连，并接到地VSS，栅极与M2管的栅极相连，并接到M6管的漏极，衬底接到A;M2管的源极和漏极相连，并接到地VSS，栅极与Ml管的栅极相连，并接到M6管的漏极，衬底接到B;M3管的源极和漏极相连，并接到地VSS，衬底与M4管的衬底相连，并接到M5管的漏极，栅极接到A;M4管的源极和漏极相连，并接到地VSS，衬底与M3管的衬底相连，并接到M5管的漏极，栅极接到B;M5管的栅极与衬底相连，并接到电源VDD，漏极接到M3管、M4管的栅极，源极接到C;M6管的栅极与衬底相连，并接到地VSS，漏极接到M1管、M2管的栅极，源极接到C;其中，A、B分别为电容的两个端，C外接偏置电压，；M5管、M6管的主2要作用是作为有源高阻元件以保证Ml管、M2管及M3管、M4管的衬底不会积累电荷。电路的工作原理在低电源电压情况下，晶体管源/漏极到衬底的电压一定时，通过控制栅极到衬底的电压可以实现全互补MOS耗尽区电容电路。上述电路中M1、M2、M6晶体管形成了一个串行互补M0S耗尽区电容电路结构，M3、M4、M5晶体管形成了一个类似于串行互补M0S耗尽区电容电路的结构，主要区别在于串行互补M0S耗尽区电容电路通过改变衬底电压控制整个电容值变化，而M3、M4、M5晶体管形成的电路结构通过改变栅极电压控制整个电容变化，Ml、M4的面积相同，M2、M3的面积相同，这样使得整个电容因VAB电压的变化而产生的变化降至最低，从而所得电容值电压相关性最好。该电容对于VAB电压变化相互补偿，因此极大提高电容的线性度。采用全数字工艺实现不会增加工艺成本。另外，由于采用完全互补结构，各晶体管特性随温度变化的变化相互补偿，使得最终电容值温度相关性降低，更适合于深亚微米设计中低压工作集成电路应用。比较实施例为了比较本发明所提出的全互补M0S耗尽区电容电路结构相对于串行/并行M0S耗尽区电容电路结构的性能特点，我们采用SMIC0.13um工艺，使用电路仿真工具HSPICE对三种电容龟路结构进行了仿真比较。图4所示为三种电容电压相关性的仿真结果比较。供电电源VDD为1.0V，偏置电压为0.5V，电容面积为478um2。设电容随其两端电压的变化关系可以表示为<formula>formulaseeoriginaldocumentpage7</formula>其中C。为对应面积下的标准电容值，V表示A、B两端电压。从图4可以得出，与串行/并行MOS耗尽区电容结构相比，全互补结构具有更优的电压相关性，具体的仿真结果可参见表l。从表1中可以看到全互补结构的VG要比串行/并行结构的VC2小得多，这样在全差分电路中，由于Vd对电路线性度的影响相互抵消，只有VC2会影响到最终的电路线性度，此时整个电路的线性度将大幅度提高。图5是全互补M0S耗尽区电容结构与串行/并行MOS耗尽区电容结构温度相关性的比较。电容随温度的变化关系，可以用下式表示<formula>formulaseeoriginaldocumentpage7</formula>其中cH^T-Tn。n。(25°C)，Cn为对应面积下的标准电容值，T为环境温度。从图5可以看到在低温情况下，串行和全互补结构与并行结构相比，都具有更优的温度相关性，而在高温情况下，全并行结构的温度相关性要优于串行互补结构。表1是对上述三种结构各种参数仿真结果的归纳总结。SMIC0.13um串行/并行/全互补MOS耗尽区电容电压&温度相关性<table>tableseeoriginaldocumentpage7</column></row><table>为了比较本发明提出的电容电路结构相对于M頂电容温度相关性上的优势，表l中给出了SMICO.13"m工艺中MIM金属的相关参数，由上述数据的比较可以看出，本发明所述的全互补MOS耗尽区电容电路的单位面积电容值与串行互补结构单位面积电容值接近，但其电压相关性和温度相关性要小很多。与传统的MIM电容相比，由于MIM电容的温度相关系数为-34.8ppm/C，所以全互补结构低温度相关性使它更适合深亚微米工艺下对温度敏感的各种应用，另外全数字工艺实现在提高电路的集成度以及降低成本上占有优势。而与串行/并行互补M0S耗尽区电容相比，本发明的结构具有更高的线性度、更低的温度相关性。因此，本发明所述的电容结构具有的这些性能优势使其很适合应用于深亚微米设计中低压工作情况下全数字工艺实现的各种电容电路应用中。权利要求1.一种针对低压应用的全互补MOS耗尽区电容电路，其特征在于，所述全互补MOS耗尽区电容电路结构为M1管的源极和漏极相连，并接到地VSS，栅极与M2管的栅极相连，并接到M6管的漏极，衬底接到A；M2管的源极和漏极相连，并接到地VSS，栅极与M1管的栅极相连，并接到M6管的漏极，衬底接到B；M3管的源极和漏极相连，并接到地VSS，衬底与M4管的衬底相连，并接到M5管的漏极，栅极接到A；M4管的源极和漏极相连，并接到地VSS，衬底与M3管的衬底相连，并接到M5管的漏极，栅极接到B；M5管的栅极与衬底相连，并接到电源VDD，漏极接到M3管、M4管的栅极，源极接到C；M6管的栅极与衬底相连，并接到地VSS，漏极接到M1管、M2管的栅极，源极接到C；其中，A、B分别为电容的两个端，C外接偏置电压M5管、M6管的主要作用是作为有源高阻元件以保证M1管、M2管及M3管、M4管的衬底不会积累电荷。2.根据权利要求1所述，针对低压应用的全互补M0S耗尽区电容电路，其特征在于，上述M1M5管为PM0S管；M6管为画0S管。3.根据权利要求1所述，针对低压应用的全互补M0S耗尽区电容电路，其特征在于，所述全互补MOS耗尽区电容结构的电容值为鹏。Xl(s。5,qH々+4"IV则+V^2|VCB2—VFB(々+4/卞gb3—VFjVGB4+VFfj'其中C。^frf^，NB为衬底掺杂浓度，VFB为平带电压，y=，g"^Lc。，VcB为栅极到衬底电压。全文摘要本发明公开了属于集成电路中全数字工艺电容设计
技术领域：
的一种针对低压应用的全互补MOS耗尽区电容电路。该电容电路主要由5个PMOS管M1～M5和1个NMOS管M6组成。实现了适合于深亚微米设计中低压情况下具有高线性度和低温度相关性的全互补MOS耗尽区电容，全数字工艺设计可以极大的降低设计成本。从而解决了在深亚微米工艺中低压工作条件下如何在不增加工艺成本情况下采用全数字工艺实现开关电容等电路的实现问题。文档编号H01L23/52GK101098137SQ200710118648公开日2008年1月2日申请日期2007年7月11日优先权日2007年7月11日发明者孙义和,殷树娟申请人:清华大学