半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法。
背景技术：
近年来，半导体装置领域中的细微化正在急速发展。当要縮小(shrink) 标准单元等的高度时，在现有的设计中，比较重视在N型金属绝缘体半导 体晶体管与P型金属绝缘体半导体晶体管的分界部所产生的相互扩散(例 如，参照专利文献l)的问题。
但却没有充分注意到由基板接触部所引起的相互扩散，对晶体管与基 板接触部之间的分界部，采用与上述N型金属绝缘体半导体晶体管与P 型金属绝缘体半导体晶体管的分界部一样的规则进行了设计。
图20(a)为具有双栅极结构的现有半导体装置的平面图，图20(b)为图 20(a)中的XX—XX线的剖面图。
如图20(a)及图20(b)所示，在半导体基板1上设置有夹着元件隔离区 域2相互邻接的N型金属绝缘体半导体晶体管的活性区域la及P型金属 绝缘体半导体晶体管的活性区域lb。在半导体基板1上的从N型金属绝 缘体半导体晶体管的活性区域la来看位于P型金属绝缘体半导体晶体管 的活性区域lb的相反一侧设置有N型金属绝缘体半导体晶体管的基板接 触部7，并且，在半导体基板1上的从P型金属绝缘体半导体晶体管的活 性区域lb来看位于N型金属绝缘体半导体晶体管的活性区域la的相反 一侧设置有P型金属绝缘体半导体晶体管的基板接触部6。另外，在N型 金属绝缘体半导体晶体管的活性区域la与N型金属绝缘体半导体晶体管 的基板接触部7之间、及P型金属绝缘体半导体晶体管的活性区域lb与 P型金属绝缘体半导体晶体管的基板接触部6之间分别设置有元件隔离区 域2。
并且，如图20(a)及图20(b)所示，在N型金属绝缘体半导体晶体管的 活性区域la上形成有被注人了 N型杂质的N型栅极电极3，且在P型金 属绝缘体半导体晶体管的活性区域lb上形成有被注入了 P型杂质的P型 栅极电极4。N型栅极电极3和P型栅极电极4在N型金属绝缘体半导体 晶体管的活性区域la与P型金属绝缘体半导体晶体管的活性区域lb之间 的元件隔离区域2上连接着。在P型金属绝缘体半导体晶体管的基板接触 部6及N型栅极电极3各自的表面部形成有N型杂质层(N型基板接触区 域)6a及N型杂质层3a。在N型金属绝缘体半导体晶体管的基板接触部7 及P型栅极电极4各自的表面部形成有P型杂质层(P型基板接触区域)7a 及P型杂质层4a。并且，如图20(a)及图20(b)所示，在N型栅极电极3及P型栅极电 极4各自的侧壁形成有绝缘性侧壁隔离(sidewa11 spacer)5。在N型金属 绝缘体半导体晶体管的活性区域la、 P型金属绝缘体半导体晶体管的活性 区域lb、 P型金属绝缘体半导体晶体管的基板接触部6及N型金属绝缘 体半导体晶体管的基板接触部7的各自上设置有与上层布线等连接的接触 区域8。在图20(a)及图20(b)所述的现有半导体装置中，将N型栅极电极3 中的、从N型金属绝缘体半导体晶体管的活性区域la朝着N型金属绝缘 体半导体晶体管的基板接触部7方向突出的突出量Ml,设定为与P型栅 极电极4中的、从P型金属绝缘体半导体晶体管的活性区域lb朝着P型 金属绝缘体半导体晶体管的基板接触部6方向突出的突出量Nl相等。并且，在制造图20(a)及图20(b)所示的现有半导体装置时，将指定向 N型金属绝缘体半导体晶体管的基板接触部7注入P型杂质用的区域的P 型基板接触注人区域(掩膜开口区域)M3的宽度M2，设定为与指定向P型 金属绝缘体半导体晶体管的基板接触部6注人N型杂质用的区域的N型 基板接触注入区域(掩膜开口区域)N3的宽度N2相等。并且，在制造图20(a)及图20(b)所示的现有半导体装置时，将N型金 属绝缘体半导体晶体管的活性区域la到P型基板接触注入区域M3的距 离M4，设定为与P型金属绝缘体半导体晶体管的活性区域lb到N型基 板接触注人区域N3的距离N4相等。换句话说，将N型金属绝缘体半导 体晶体管的活性区域la到N型金属绝缘体半导体晶体管的基板接触部7 的距离M5，设定为与P型金属绝缘体半导体晶体管的活性区域lb到P 型金属绝缘体半导体晶体管的基板接触部6的距离N5相等。在如上所述的图20(a)及图20(b)所示的现有半导体装置中，使用了可 充分确保上述各种尺寸(M1、 M2、 M4、 M5、 Nl、 N2、 N4、 N5)的大小 的规则。专利文献1特开平8 —17934号公报但是，使用上述现有结构，存在如下问题例如，在越来越细微化的 逻辑单元中，基板接触部相对于单元高度所占的比例变大，造成不能充分 确保晶体管的活性区域。并且，还存在这样的问题当在不考虑由基板接触部所引起的相互扩 散的情况下，缩小各种尺寸时，该相互扩散会导致晶体管能力的劣化。发明内容鉴于上述内容，本发明的目的在于提供一种能够在逻辑单元等中， 防止产生由基板接触部所引起的相互扩散，充分縮小基板接触部的设计， 最大限度地确保晶体管的活性区域的半导体装置及其制造方法。为了达到上述目的，本发明所涉及的第一半导体装置，为具有双栅极 结构的半导体装置，包括N型金属绝缘体半导体晶体管的第一活性区域 及P型金属绝缘体半导体晶体管的第二活性区域，夹着元件隔离区域相互 邻接地形成在半导体基板上;上述N型金属绝缘体半导体晶体管的第一基 板接触部，形成在上述半导体基板上的从上述第一 活性区域来看位于上述 第二活性区域的相反一侧；上述P型金属绝缘体半导体晶体管的第二基板 接触部，形成在上述半导体基板上的从上述第二活性区域来看位于上述第 一活性区域的相反一侧；N型栅极电极，形成在上述第一活性区域上，被 注人了N型杂质；P型杂质层，形成在上述第一基板接触部，被注人了P 型杂质；P型栅极电极，形成在上述第二活性区域上，被注人了P型杂质； 以及N型杂质层，形成在上述第二基板接触部，被注入了N型杂质。上 述第二基板接触部与上述第二活性区域之间的距离大于上述第一基板接触部与上述第一活性区域之间的距离。
根据本发明的第一半导体装置，P型金属绝缘体半导体晶体管的基板接触部的N型杂质层与P型金属绝缘体半导体晶体管的活性区域之间的距 离，大于N型金属绝缘体半导体晶体管的基板接触部的P型杂质层与N 型金属绝缘体半导体晶体管的活性区域之间的距离。因此，能够在形成P 型金属绝缘体半导体晶体管的基板接触部的N型杂质层时，减少对P型栅极电极中的从P型金属绝缘体半导体晶体管的活性区域向P型金属绝缘体 半导体晶体管的基板接触部方向突出的部分(以下，称为P型栅极电极的突出部分)注入的N型杂质量。从而，能够在P型金属绝缘体半导体晶体管 中消除由基板接触部所引起的相互扩散的影响。另一方面，由于能够在N 型金属绝缘体半导体晶体管中縮小基板接触部的P型杂质层与活性区域之 间的距离，换句话说，由于能够在N型金属绝缘体半导体晶体管中充分縮 小基板接触部，因此即使为例如在逻辑单元中对单元高度进行了限制的情 况，也能够充分确保各晶体管的活性区域。在本发明的第一半导体装置中，也可以将上述N型栅极电极中的从上 述第一活性区域朝着上述第一基板接触部方向突出的长度，设定为与上述 P型栅极电极中的从上述第二活性区域朝着上述第二基板接触部突出的长 度相等。本发明所涉及的第一半导体装置的制造方法，包括步骤a，在半导 体基板上形成夹着元件隔离区域相互邻接的N型金属绝缘体半导体晶体 管的第一活性区域及P型金属绝缘体半导体晶体管的第二活性区域、从上 述第一活性区域来看位于上述第二活性区域的相反一侧的上述N型金属 绝缘体半导体晶体管的第一基板接触部及从上述第二活性区域来看位于上 述第一活性区域的相反一侧的上述P型金属绝缘体半导体晶体管的第二基 板接触部；步骤b，在上述第一活性区域上形成N型栅极电极，且在上述 第二活性区域上形成P型栅极电极；步骤c，在上述步骤b之后，将P型 杂质注入上述第二活性区域及上述第一基板接触部，在上述第二活性区域 形成上述P型金属绝缘体半导体晶体管的P型源极/漏极区域，且在上述 第一基板接触部形成P型杂质层；以及步骤d，在上述步骤b之后，将N 型杂质注入上述第一活性区域及上述第二基板接触部，在上述第一活性区 域形成上述N型金属绝缘体半导体晶体管的N型源极/漏极区域，且在
上述第二基板接触部形成N型杂质层。将在上述步骤d中向上述第二基板接触部注入N型杂质用的掩膜开口区域与上述第二活性区域之间的距离， 设定为大于在上述步骤c中向上述第一基板接触部注入P型杂质用的掩膜开口区域与上述第一活性区域之间的距离。艮p，本发明的第一半导体装置的制造方法为制造上述本发明的第一半 导体装置用的方法。根据本发明的第一半导体装置的制造方法，将向p型金属绝缘体半导体晶体管的基板接触部注入N型杂质用的掩膜开口区域 与P型金属绝缘体半导体晶体管的活性区域之间的距离，设定为大于向N 型金属绝缘体半导体晶体管的基板接触部注入P型杂质用的掩膜开口区域 与N型金属绝缘体半导体晶体管的活性区域之间的距离。因此，能够在对 P型金属绝缘体半导体晶体管的基板接触部注人N型杂质时，减少注人P 型栅极电极的突出部分的N型杂质量。从而，能够在P型金属绝缘体半导 体晶体管中消除由基板接触部所引起的相互扩散的影响。另一方面，由于 能够在N型金属绝缘体半导体晶体管中縮小注人P型杂质用的掩膜开口区 域与活性区域之间的距离，换句话说，由于能够在N型金属绝缘体半导体 晶体管中充分縮小基板接触部，因此即使是例如在逻辑单元中对单元高度 进行了限制时，也能够充分确保各晶体管的活性区域。在本发明的第一半导体装置的制造方法中，为了确实地获得上述效果， 最好在上述步骤a中，使上述第二基板接触部与上述第二活性区域之间的 距离大于上述第一基板接触部与上述第一活性区域之间的距离。在本发明的第一半导体装置的制造方法中，最好将在上述步骤d中向 上述第二基板接触部注入N型杂质用的掩膜开口区域的宽度，设定为小于 在上述步骤c中向上述第一基板接触部注入P型杂质用的掩膜开口区域的 宽度。这样一来，能够在对P型金属绝缘体半导体晶体管的基板接触部注 入N型杂质时，更确实地减少注入P型栅极电极的突出部分的N型杂质 量，从而，能够在P型金属绝缘体半导体晶体管中确实地消除由基板接触 部所引起的相互扩散的影响。并且，能够在不将P型金属绝缘体半导体晶 体管的基板接触部的N型杂质层与P型金属绝缘体半导体晶体管的活性区 域之间的距离，设定为大于N型金属绝缘体半导体晶体管的基板接触部的 P型杂质层与N型金属绝缘体半导体晶体管的活性区域之间的距离的情况 下，获得上述效果。即，由于不仅能够在N型金属绝缘体半导体晶体管中 充分缩小基板接触部，而且能够在P型金属绝缘体半导体晶体管中充分缩 小基板接触部，因此即使是例如在逻辑单元中对单元高度进行了限制时， 也能够充分确保各晶体管的活性区域。本发明所涉及的第二半导体装置，为具有双栅极结构的半导体装置，包括N型金属绝缘体半导体晶体管的第一活性区域及P型金属绝缘体半 导体晶体管的第二活性区域，夹着元件隔离区域相互邻接地形成在半导体 基板上；上述N型金属绝缘体半导体晶体管的上述第一基板接触部，形成 在上述半导体基板上的从上述第一活性区域来看位于上述第二活性区域的 相反一侧；上述P型金属绝缘体半导体晶体管的第二基板接触部，形成在 上述半导体基板上的从上述第二活性区域来看位于上述第一活性区域的相 反一侧；N型栅极电极，形成在上述第一活性区域上，被注入了 N型杂质； P型杂质层，形成在上述第一基板接触部，被注人了P型杂质；P型栅极 电极，形成在上述第二活性区域上，被注入了 P型杂质；以及N型杂质层， 形成在上述第二基板接触部，被注人了 N型杂质。上述P型栅极电极中的 从上述第二活性区域向上述第二基板接触部方向突出的长度，短于上述N 型栅极电极中的从上述第一活性区域向上述第一基板接触部方向突出的长 度。根据本发明的第二半导体装置，P型栅极电极的突出部分的长度短于 N型栅极电极的突出部分的长度。因此，能够使P型栅极电极的突出部分 与P型金属绝缘体半导体晶体管的基板接触部的N型杂质层之间的距离大 于N型栅极电极的突出部分与N型金属绝缘体半导体晶体管的基板接触 部的P型杂质层之间的距离。从而，能够在形成P型金属绝缘体半导体晶 体管的基板接触部的N型杂质层时，减少向P型栅极电极的突出部分注入 的N型杂质量。从而，能够在P型金属绝缘体半导体晶体管中消除由基板 接触部所引起的相互扩散的影响。并且，能够在不将P型金属绝缘体半导 体晶体管的基板接触部的N型杂质层与P型金属绝缘体半导体晶体管的活 性区域之间的距离，设定为大于N型金属绝缘体半导体晶体管的基板接触 部的P型杂质层与N型金属绝缘体半导体晶体管的活性区域之间的距离的 情况下，获得上述效果。即，由于不仅能够在N型金属绝缘体半导体晶体
管中充分縮小基板接触部，而且能够在P型金属绝缘体半导体晶体管中充 分縮小基板接触部，因此即使是例如在逻辑单元中对单元高度进行了限制 时，也能够充分确保各晶体管的活性区域。在本发明的第二半导体装置中，也可以将上述第二基板接触部与上述第二活性区域之间的距离，设定为与上述第一基板接触部与上述第一活性 区域之间的距离相等。本发明所涉及的第三半导体装置，为具有双栅极结构的半导体装置，包括N型金属绝缘体半导体晶体管的第一活性区域及P型金属绝缘体半 导体晶体管的第二活性区域，夹着元件隔离区域相互邻接地形成在半导体 基板上；上述N型金属绝缘体半导体晶体管的第一基板接触部，形成在上 述半导体基板上的从上述第一活性区域来看位于上述第二活性区域的相反一侧；上述P型金属绝缘体半导体晶体管的第二基板接触部，形成在上述 半导体基板上的从上述第二活性区域来看位于上述第一活性区域的相反一 侧；N型栅极电极，形成在上述第一活性区域上，被注入了N型杂质；P 型杂质层，形成在上述第一基板接触部，被注人了P型杂质；P型栅极电 极，形成在上述第二活性区域上，被注入了P型杂质；以及N型杂质层， 形成在上述第二基板接触部，被注入了N型杂质。上述第二基板接触部中 的与上述P型栅极电极对着的部分的杂质浓度低于其它部分的杂质浓度。 根据本发明的第三半导体装置，P型金属绝缘体半导体晶体管的基板 接触部中的与P型栅极电极对着的部分的杂质浓度低于其它部分的杂质浓 度。即，在本发明的第三半导体装置中，也可以向P型金属绝缘体半导体 晶体管的基板接触部中与P型栅极电极对着的部分注入N型杂质。这样一 来，能够在形成P型金属绝缘体半导体晶体管的基板接触部的N型杂质层 时，防止向P型栅极电极的突出部分注入N型杂质。从而，能够在P型 金属绝缘体半导体晶体管中消除由基板接触部所引起的相互扩散的影响。 并且，由于没有N型杂质被注人P型栅极电极的突出部分的现象，因此 不仅能够在N型金属绝缘体半导体晶体管中充分缩小基板接触部，而且能 够在P型金属绝缘体半导体晶体管中充分縮小基板接触部，即使是例如在 逻辑单元中对单元高度进行了限制时，也能够充分确保各晶体管的活性区 域。
在制造本发明的第三半导体装置时，也可以在将N型杂质注入上述第二基板接触部的步骤中，使用覆盖上述第二基板接触部中的与上述p型栅 极电极对着的部分的掩膜。在本发明的第三半导体装置中，也可以使上述第一基板接触部中的与上述N型栅极电极对着的部分的杂质浓度低于其它部分的杂质浓度。此 时，也可以在向上述第二基板接触部注人N型杂质的步骤中，使用覆盖上 述第二基板接触部中的与上述P型栅极电极对着的部分的掩膜，在向上述 第一基板接触部注入P型杂质的步骤中，使用覆盖上述第一基板接触部中 的与上述N型栅极电极对着的部分的掩膜。本发明所涉及的第四半导体装置，具有双栅极结构，包括N型金属 绝缘体半导体晶体管的第一活性区域及P型金属绝缘体半导体晶体管的第 二活性区域，夹着元件隔离区域相互邻接地形成在半导体基板上；上述N 型金属绝缘体半导体晶体管的第一基板接触部，形成在上述半导体基板上 的从上述第一活性区域来看位于上述第二活性区域的相反一侧；上述P型 金属绝缘体半导体晶体管的第二基板接触部，形成在上述半导体基板上的 从上述第二活性区域来看位于上述第一活性区域的相反一侧；N型栅极电 极，形成在上述第一活性区域上，被注人了N型杂质；P型杂质层，形成 在上述第一基板接触部，被注入了P型杂质；P型栅极电极，形成在上述 第二活性区域上，被注人了P型杂质；以及N型杂质层，形成在上述第二 基板接触部，被注入了 N型杂质。在上述P型栅极电极中的从上述第二活 性区域向上述第二基板接触部方向突出的部分上形成有保护膜，在上述P 型栅极电极中的位于上述第二活性区域上的部分上没有形成上述保护膜。根据本发明的第四半导体装置，在P型栅极电极的突出部分上形成有 保护膜。这样一来，在形成P型金属绝缘体半导体晶体管的基板接触部的 N型杂质层时，N型杂质不被注入P型栅极电极的突出部分。因此，能够 在P型金属绝缘体半导体晶体管中消除由基板接触部所引起的相互扩散的 影响。并且，由于N型杂质不被注入P型栅极电极的突出部分，因此不 仅能够在N型金属绝缘体半导体晶体管中充分缩小基板接触部，而且能够 在P型金属绝缘体半导体晶体管中充分縮小基板接触部，即使是例如在逻 辑单元中对单元高度进行了限制时，也能够充分确保各晶体管的活性区域。2说明书第9/38页在本发明的第四半导体装置中，也可以在上述N型栅极电极中的从上述第 一 活性区域向上述第 一 基板接触部方向突出的部分上也形成有上述保护膜。此时，也可以在上述P型栅极电极及上述N型栅极电极各自的侧壁 形成有侧壁隔离，该侧壁隔离与上述保护膜由同一绝缘膜构成。本发明所涉及的第二半导体装置的制造方法，包括步骤a，在半导 体基板上形成夹着元件隔离区域相互邻接的N型金属绝缘体半导体晶体 管的第一活性区域及P型金属绝缘体半导体晶体管的第二活性区域、从上 述第一活性区域来看位于上述第二活性区域的相反一侧的上述N型金属 绝缘体半导体晶体管的第一基板接触部及从上述第二活性区域来看位于上 述第一活性区域的相反一侧的上述P型金属绝缘体半导体晶体管的第二基 板接触部；步骤b，在上述第一活性区域上形成N型栅极电极，且在上述 第二活性区域上形成P型栅极电极；步骤c，在上述P型栅极电极中的从 上述第二活性区域向上述第二基板接触部方向突出的部分上形成保护膜； 步骤d，在上述步骤c之后，将P型杂质注入上述第二活性区域及上述第 一基板接触部，在上述第二活性区域形成上述P型金属绝缘体半导体晶体 管的P型源极/漏极区域，且在上述第一基板接触部形成P型杂质层；以 及步骤e，在上述步骤c之后，将N型杂质注入上述第一活性区域及上述 第二基板接触部，在上述第一活性区域形成上述N型金属绝缘体半导体晶 体管的N型源极/漏极区域，且在上述第二基板接触部形成N型杂质层。艮P，本发明的第二半导体装置的制造方法为制造上述本发明的第四半 导体装置用的方法。根据本发明的第二半导体装置的制造方法，在向P型 金属绝缘体半导体晶体管的基板接触部注入N型杂质之前，在上述P型栅 极电极的突出部分上形成保护膜。这样一来，在向P型金属绝缘体半导体 晶体管的基板接触部注人N型杂质时，N型杂质不会被注人P型栅极电 极的突出部分。因此，能够在P型金属绝缘体半导体晶体管中消除由基板 接触部所引起的相互扩散的影响。并且，由于N型杂质不会被注入P型 栅极电极的突出部分，因此不仅能够在N型金属绝缘体半导体晶体管中充 分縮小基板接触部，而且能够在P型金属绝缘体半导体晶体管中充分縮小 基板接触部，即使是例如在逻辑单元中对单元高度进行了限制时，也能够 充分确保各晶体管的活性区域。
在本发明的第二半导体装置的制造方法中，上述步骤C也可以包括在 上述N型栅极电极中的从上述第一活性区域向上述第一基板接触部方向 突出的部分上也形成上述保护膜的步骤。此时，上述工序C也可以包括 在包含上述N型栅极电极上及上述P型栅极电极上的上述半导体基板上形 成绝缘膜的步骤;使用覆盖位于上述N型栅极电极及上述P型栅极电极各 自的上述突出部分上的上述绝缘膜的掩膜，对上述绝缘膜进行回蚀，来在上述N型栅极电极及上述P型栅极电极各自的侧壁形成侧壁隔离，且在上 述N型栅极电极及上述P型栅极电极各自的上述突出部分上形成上述保护 膜的步骤；以及除去上述掩膜的步骤。(发明的效果)如上所述，根据本发明，在考虑到由基板接触部所引起的相互扩散的情况下，来分别设定N型金属绝缘体半导体晶体管的基板接触部的设计规则和p型金属绝缘体半导体晶体管的基板接触部的设计规则，形成各基板 接触部。这样一来，由于能够在标准单元等中防止由基板接触部所引起的 相互扩散，充分地縮小基板接触部的设计，因此能够最大限度地确保各晶 体管的活性区域。附图的简单说明图l(a)为具有双栅极结构的本发明的第一实施例所涉及的半导体装置 的平面图，图l(b)为图l(a)中的I一I线的剖面图。图2(a)为具有双栅极结构的本发明的第一实施例所涉及的半导体装置 的制造方法的一工序的平面图，图2(b)为图2(a)的ll一ll线的剖面图。图3(a) 图3(c)为表示具有双栅极结构的本发明的第一实施例所涉及 的半导体装置的制造方法的各工序的剖面图。图4(a)为表示具有双栅极结构的本发明的第一实施例所涉及的半导体 装置的制造方法的一工序的平面图，图4(b)为图4(a)的1V—1V线的剖面 图。图5(a)为表示具有双栅极结构的本发明的第一实施例所涉及的半导体 装置的制造方法的一工序的平面图，图5(b)为图5(a)的V—V线的剖面图。 图6(a)为表示具有双栅极结构的本发明的第一实施例所涉及的半导体
装置的制造方法的一工序的平面图，图6(b)为图6(a)的V1—V1线的剖面 图。图7(a)为表示具有双栅极结构的本发明的第一实施例所涉及的半导体 装置的制造方法的一工序的平面图，图7(b)为图7(a)的V11—V11线的剖面 图。图8(a)为具有双栅极结构的本发明的第二实施例的半导体装置的平面 图，图8(b)为图8(a)中的Vlll—Vlll线的剖面图。图9(a)为具有双栅极结构的本发明的第三实施例的半导体装置的平面 图，图9(b)为图9(a)中的lX—lX线的剖面图。图lO(a)为具有双栅极结构的本发明的第四实施例的半导体装置的平 面图，

图10(b)为图10(a)中的XA—XA线的剖面图，图lO(c)为图10(a) 中的XB—XB线的剖面图。图ll(a)为具有双栅极结构的本发明的第五实施例的半导体装置的平 面图，图ll(b)为图ll(a)中的X!A-X1A线的剖面图，图ll(c)为图ll(a) 中的X1B—X1B线的剖面图，图ll(d)为图ll(a)中的X1C—X1C线的剖面 图。图12(a)为具有双栅极结构的本发明的第六实施例的半导体装置的平 面图，图12(b)为图12(a)中的Xll—Xll线的剖面图。图13(a)为表示具有双栅极结构的本发明的第六实施例所涉及的半导 体装置的制造方法的一工序的平面图，图13(b)为图13(a)的X111—Xlll线 的剖面图。图14(a) 图14(c)为表示具有双栅极结构的本发明的第六实施例所涉 及的半导体装置的制造方法的各工序的剖面图。图15(a)为表示具有双栅极结构的本发明的第六实施例所涉及的半导 体装置的制造方法的一工序的平面图，图15(b)为图15(a)的XV—XV线 的剖面图。图16(a) 图16(c)为表示具有双栅极结构的本发明的第六实施例所涉 及的半导体装置的制造方法的各工序的剖面图。图17(a)为表示具有双栅极结构的本发明的第六实施例所涉及的半导 体装置的制造方法的一工序的平面图，图17(b)为图17(a)的XV11—XVU 线的剖面图。图18(a)为表示具有双栅极结构的本发明的第六实施例所涉及的半导 体装置的制造方法的一工序的平面图，图18(b)为图18(a)的XV111—XV111 线的剖面图。图19(a)为表示具有双栅极结构的本发明的第六实施例所涉及的半导 体装置的制造方法的一工序的平面图，图19(b)为图19(a)的XlX—X1X线 的剖面图。图20(a)为具有双栅极结构的现有半导体装置的平面图，图20(b)为图 20(a)中的XX—XX线的剖面图。图21(a)表示本案发明者针对导通电流相对于N型金属绝缘体半导体 晶体管中的P型杂质注入区域与活性区域之间的距离的依存性进行了调查 的结果，图21(b)表示本案发明者针对导通电流相对于P型金属绝缘体半 导体晶体管中的N型杂质注人区域与活性区域之间的距离的依存性进行 了调査的结果。(符号的说明)20、 90—栅极电极形成用导电膜；20A、 90A—N型栅极电极层；20B、 90B—P型栅极电极层；83、 93—保护膜；92—掩膜；93A—绝缘膜；101、 201、 301、 401、 601、 701、 801、 901 —半导体基板；101a、 201a、 301a、 401a、 601a、 701a、 801a、 901a_N型金属绝缘体半导体晶体管的活性 区域；101b、 201b、 301b、 401b、 601b、 701b、 801b、 901b—P型金 属绝缘体半导体晶体管的活性区域；102、 202、 302、 402、 602、 702、 802、 902—元件隔离区域；103、 203、 303、 403、 603、 703、 803、 903 —N型栅极电极；103a、 203a、 303a、 403a、 603a、 703a、 803a、 903a —N型杂质层；103b、 203b、 303b、 403b、 603b、 703b—P型杂质层； 104、 204、 304、 404、 604、 704、 804、 904—P型栅极电极；104a、 204a、 304a、楊a、 604a、 704a、 804a、 904a—P型杂质层；104b、 204b、 304b、 404b、 604b—N型杂质层；105、 205、 305、 405、 605、 705、 805、 905 —侧壁隔离；106、 206、 306、 406、 606、 706、 806、 906—P型金属绝缘体半导体晶体管的基板接触部；106a、 206a、 306a、 406a、 606a、 706a、 806a、 906a—N型基板接角虫区域；107、 207、 307、 407、 607、 707、 807、 907—N型金属绝缘体半导体晶体管的基板接触部； 107a、 207a、 307a、 407a、 607a、 707a、 807a、 907a—P型基板接触 区域；108、 208、 308、 408、 608、 708、 808、 908—接触区域；210、 211、 910、 911—抗蚀剂图案；Al、 Cl、 El、 Gl、 II、 K1一P型杂质注 入掩膜开口区域与N型金属绝缘体半导体晶体管的活性区域之间的距离； A2、 C2、 E2、 G2、 12、 K2—P型杂质注入掩膜宽度；A3、 C3、 E3、 G3、 13、 K3 —P型杂质注入掩膜开口区域；A4、 C4、 E4、 G4、 14、 K4 — N 型栅极电极的突出量；A5、 C5、 E5、 G6、 16、 K5 —从N型金属绝缘体 半导体晶体管的活性区域到基板接触部的距离；Bl、 Dl、 Fl、 Hl、 Jl、 L1一N型杂质注入掩膜开口区域与P型金属绝缘体半导体晶体管的活性 区域之间的距离；B2、 D2、 F2、 H2、 J2、 L2 —N型杂质注人掩膜宽度； B3、 D3、 F3、 H3、 J3、 L3 —N型杂质注入掩膜开口区域；B4、 D4、 F4、 H4、 J4、 L4 —P型栅极电极的突出量；B5、 D5、 F5、 H6、 J6、 L5 —从 P型金属绝缘体半导体晶体管的活性区域到基板接触部的距离；H5、 J5 一P型金属绝缘体半导体晶体管的基板接触部中的与P型栅极电极对着的 部分；15 — N型金属绝缘体半导体晶体管的基板接触部中的与N型栅极电极对着的部分。
具体实施方式
(第一实施例)以下，参照附图对本发明的第一实施例所涉及的半导体装置及其制造 方法加以说明。图l(a)为具有双栅极结构的第一实施例的半导体装置的平面图，图Kb) 为图1(a)中的I—I线的剖面图。如图l(a)及图l(b)所示，在由硅构成的半导体基板101上设置有夹着 元件隔离区域102相互邻接的N型金属绝缘体半导体晶体管的活性区域 101a和P型金属绝缘体半导体晶体管的活性区域101b。并且，在半导体 基板101上的、从N型金属绝缘体半导体晶体管的活性区域101a来看与 P型金属绝缘体半导体晶体管的活性区域101b相反的一侧设置有N型金 属绝缘体半导体晶体管的基板接触部107，在半导体基板101上的、从P
型金属绝缘体半导体晶体管的活性区域101b来看与N型金属绝缘体半导 体晶体管的活性区域101a相反的一侧设置有P型金属绝缘体半导体晶体 管的基板接触部106。另外，在N型金属绝缘体半导体晶体管的活性区域 101a与N型金属绝缘体半导体晶体管的基板接触部107之间、及P型金 属绝缘体半导体晶体管的活性区域101b与P型金属绝缘体半导体晶体管 的基板接触部106之间分别设置有元件隔离区域102。如图l(a)及图l(b)所示，在N型金属绝缘体半导体晶体管的活性区域 101a上，隔着栅极绝缘膜(省略图示)形成有被注入了 N型杂质的N型栅 极电极103，在P型金属绝缘体半导体晶体管的活性区域101b上，隔着 栅极绝缘膜(省略图示)形成有被注入了 P型杂质的P型栅极电极104。 N 型栅极电极103与P型栅极电极104在N型金属绝缘体半导体晶体管的 活性区域101a与P型金属绝缘体半导体晶体管的活性区域101b之间的 元件隔离区域102上连接着。在P型金属绝缘体半导体晶体管的基板接触 部106及N型栅极电极103各自的表面部形成有N型杂质层(N型基板接 触区域)106a及N型杂质层103a。在N型金属绝缘体半导体晶体管的基 板接触部107及P型栅极电极104各自的表面部形成有P型杂质层(P型 基板接触区域)107a及P型杂质层104a。如图l(a)及图l(b)所示，在N型栅极电极103及P型栅极电极104 各自的侧壁形成有绝缘性侧壁隔离105。在N型金属绝缘体半导体晶体管 的活性区域101a、 P型金属绝缘体半导体晶体管的活性区域101b、 P型 金属绝缘体半导体晶体管的基板接触部106及N型金属绝缘体半导体晶体 管的基板接触部107各自上设置有与上层布线等连接的接触区域(接触柱 塞(contact plug)) 108。在图l(a)及图l(b)所示的本实施例的半导体装置中，将N型栅极电极 103中的从N型金属绝缘体半导体晶体管的活性区域101a向N型金属绝 缘体半导体晶体管的基板接触部107方向突出的突出量A4，设定为与P 型栅极电极104中的从P型金属绝缘体半导体晶体管的活性区域101b向 P型金属绝缘体半导体晶体管的基板接触部106方向突出的突出量B4相 等。并且，在制造图l(a)及图l(b)所示的本实施例的半导体装置时，将用
以将P型杂质注入到N型金属绝缘体半导体晶体管的基板接触部107中 的掩膜开口区域A3的宽度(P型杂质注入掩膜宽度)A2，设定为与用以将 N型杂质注人到P型金属绝缘体半导体晶体管的基板接触部106中的掩膜 开口区域B3的宽度(N型杂质注入掩膜宽度)B2相等。而且，在制造图l(a)及图l(b)所示的本实施例的半导体装置时，与用 以向N型金属绝缘体半导体晶体管的基板接触部107注人P型杂质的掩 膜开口区域A3与N型金属绝缘体半导体晶体管的活性区域101a之间的 距离Al相比，将用以向P型金属绝缘体半导体晶体管的基板接触部106 注人N型杂质的掩膜开口区域B3与P型金属绝缘体半导体晶体管的活性 区域101b之间的距离Bl设定得较大。换句话说，与N型金属绝缘体半 导体晶体管的活性区域101a到N型金属绝缘体半导体晶体管的基板接触 部107(P型杂质层107a)的距离A5相比，将P型金属绝缘体半导体晶体 管的活性区域101b到P型金属绝缘体半导体晶体管的基板接触部106(N 型杂质层106a)的距离B5设定得较大。根据上述本实施例的结构，能够在形成P型金属绝缘体半导体晶体管 的基板接触部106的N型杂质层106a时，减少向P型栅极电极104中 的从P型金属绝缘体半导体晶体管的活性区域101b朝着P型金属绝缘体 半导体晶体管的基板接触部106方向突出的部分(以下，称为P型栅极电 极104的突出部分)注人的N型杂质量。即，能够使在形成P型金属绝缘 体半导体晶体管的基板接触部106的N型杂质层106a时在P型栅极电极 104的突出部分的表面部形成的N型杂质层104b的宽度，小于在形成N 型金属绝缘体半导体晶体管的基板接触部107的P型杂质层107a时在N 型栅极电极103的突出部分的表面部形成的P型杂质层103b的宽度。从 而，能够在P型金属绝缘体半导体晶体管中消除由基板接触部106所引起 的相互扩散的影响。另一方面，由于能够在N型金属绝缘体半导体晶体管 中縮小基板接触部107的P型杂质层107a与活性区域101a之间的距离 (A5)，换句话说，由于能够在N型金属绝缘体半导体晶体管中充分縮小基 板接触部107，因此即使是例如在逻辑单元中对单元高度进行了限制时， 也能够充分确保各晶体管的活性区域10la及101b。图21(a)表示导通电流对于N型金属绝缘体半导体晶体管(MOS(meta1—oxide semiconductor)型)中的掩膜开口区域(P型杂质注入 区域)A3与活性区域101a之间的距离Al的依存性，图21(b)表示导通电 流对于P型金属绝缘体半导体晶体管(MOS型)中的掩膜开口区域(N型杂 质注入区域)B3与活性区域101b之间的距离Bl的依存性。如图21(a)所示，在N型金属绝缘体半导体晶体管中，几乎看不到由 基板接触部106所引起的相互扩散的影响。另一方面，如图21(b)所示， 在P型金属绝缘体半导体晶体管中，由基板接触部107所引起的相互扩散 的影响，在N型杂质注入区域B3接近于活性区域101b即P型栅极电极 104时变大，在N型杂质注人区域B3与活性区域101b之间的距离Bl 为35nm左右时导通电流劣化了 2%左右。由该基板接触部所引起的相互 扩散而造成晶体管能力劣化的现象是随着细微化发展而出现的新问题，如 上所述，根据本实施例，由于能够将N型杂质注入区域B3与活性区域101b 之间的距离B1设定得较大，因此能够克服该问题。以下，对本发明的第一实施例所涉及的半导体装置的制造方法加以说 明。图2(a)、图4(a)、图5(a)、图6(a)及图7(a)为表示本实施例的半导体 装置的制造方法的各工序的平面图，图2(b)、图3(a) 图3(c)、图4(b)、 图5(b)、图6(b)及图7(b)为表示本实施例的半导体装置的制造方法的各工 序的剖面图。另夕卜，图2(b)为图2(a)的11—ll线的剖面图，图4(b)为图4(a) 的1V—1V线的剖面图，图5(b)为图5(a)的V—V线的剖面图，图6(b)为 图6(a)的VI—Vl线的剖面图，图7(b)为图7(a)的V11—V11线的剖面图。首先，如图2(a)及图2(b)所示，在由硅构成的半导体基板201上，夹 着元件隔离区域202相互邻接地形成N型金属绝缘体半导体晶体管的活性 区域201a和P型金属绝缘体半导体晶体管的活性区域201b。并且，在半 导体基板201上的从N型金属绝缘体半导体晶体管的活性区域201a来看 位于P型金属绝缘体半导体晶体管的活性区域201b的相反一侧形成N型 金属绝缘体半导体晶体管的基板接触部207，在半导体基板201上的从P 型金属绝缘体半导体晶体管的活性区域201b来看位于N型金属绝缘体半 导体晶体管的活性区域201a的相反一侧形成P型金属绝缘体半导体晶体 管的基板接触部206。这里，在N型金属绝缘体半导体晶体管的活性区域 201a与N型金属绝缘体半导体晶体管的基板接触部207之间、以及P型
金属绝缘体半导体晶体管的活性区域201b与P型金属绝缘体半导体晶体 管的基板接触部206之间也分别形成元件隔离区域202。其次，如图3(a)所示，在半导体基板201上隔着栅极绝缘膜(省略图 示)形成栅极电极形成用导电膜20。接着，如图3(b)所示，以加速能量为 6KeV、掺杂质量为6.0X10is个/cm2、 TILT角度为0度的条件，向栅 极电极形成用导电膜20中的位于N型金属绝缘体半导体晶体管区域的部 分注人N型杂质，例如注入磷离子，来形成N型栅极电极层20A。然后， 如图3(c)所示，以加速能量为2KeV、掺杂质量为2.0X 10"个/ cm2、TILT 角度为0度的条件，向栅极电极形成用导电膜20中的位于P型金属绝缘 体半导体晶体管区域的部分注人p型杂质，例如注人硼离子，来形成P型栅极电极层20B。其次，如图4(a)及图4(b)所示，利用蚀刻分别将N型栅极电极层20A 及P型栅极电极层20B图案化，在N型金属绝缘体半导体晶体管的活性 区域20la上形成被注入了 N型杂质的N型栅极电极203，在P型金属绝 缘体半导体晶体管的活性区域201b上形成被注入了 P型杂质的P型栅极 电极204。此时，N型栅极电极203和P型栅极电极204是在N型金属 绝缘体半导体晶体管的活性区域201a与P型金属绝缘体半导体晶体管的 活性区域201b之间的元件隔离区域202上连接而成的。并且，将N型栅 极电极203中的从N型金属绝缘体半导体晶体管的活性区域201a朝着N 型金属绝缘体半导体晶体管的基板接触部207方向突出的突出量A4，设 定为与P型栅极电极204中的从P型金属绝缘体半导体晶体管的活性区域 201b朝着P型金属绝缘体半导体晶体管的基板接触部206方向突出的突 出量B4相等。其次，以加速能量为3KeV、掺杂质量为1.5X10is个/cm2、 TILT 角度为0度的条件，向N型金属绝缘体半导体晶体管的活性区域201a及 基板接触部207注入例如砷离子，形成N型延伸区域(省略图示)。其次， 以加速能量为10KeV、掺杂质量为8.0X10"个/cm2、 TILT角度为25 度的条件，利用4旋转法(从相互正交的4个方向依次进行注人，以下相同) 向N型金属绝缘体半导体晶体管的活性区域201a及基板接触部207注入 例如硼离子，形成P型袋(pocket)区域(省略图示)。 其次，以加速能量为0.5KeV、掺杂质量为3.0X10i4个/cm2、 TILT 角度为0度的条件，向P型金属绝缘体半导体晶体管的活性区域201b及 基板接触部206注入例如硼离子，形成P型延伸区域(省略图示)。接着， 以加速能量为30KeV、掺杂质量为7.0X10^个/cm2、 TILT角度为25 度的条件，利用4旋转法向P型金属绝缘体半导体晶体管的活性区域201b 及基板接触部206注人例如磷离子，形成N型袋区域(省略图示)。然后，如图5(b)所示，通过低压化学汽相沉积(LPCVD: Low Pressure Chemical Vapor Deposition)法在整个半导体基板201上形成氮化硅膜之 后，例如，利用回蚀法对该氮化硅膜进行蚀刻，在各栅极电极203及204 各自的侧壁形成侧壁隔离205。接着，如图5(a)及图5(b)所示，以在P型 金属绝缘体半导体晶体管的活性区域201b上及N型金属绝缘体半导体晶 体管的基板接触部207上具有开口区域(P型杂质注人区域)A3的抗蚀剂图 案210为掩膜，以加速能量为2KeV、掺杂质量为4.0X 10is个/ cm2、TILT 角度为7度的条件向半导体基板201注入例如硼离子。来在P型金属绝缘 体半导体晶体管的活性区域201b形成P型源极/漏极区域(省略图示)， 在N型金属绝缘体半导体晶体管的基板接触部207形成P型杂质层(P型 基板接触区域)207a。那时，在被注入了P型杂质的P型栅极电极204的 表面部形成P型杂质层204a,在被注入了 N型杂质的N型栅极电极203 的突出部分的表面部形成P型杂质层203b。并且，在本实施例中，将N 型金属绝缘体半导体晶体管的基板接触部207上的P型杂质注入区域A3 的宽度设为A2，将N型金属绝缘体半导体晶体管的活性区域201a与该P 型杂质注人区域A3之间的距离设为A1。其次，在除去抗蚀剂图案210之后，如图6(a)及图6(b)所示，以在N 型金属绝缘体半导体晶体管的活性区域201a上及P型金属绝缘体半导体 晶体管的基板接触部206上具有开口区域(N型杂质注入区域)B3的抗蚀剂 图案211为掩膜，以加速能量为20KeV、掺杂质量为4.0X10is个/cm2、 TILT角度为0度的条件向半导体基板201注入例如砷离子，接着，以加 速能量为10KeV、掺杂质量为1.0X10is个/cm2、 TILT角度为7度的条 件向半导体基板201注人例如磷离子。来在N型金属绝缘体半导体晶体管 的活性区域201a形成N型源极/漏极区域(省略图示)，在P型金属绝缘
体半导体晶体管的基板接触部206形成N型杂质层(N型基板接触区 域)206a。那时，在被注人了 N型杂质的N型栅极电极203的表面部形成 N型杂质层203a，在被注人了 P型杂质的P型栅极电极204的突出部分 的表面部形成N型杂质层204b。并且，在本实施例中，将P型金属绝缘 体半导体晶体管的基板接触部206上的N型杂质注入区域B3的宽度设为 B2，将P型金属绝缘体半导体晶体管的活性区域201b与该N型杂质注入 区域B3之间的距离设为B1。而且，在本实施例中，将P型杂质注入区域 A3的宽度A2与N型杂质注入区域B3的宽度B2设为相等，将N型金属 绝缘体半导体晶体管的活性区域201a与P型杂质注入区域A3之间的距 离Al(参照图5)设为小于P型金属绝缘体半导体晶体管的活性区域201b 与N型杂质注人区域B3之间的距离B1。换句话说，与N型金属绝缘体 半导体晶体管的活性区域201a到N型金属绝缘体半导体晶体管的基板接 触部207(P型杂质层207a)的距离A5(两者之间的元件隔离区域202的宽 度)相比，将P型金属绝缘体半导体晶体管的活性区域201b到P型金属绝 缘体半导体晶体管的基板接触部206(N型杂质层206a)的距离B5(两者之 间的元件隔离区域202的宽度)设定得较大(参照图7(a))。其次，在除去抗蚀剂图案211之后，如图7(a)及图7(b)所示，在N型 金属绝缘体半导体晶体管的活性区域201a、 P型金属绝缘体半导体晶体管 的活性区域201b、 P型金属绝缘体半导体晶体管的基板接触部206及N 型金属绝缘体半导体晶体管的基板接触部207各自上形成与上层布线等连 接的接触区域(接触柱塞)208。根据上述本实施例的方法，将向P型金属绝缘体半导体晶体管的基板 接触部206注入N型杂质用的N型杂质注入区域B3、与P型金属绝缘体 半导体晶体管的活性区域201b之间的距离Bl,设定得大于向N型金属 绝缘体半导体晶体管的基板接触部207注入P型杂质用的P型杂质注入区 域A3、与N型金属绝缘体半导体晶体管的活性区域201a之间的距离Al。 这样一来，在向P型金属绝缘体半导体晶体管的基板接触部206注入N 型杂质时，能够减少被注人P型栅极电极204的突出部分的N型杂质量。 即，能够使在形成P型金属绝缘体半导体晶体管的基板接触部206的N 型杂质层206a时形成在P型栅极电极204的突出部分的表面部的N型杂
质层204b,小于在形成N型金属绝缘体半导体晶体管的基板接触部207 的P型杂质层207a时形成在N型栅极电极203的突出部分的表面部的P 型杂质层203b。从而，能够在P型金属绝缘体半导体晶体管中消除由基 板接触部206所引起的相互扩散的影响。另一方面，由于能够在N型金属 绝缘体半导体晶体管中縮小P型杂质注入区域A3与活性区域201a之间 的距离Al,换句话说，由于能够在N型金属绝缘体半导体晶体管中充分 缩小基板接触部207，因此即使是在例如逻辑单元中对单元高度进行了限 制时，也能够充分确保各晶体管的活性区域201a及201b。 (第二实施例)以下，参照附图对本发明的第二实施例所涉及的半导体装置及其制造 方法加以说明。图8(a)为具有双栅极结构的第二实施例的半导体装置的平面图，图8(b) 为图8(a)中的Vlll—Vm线的剖面图。如图8(a)及图8(b)所示，在由硅构成的半导体基板301上设置有夹着 元件隔离区域302相互邻接的N型金属绝缘体半导体晶体管的活性区域 301a和P型金属绝缘体半导体晶体管的活性区域301b。并且，在半导体 基板301上的、从N型金属绝缘体半导体晶体管的活性区域301a来看与 P型金属绝缘体半导体晶体管的活性区域301b相反的一侧设置有N型金 属绝缘体半导体晶体管的基板接触部307,在半导体基板301上的、从P 型金属绝缘体半导体晶体管的活性区域301b来看与N型金属绝缘体半导 体晶体管的活性区域301a相反的一侧设置有P型金属绝缘体半导体晶体 管的基板接触部306。另外，在N型金属绝缘体半导体晶体管的活性区域 301a与N型金属绝缘体半导体晶体管的基板接触部307之间、及P型金 属绝缘体半导体晶体管的活性区域301b与P型金属绝缘体半导体晶体管 的基板接触部306之间分别设置有元件隔离区域302。并且，如图8(a)及图8(b)所示，在N型金属绝缘体半导体晶体管的活 性区域301a上，隔着栅极绝缘膜(省略图示)形成有被注人了 N型杂质的 N型栅极电极303，在P型金属绝缘体半导体晶体管的活性区域301b上， 隔着栅极绝缘膜(省略图示)形成有被注人了 P型杂质的P型栅极电极304。 N型栅极电极303和P型栅极电极304在N型金属绝缘体半导体晶体管 的活性区域301a与P型金属绝缘体半导体晶体管的活性区域301b之间 的元件隔离区域302上连接着。在P型金属绝缘体半导体晶体管的基板接 触部306及N型栅极电极303各自的表面部形成有N型杂质层(N型基板 接触区域)306a及N型杂质层303a。在N型金属绝缘体半导体晶体管的 基板接触部307及P型栅极电极304各自的表面部形成有P型杂质层(P 型基板接触区域)307a及P型杂质层304a。而且，如图8(a)及图8(b)所示，在N型栅极电极303及P型栅极电 极304各自的侧壁形成有绝缘性侧壁隔离305。在N型金属绝缘体半导体 晶体管的活性区域301a、 P型金属绝缘体半导体晶体管的活性区域301b、 P型金属绝缘体半导体晶体管的基板接触部306及N型金属绝缘体半导体 晶体管的基板接触部307各自上设置有与上层布线等连接的接触区域 308。在图8(a)及图8(b)所示的本实施例的半导体装置中，将N型栅极电极 303中的从N型金属绝缘体半导体晶体管的活性区域301a向N型金属绝 缘体半导体晶体管的基板接触部307方向突出的突出量C4，设定为与P 型栅极电极304中的从P型金属绝缘体半导体晶体管的活性区域301b向 P型金属绝缘体半导体晶体管的基板接触部306方向突出的突出量D4相 等。并且，在制造图8(a)及图8(b)所示的本实施例的半导体装置时，与用 以将P型杂质注入到N型金属绝缘体半导体晶体管的基板接触部307中 的掩膜开口区域C3的宽度(P型杂质注入掩膜宽度)C2相比，将用以将N 型杂质注入到P型金属绝缘体半导体晶体管的基板接触部306中的掩膜开 口区域D3的宽度(N型杂质注人掩膜宽度)D2设定得较小。而且，在制造图8(a)及图8(b)所示的本实施例的半导体装置时，与用 以向N型金属绝缘体半导体晶体管的基板接触部307注入P型杂质的掩 膜开口区域C3、与N型金属绝缘体半导体晶体管的活性区域301a之间 的距离CI相比，将用以向P型金属绝缘体半导体晶体管的基板接触部306 注入N型杂质的掩膜开口区域D3、与P型金属绝缘体半导体晶体管的活 性区域301b之间的距离Dl设定得较大。另外，在本实施例中，由于将N 型杂质注人掩膜宽度D2设定得小于P型杂质注入掩膜宽度C2，因此与N
型金属绝缘体半导体晶体管的活性区域301a到N型金属绝缘体半导体晶 体管的基板接触部307(P型杂质层307a)的距离C5相比，不必将P型金 属绝缘体半导体晶体管的活性区域301b到P型金属绝缘体半导体晶体管 的基板接触部306(N型杂质层306a)的距离D5设定得较大。根据本实施例，将用以向P型金属绝缘体半导体晶体管的基板接触部 306注入N型杂质的N型杂质注入区域D3、与P型金属绝缘体半导体晶 体管的活性区域301b之间的距离Dl，设定为大于用以向N型金属绝缘 体半导体晶体管的基板接触部307注入P型杂质的P型杂质注入区域C3、 与N型金属绝缘体半导体晶体管的活性区域301a之间的距离Cl。这样 一来，在向P型金属绝缘体半导体晶体管的基板接触部306注入N型杂 质时，能够减少被注人P型栅极电极304的突出部分的N型杂质量。艮口， 能够使在形成P型金属绝缘体半导体晶体管的基板接触部306的N型杂 质层306a时形成在P型栅极电极304的突出部分的表面部的N型杂质层 304b的宽度，小于在形成N型金属绝缘体半导体晶体管的基板接触部307 的P型杂质层307a时形成在N型栅极电极303的突出部分的表面部的P 型杂质层303b的宽度。从而，能够在P型金属绝缘体半导体晶体管中消 除由基板接触部306所引起的相互扩散的影响。另一方面，根据本实施例，能够在N型金属绝缘体半导体晶体管中縮 小P型杂质注人区域C3与活性区域301a之间的距离Cl。换句话说，能 够在N型金属绝缘体半导体晶体管中充分縮小基板接触部307。并且，在 本实施例中，由于将N型杂质注人掩膜宽度D2设定为小于P型杂质注入 掩膜宽度C2，因此不必使P型金属绝缘体半导体晶体管的基板接触部 306(N型杂质层306a)与P型金属绝缘体半导体晶体管的活性区域301b 之间的距离(两者之间的元件隔离区域302的宽度)，大于N型金属绝缘体 半导体晶体管的基板接触部307(P型杂质层307a)与N型金属绝缘体半导 体晶体管的活性区域301a之间的距离俩者之间的元件隔离区域302的宽 度)。这样一来，由于不仅能够充分縮小N型金属绝缘体半导体晶体管的 基板接触部307，还能够充分縮小P型金属绝缘体半导体晶体管的基板接 触部306，因此即使是在例如逻辑单元中对单元高度进行了限制时，也能 够充分确保各晶体管的活性区域301a及301b。(第三实施例)以下，参照附图对本发明的第三实施例所涉及的半导体装置及其制造 方法加以说明。图9(a)为具有双栅极结构的第三实施例的半导体装置的平面图，图9(b) 为图9(a)中的lX—lX线的剖面图。如图9(a)及图9(b)所示，在由硅构成的半导体基板401上设置有夹着 元件隔离区域402相互邻接的N型金属绝缘体半导体晶体管的活性区域 401a和P型金属绝缘体半导体晶体管的活性区域401b。并且，在半导体 基板401上的、从N型金属绝缘体半导体晶体管的活性区域401a来看与 P型金属绝缘体半导体晶体管的活性区域401b相反的一侧设置有N型金 属绝缘体半导体晶体管的基板接触部407，在半导体基板401上的、从P 型金属绝缘体半导体晶体管的活性区域401b来看与N型金属绝缘体半导 体晶体管的活性区域401a相反的一侧设置有P型金属绝缘体半导体晶体 管的基板接触部406。另外，在N型金属绝缘体半导体晶体管的活性区域 401a与N型金属绝缘体半导体晶体管的基板接触部407之间、及P型金 属绝缘体半导体晶体管的活性区域401b与P型金属绝缘体半导体晶体管 的基板接触部406之间分别设置有元件隔离区域402。并且，如图9(a)及图9(b)所示，在N型金属绝缘体半导体晶体管的活 性区域401a上，隔着栅极绝缘膜(省略图示)形成有被注人了 N型杂质的 N型栅极电极403，在P型金属绝缘体半导体晶体管的活性区域401b上， 隔着栅极绝缘膜(省略图示)形成有被注人了 P型杂质的P型栅极电极404。 N型栅极电极403和P型栅极电极404在N型金属绝缘体半导体晶体管 的活性区域401a与P型金属绝缘体半导体晶体管的活性区域401b之间 的元件隔离区域402上连接着。在P型金属绝缘体半导体晶体管的基板接 触部406及N型栅极电极403各自的表面部形成有N型杂质层(N型基板 接触区域)406a及N型杂质层403a。在N型金属绝缘体半导体晶体管的 基板接触部407及P型栅极电极404各自的表面部形成有P型杂质层(P 型基板接触区域)407a及P型杂质层404a。而且，如图9(a)及图9(b)所示，在N型栅极电极403及P型栅极电 极404各自的侧壁形成有绝缘性侧壁隔离405。在N型金属绝缘体半导体 晶体管的活性区域401a、 P型金属绝缘体半导体晶体管的活性区域401b、 P型金属绝缘体半导体晶体管的基板接触部406及N型金属绝缘体半导体 晶体管的基板接触部407各自上设置有与上层布线等连接的接触区域(接 触柱塞)408。在图9(a)及图9(b)所示的本实施例的半导体装置中，与N型栅极电极 403中的从N型金属绝缘体半导体晶体管的活性区域401a朝着N型金属 绝缘体半导体晶体管的基板接触部407方向突出的突出量E4相比，将P 型栅极电极404中的从P型金属绝缘体半导体晶体管的活性区域401b朝 着P型金属绝缘体半导体晶体管的基板接触部406方向突出的突出量F4 设定得较短。并且，在制造图9(a)及图9(b)所示的本实施例的半导体装置时，将用 以将P型杂质注入到N型金属绝缘体半导体晶体管的基板接触部407中 的掩膜开口区域E3的宽度(P型杂质注入掩膜宽度)E2，设定为与用以将 N型杂质注入到P型金属绝缘体半导体晶体管的基板接触部406中的掩膜 开口区域F3的宽度(N型杂质注人掩膜宽度)F2相等。但也可以将N型杂 质注入掩膜宽度F2设定为小于P型杂质注入掩膜宽度E2。而且，在制造图9(a)及图9(b)所示的本实施例的半导体装置时，将用 以向N型金属绝缘体半导体晶体管的基板接触部407注入P型杂质的掩 膜开口区域E3与N型金属绝缘体半导体晶体管的活性区域401a之间的 距离El ，设定为和用以向P型金属绝缘体半导体晶体管的基板接触部 406注入N型杂质的掩膜开口区域F3与P型金属绝缘体半导体晶体管的 活性区域401b之间的距离Fl相等。换句话说，将N型金属绝缘体半导 体晶体管的活性区域401a到N型金属绝缘体半导体晶体管的基板接触部 407(P型杂质层407a)的距离E5，设定为与P型金属绝缘体半导体晶体管 的活性区域401b到P型金属绝缘体半导体晶体管的基板接触部406(N型 杂质层406a)的距离F5相等。但也可以将距离Fl即距离F5设定得大于 距离El即距离E5。根据本实施例，P型栅极电极404的突出部分的长度短于N型栅极电 极403的突出部分的长度。这样一来，能够使P型栅极电极404的突出 部分与P型金属绝缘体半导体晶体管的基板接触部406(N型杂质层406a)
之间的距离，大于N型栅极电极403的突出部分与N型金属绝缘体半导 体晶体管的基板接触部407(P型杂质层407a)之间的距离。从而，在形成 P型金属绝缘体半导体晶体管的基板接触部406的N型杂质层406a时， 能够减少被注人P型栅极电极404的突出部分的N型杂质量。即，能够 使在形成P型金属绝缘体半导体晶体管的基板接触部406的N型杂质层 406a时形成在P型栅极电极404的突出部分的表面部的N型杂质层 404b，小于在形成N型金属绝缘体半导体晶体管的基板接触部407的P 型杂质层407a时形成在N型栅极电极403的突出部分的表面部的P型杂 质层403b。因此，能够在P型金属绝缘体半导体晶体管中消除由基板接 触部406所引起的相互扩散的影响。并且，根据本实施例，由于使P型栅极电极404的突出部分的长度短 于N型栅极电极403的突出部分的长度，因此能够在不使P型金属绝缘 体半导体晶体管的基板接触部406(N型杂质层406a)与P型金属绝缘体半 导体晶体管的活性区域401b之间的距离F5，大于N型金属绝缘体半导 体晶体管的基板接触部407(P型杂质层407a)与N型金属绝缘体半导体晶 体管的活性区域401a之间的距离E5的情况下,获得上述效果。这样一来， 由于不仅能够充分縮小N型金属绝缘体半导体晶体管的基板接触部407， 还能够充分縮小P型金属绝缘体半导体晶体管的基板接触部406,因此即 使是在例如逻辑单元中对单元高度进行了限制时，也能够充分确保各晶体 管的活性区域401a及401b。(第四实施例)以下，参照附图对本发明的第四实施例所涉及的半导体装置及其制造 方法加以说明。图10(a)为具有双栅极结构的第四实施例的半导体装置的平面图，图 10(b)为图10(a)中的XA—XA线的剖面图，图10(c)为图10(a)中的XB — XB线的剖面图。另外，在图10(c)中，省略了接触区域的图示。如图10(a) 图10(c)所示，在由硅构成的半导体基板601上设置有夹 着元件隔离区域602相互邻接的N型金属绝缘体半导体晶体管的活性区域 601a和P型金属绝缘体半导体晶体管的活性区域601b。并且，在半导体 基板601上的、从N型金属绝缘体半导体晶体管的活性区域601a来看与 P型金属绝缘体半导体晶体管的活性区域601b相反的一侧设置有N型金 属绝缘体半导体晶体管的基板接触部607，在半导体基板601上的、从P 型金属绝缘体半导体晶体管的活性区域601b来看与N型金属绝缘体半导 体晶体管的活性区域601a相反的一侧设置有P型金属绝缘体半导体晶体 管的基板接触部606。另外，在N型金属绝缘体半导体晶体管的活性区域 601a与N型金属绝缘体半导体晶体管的基板接触部607之间、及P型金 属绝缘体半导体晶体管的活性区域601b与P型金属绝缘体半导体晶体管 的基板接触部606之间分别设置有元件隔离区域602。并且，如图10(a) 图10(c)所示，在N型金属绝缘体半导体晶体管的 活性区域601a上，隔着栅极绝缘膜(省略图示)形成有被注人了 N型杂质 的N型栅极电极603，在P型金属绝缘体半导体晶体管的活性区域601b 上，隔着栅极绝缘膜(省略图示)形成有被注人了 P型杂质的P型栅极电极 604。 N型栅极电极603与P型栅极电极604在N型金属绝缘体半导体 晶体管的活性区域601a与P型金属绝缘体半导体晶体管的活性区域601b 之间的元件隔离区域602上连接着。在P型金属绝缘体半导体晶体管的基 板接触部606及N型栅极电极603各自的表面部形成有N型杂质层(N型 基板接触区域)606a及N型杂质层603a。在N型金属绝缘体半导体晶体 管的基板接触部607及P型栅极电极604各自的表面部形成有P型杂质 层(P型基板接触区域)607a及P型杂质层604a。另外，在本实施例中，在P型金属绝缘体半导体晶体管的基板接触部 606中的与P型栅极电极604对着的部分(图10(a)的区域H5)，或者没有 形成N型基板接触区域606a，或者形成有比在基板接触部606的其它部 分形成的N型基板接触区域606a浓度低的N型杂质层。而且，如图10(a) 图10(c)所示，在N型栅极电极603及P型栅极 电极604各自的侧壁形成有绝缘性侧壁隔离605。在N型金属绝缘体半导 体晶体管的活性区域601a、 P型金属绝缘体半导体晶体管的活性区域 601b、 P型金属绝缘体半导体晶体管的基板接触部606及N型金属绝缘 体半导体晶体管的基板接触部607各自上设置有与上层布线等连接的接触 区域(接触柱塞)608。在图10(a) 图lO(c)所示的本实施例的半导体装置中，将N型栅极电
极603中的从N型金属绝缘体半导体晶体管的活性区域601a朝着N型 金属绝缘体半导体晶体管的基板接触部607方向突出的突出量G4,设定 为与P型栅极电极604中的从P型金属绝缘体半导体晶体管的活性区域 601b朝着P型金属绝缘体半导体晶体管的基板接触部606方向突出的突 出量H4相等。并且，在制造图10(a) 图10(c)所示的本实施例的半导体装置时， 将用以将P型杂质注入到N型金属绝缘体半导体晶体管的基板接触部607 中的掩膜开口区域G3的宽度(P型杂质注入掩膜宽度)G2，设定为与用以 将N型杂质注人到P型金属绝缘体半导体晶体管的基板接触部606中的 掩膜开口区域H3的宽度(N型杂质注入掩膜宽度)H2相等。但能够任意设 定P型杂质注人掩膜宽度G2与N型杂质注入掩膜宽度H2的大小关系。而且，在本实施例中，在P型栅极电极604的突出部分、及基板接触 部606中的与P型栅极电极604对着的部分(图10(a)的区域H5)没有设置 用以向P型金属绝缘体半导体晶体管的基板接触部606中注人N型杂质 的掩膜开口区域H3。换句话说，在向P型金属绝缘体半导体晶体管的基 板接触部606注人N型杂质的工序中使用覆盖上述各部分的掩膜。另外， 掩膜开口区域H3可以是在该各部分上具有凹陷的形状(参照图10(a))，或 者也可以是在该各部分上被分割开。这样一来，能够防止N型杂质被注入 P型栅极电极604的突出部分。并且，向基板接触部606中的与P型栅极 电极604对着的部分以外的其它部分注入的N型杂质可以通过杂质注人之 后的热处理而扩散到基板接触部606中的与P型栅极电极604对着的部 分中。在制造图10(a) 图10(c)所示的本实施例的半导体装置时，将用以向 N型金属绝缘体半导体晶体管的基板接触部607注人P型杂质的掩膜开口 区域G3与N型金属绝缘体半导体晶体管的活性区域601a之间的距离 Gl ，设定为和用以向P型金属绝缘体半导体晶体管的基板接触部606注 入N型杂质的掩膜开口区域H3与P型金属绝缘体半导体晶体管的活性区 域601b之间的距离Hl相等。换句话说，将N型金属绝缘体半导体晶体 管的活性区域601a到N型金属绝缘体半导体晶体管的基板接触部607(P 型杂质层607a)的距离G6，设定为与P型金属绝缘体半导体晶体管的活
性区域601b到P型金属绝缘体半导体晶体管的基板接触部606(N型杂质 层606a)的距离H6相等。但能够任意设定距离Gl(即，距离G6)与距离 Hl(即，距离H6)的大小关系。根据本实施例，P型金属绝缘体半导体晶体管的基板接触部606中的 与P型栅极电极604对着的部分的杂质浓度低于其它部分的杂质浓度。即， 在本实施例中，也可以不向P型金属绝缘体半导体晶体管的基板接触部 606中的与P型栅极电极604对着的部分中注入N型杂质。这样一来， 能够在形成P型金属绝缘体半导体晶体管的基板接触部606的N型杂质 层606a时，防止N型杂质被注人P型栅极电极604的突出部分的现象。 从而，能够在P型金属绝缘体半导体晶体管中消除由基板接触部606所引 起的相互扩散的影响。并且，由于没有向P型栅极电极604的突出部分注 入相反极性的杂质的现象，因此不仅能够充分縮小N型金属绝缘体半导体 晶体管的基板接触部607，而且能够充分縮小P型金属绝缘体半导体晶体 管的基板接触部606，即使是在例如逻辑单元中对单元高度进行了限制时， 也能够充分确保各晶体管的活性区域。(第五实施例)以下，参照附图对本发明的第五实施例所涉及的半导体装置及其制造 方法加以说明。图ll(a)为具有双栅极结构的第五实施例的半导体装置的平面图，图 ll(b)为图ll(a)中的X1A—X1A线的剖面图，图ll(c)为图ll(a)中的X1B —X1B线的剖面图，图ll(d)为图U(a)中的XlC—X1C线的剖面图。另夕卜， 在图ll(c)及图ll(d)中，省略了接触区域的图示。如图11(a) 图ll(d)所示，在由硅构成的半导体基板701上设置有夹 着元件隔离区域702相互邻接的N型金属绝缘体半导体晶体管的活性区域 701a和P型金属绝缘体半导体晶体管的活性区域701b。并且，在半导体 基板701上的、从N型金属绝缘体半导体晶体管的活性区域701a来看与 P型金属绝缘体半导体晶体管的活性区域701b相反的一侧设置有N型金 属绝缘体半导体晶体管的基板接触部707，在半导体基板701上的、从P 型金属绝缘体半导体晶体管的活性区域701b来看与N型金属绝缘体半导 体晶体管的活性区域701a相反的一侧设置有P型金属绝缘体半导体晶体
管的基板接触部706。另外，在N型金属绝缘体半导体晶体管的活性区域 701a与N型金属绝缘体半导体晶体管的基板接触部707之间、及P型金 属绝缘体半导体晶体管的活性区域701b与P型金属绝缘体半导体晶体管 的基板接触部706之间分别设置有元件隔离区域702。并且，如图11(a) 图ll(d)所示，在N型金属绝缘体半导体晶体管的 活性区域701a上，隔着栅极绝缘膜(省略图示)形成有被注入了 N型杂质 的N型栅极电极703，在P型金属绝缘体半导体晶体管的活性区域701b 上，隔着栅极绝缘膜(省略图示)形成有被注人了 P型杂质的P型栅极电极 704。 N型栅极电极703和P型栅极电极704在N型金属绝缘体半导体 晶体管的活性区域701a与P型金属绝缘体半导体晶体管的活性区域701b 之间的元件隔离区域702上连接着。在P型金属绝缘体半导体晶体管的基 板接触部706及N型栅极电极703各自的表面部形成有N型杂质层(N型 基板接触区域)706a及N型杂质层703a。在N型金属绝缘体半导体晶体 管的基板接触部707及P型栅极电极704各自的表面部形成有P型杂质 层(P型基板接触区域)707a及P型杂质层704a。另外，在本实施例中，在P型金属绝缘体半导体晶体管的基板接触部 706中的与P型栅极电极704对着的部分(图ll(a)的区域J5)，或者没有 形成N型基板接触区域706a，或者形成有比在基板接触部706的其它部 分形成的N型基板接触区域706a的浓度低的N型杂质层。并且，在本实施例中，在N型金属绝缘体半导体晶体管的基板接触部 707中的与N型栅极电极703对着的部分(图ll(a)的区域15)，或者没有 形成P型基板接触区域707a，或者形成有比在基板接触部707的其它部 分形成的P型基板接触区域707a的浓度低的P型杂质层。而且，如图11(a) 图ll(d)所示，在N型栅极电极703及P型栅极 电极704各自的侧壁形成有绝缘性侧壁隔离705。在N型金属绝缘体半导 体晶体管的活性区域701a、 P型金属绝缘体半导体晶体管的活性区域 701b、 P型金属绝缘体半导体晶体管的基板接触部706及N型金属绝缘 体半导体晶体管的基板接触部707各自上设置有与上层布线等连接的接触 区域708。在图11(a) 图ll(d)所示的本实施例的半导体装置中，将N型栅极电
极703中的从N型金属绝缘体半导体晶体管的活性区域701a朝着N型 金属绝缘体半导体晶体管的基板接触部707方向突出的突出量14，设定为 与P型栅极电极704中的从P型金属绝缘体半导体晶体管的活性区域 701b朝着P型金属绝缘体半导体晶体管的基板接触部706方向突出的突 出量J4相等。并且，在制造图11(a) 图ll(d)所示的本实施例的半导体装置时， 将用以将P型杂质注入到N型金属绝缘体半导体晶体管的基板接触部707 中的掩膜开口区域I3的宽度(P型杂质注人掩膜宽度)12，设定为与用以将 N型杂质注入到P型金属绝缘体半导体晶体管的基板接触部706中的掩膜 开口区域J3的宽度(N型杂质注人掩膜宽度)J2相等。但能够任意设定P 型杂质注入掩膜宽度12与N型杂质注入掩膜宽度J2的大小关系。而且，在本实施例中，在N型栅极电极703的突出部分、以及基板接 触部707中的与N型栅极电极703对着的部分(图ll(a)的区域15)没有设 置用以向N型金属绝缘体半导体晶体管的基板接触部707中注人P型杂 质的掩膜开口区域13。换句话说，在向N型金属绝缘体半导体晶体管的 基板接触部707注入P型杂质的工序中使用覆盖上述各部分的掩膜。另外， 掩膜开口区域I3可以是在该各部分上具有凹陷的形状(参照图ll(a))，或 者也可以是在该各部分上被分割开。这样一来，能够防止P型杂质被注入 N型栅极电极703的突出部分中的现象。并且，向基板接触部707中的与 N型栅极电极703对着的部分以外的其它部分注人的P型杂质可以通过杂 质注入之后的热处理而扩散到基板接触部707中的与N型栅极电极703 对着的部分中。并且，在本实施例中，在P型栅极电极704的突出部分、以及基板接 触部706中的与P型栅极电极704对着的部分(图ll(a)的区域J5)没有设 置用以向P型金属绝缘体半导体晶体管的基板接触部706中注入N型杂 质的掩膜开口区域J3。换句话说，在向P型金属绝缘体半导体晶体管的 基板接触部706注人N型杂质的工序中使用覆盖上述各部分的掩膜。另外， 掩膜开口区域J3可以是在该各部分上具有凹陷的形状(参照图ll(a))，或 者也可以是在该各部分上被分割开。这样一来，能够防止N型杂质被注入 P型栅极电极704的突出部分中的现象。并且，向基板接触部706中的与 P型栅极电极704对着的部分以外的其它部分注入的N型杂质可以通过杂 质注人之后的热处理而扩散到基板接触部706的与P型栅极电极704对 着的部分中。在制造图11(a) 图ll(d)所示的本实施例的半导体装置时，将用以向 N型金属绝缘体半导体晶体管的基板接触部707注入P型杂质的掩膜开口 区域13与N型金属绝缘体半导体晶体管的活性区域701a之间的距离II ， 设定为和用以向P型金属绝缘体半导体晶体管的基板接触部706注入N 型杂质的掩膜开口区域J3与P型金属绝缘体半导体晶体管的活性区域 701b之间的距离Jl相等。换句话说，将N型金属绝缘体半导体晶体管的 活性区域701a到N型金属绝缘体半导体晶体管的基板接触部707(P型杂 质层707a)的距离16，设定为与P型金属绝缘体半导体晶体管的活性区域 701b到P型金属绝缘体半导体晶体管的基板接触部706(N型杂质层706a) 的距离J6相等。但能够任意设定距离I1(即，距离I6)与距离Jl(即，距离 J6)的大小关系。根据本实施例，P型金属绝缘体半导体晶体管的基板接触部706中的 与P型栅极电极704对着的部分的杂质浓度低于其它部分的杂质浓度。即， 在本实施例中，也可以不向P型金属绝缘体半导体晶体管的基板接触部 706中的与P型栅极电极704对着的部分注人N型杂质。这样一来，能 够在形成P型金属绝缘体半导体晶体管的基板接触部706的N型杂质层 706a时，防止N型杂质被注人P型栅极电极704的突出部分的现象。从 而，能够在P型金属绝缘体半导体晶体管中消除由基板接触部706所引起 的相互扩散的影响。并且，在本实施例中，也可以不向N型金属绝缘体半导体晶体管的基 板接触部707中的与N型栅极电极703对着的部分注入P型杂质。这样 一来，能够在形成N型金属绝缘体半导体晶体管的基板接触部707的P 型杂质层707a时，防止P型杂质被注入N型栅极电极703的突出部分的 现象。即，在本实施例中，没有向N型栅极电极703及P型栅极电极704 中注入相反极性的杂质的现象。因此，不仅能够充分縮小N型金属绝缘体 半导体晶体管的基板接触部707，而且能够充分縮小P型金属绝缘体半导 体晶体管的基板接触部706,因此即使是在例如逻辑单元中对单元高度进
行了限制时，也能够充分确保各晶体管的活性区域。 (第六实施例)以下，参照附图对本发明的第六实施例所涉及的半导体装置及其制造 方法加以说明。图12(a)为具有双栅极结构的第六实施例的半导体装置的平面图，图 12(b)为图12(a)中的Xll—Xll线的剖面图。如图12(a)及图12(b)所示，在由硅构成的半导体基板801上设置有夹 着元件隔离区域802相互邻接的N型金属绝缘体半导体晶体管的活性区域 801a和P型金属绝缘体半导体晶体管的活性区域801b。并且，在半导体 基板801上的、从N型金属绝缘体半导体晶体管的活性区域801a来看与 P型金属绝缘体半导体晶体管的活性区域801b相反的一侧设置有N型金 属绝缘体半导体晶体管的基板接触部807，在半导体基板801上的、从P 型金属绝缘体半导体晶体管的活性区域801b来看与N型金属绝缘体半导 体晶体管的活性区域801a相反的一侧设置有P型金属绝缘体半导体晶体 管的基板接触部806。另外，在N型金属绝缘体半导体晶体管的活性区域 801a与N型金属绝缘体半导体晶体管的基板接触部807之间、及P型金 属绝缘体半导体晶体管的活性区域801b与P型金属绝缘体半导体晶体管 的基板接触部806之间分别设置有元件隔离区域802。并且，如图12(a)及图12(b)所示，在N型金属绝缘体半导体晶体管的 活性区域801a上，隔着栅极绝缘膜(省略图示)形成有被注入了 N型杂质 的N型栅极电极803，在P型金属绝缘体半导体晶体管的活性区域801b 上，隔着栅极绝缘膜(省略图示)形成有被注入了 P型杂质的P型栅极电极 804。 N型栅极电极803与P型栅极电极804在N型金属绝缘体半导体 晶体管的活性区域801a与P型金属绝缘体半导体晶体管的活性区域801b 之间的元件隔离区域802上连接着。在本实施例中，在N型栅极电极803中的从N型金属绝缘体半导体 晶体管的活性区域801a朝着N型金属绝缘体半导体晶体管的基板接触部 807方向突出的部分上，形成有例如为形成侧壁隔离而形成的由氮化硅膜 构成的保护膜83。同样，在P型栅极电极804中的从P型金属绝缘体半 导体晶体管的活性区域801b朝着P型金属绝缘体半导体晶体管的基板接
触部806方向突出的部分上也形成有保护膜83。并且，如图12(a)及图12(b)所示，在P型金属绝缘体半导体晶体管的 基板接触部806的表面部形成有N型杂质层(N型基板接触区域)806a，在 N型栅极电极803中的没有被保护膜83覆盖的部分的表面部形成有N型 杂质层803a。并且，在N型金属绝缘体半导体晶体管的基板接触部807 的表面部形成有P型杂质层(P型基板接触区域)807a ，在P型栅极电极804 中的没有被保护膜83覆盖的部分的表面部形成有P型杂质层804a。而且，如图12(a)及图12(b)所示，在N型栅极电极803及P型栅极 电极804各自的侧壁形成有绝缘性侧壁隔离805。在N型金属绝缘体半导 体晶体管的活性区域801a、 P型金属绝缘体半导体晶体管的活性区域 801b、 P型金属绝缘体半导体晶体管的基板接触部806及N型金属绝缘 体半导体晶体管的基板接触部807各自上设置有与上层布线等连接的接触 区域808。在图12(a)及图12(b)所示的本实施例的半导体装置中，将N型栅极电 极803中的从N型金属绝缘体半导体晶体管的活性区域801a朝着N型 金属绝缘体半导体晶体管的基板接触部807方向突出的突出量K4，设定 为与P型栅极电极804中的从P型金属绝缘体半导体晶体管的活性区域 801b朝着P型金属绝缘体半导体晶体管的基板接触部806方向突出的突 出量L4相等。并且，在制造图12(a)及图12(b)所示的本实施例的半导体装置时， 能够分别任意设定用以将P型杂质注入到N型金属绝缘体半导体晶体管的 基板接触部807中的掩膜开口区域K3的宽度(P型杂质注入掩膜宽度)K2、 和用以将N型杂质注人到P型金属绝缘体半导体晶体管的基板接触部806 中的掩膜开口区域L3的宽度(N型杂质注人掩膜宽度)L2。并且，在制造图12(a)及图12(b)所示的本实施例的半导体装置时，能 够分别任意设定用以将P型杂质注人N型金属绝缘体半导体晶体管的基板 接触部807的掩膜开口区域K3与N型金属绝缘体半导体晶体管的活性区 域801a之间的距离Kl、和用以将N型杂质注入P型金属绝缘体半导体 晶体管的基板接触部806的掩膜开口区域L3与P型金属绝缘体半导体晶 体管的活性区域801b之间的距离Ll。即，能够分别任意设定N型金属
绝缘体半导体晶体管的活性区域801a到N型金属绝缘体半导体晶体管的 基板接触部S07(P型杂质层807a)的距离K5、和从P型金属绝缘体半导 体晶体管的活性区域801b到P型金属绝缘体半导体晶体管的基板接触部 806(N型杂质层806a)的距离L5。根据本实施例，在P型栅极电极804的突出部分上形成有保护膜83。 这样一来，在形成P型金属绝缘体半导体晶体管的基板接触部806的N 型杂质层806a时，N型杂质不会被注入P型栅极电极804的突出部分。 从而，能够在P型金属绝缘体半导体晶体管中消除由基板接触部806所引 起的相互扩散的影响。并且，在本实施例中，在N型栅极电极803的突出部分上形成有保护 膜83。这样一来，在形成N型金属绝缘体半导体晶体管的基板接触部807 的P型杂质层807a时，P型杂质不会被注入N型栅极电极803的突出部 分。即，在本实施例中，没有向N型栅极电极803及P型栅极电极804 注入相反极性的杂质的现象。从而，不仅能够充分縮小N型金属绝缘体半 导体晶体管的基板接触部807，而且能够充分縮小P型金属绝缘体半导体 晶体管的基板接触部806，因此即使是在例如逻辑单元中对单元高度进行 了限制时，也能够充分确保各晶体管的活性区域。以下，对本发明的第六实施例所涉及的半导体装置的制造方法加以说 明。图13(a)、图15(a)、图17(a)、图18(a)及图19(a)为表示本实施例的 半导体装置的制造方法的各工序的平面图，图13(b)、图14(a) 图14(c)、 图15(b)、图16(a) 图16(c)、图17(b)、图18(b)及图19(b)为表示本实施 例的半导体装置的制造方法的各工序的剖面图。另外，图13(b)为图13(a) 的X111—Xlll线的剖面图，图15(b)为图15(a)的XV—XV线的剖面图，图 17(b)为图17(a)的XVll — XVll线的剖面图，图18(b)为图18(a)的XVU1 —XV111线的剖面图，图19(b)为图19(a)的XIX—X1X线的剖面图。首先，如图13(a)及图13(b)所示，在由硅构成的半导体基板901上， 夹着元件隔离区域902相互邻接地形成N型金属绝缘体半导体晶体管的活 性区域901a和P型金属绝缘体半导体晶体管的活性区域901b。并且，在 半导体基板901上的、从N型金属绝缘体半导体晶体管的活性区域901a 来看位于P型金属绝缘体半导体晶体管的活性区域901b的相反一侧形成体管的基板接触部907，在半导体基板901上的、 从P型金属绝缘体半导体晶体管的活性区域901b来看位于N型金属绝缘 体半导体晶体管的活性区域901a的相反一侧形成P型金属绝缘体半导体 晶体管的基板接触部906。这里，在N型金属绝缘体半导体晶体管的活性 区域901a与N型金属绝缘体半导体晶体管的基板接触部907之间、及P 型金属绝缘体半导体晶体管的活性区域901b与P型金属绝缘体半导体晶 体管的基板接触部906之间也分别形成元件隔离区域902。其次，如图14(a)所示，在半导体基板901上隔着栅极绝缘膜(省略图 示)形成栅极电极形成用导电膜90。接着，如图14(b)所示，以加速能量为 6KeV、掺杂质量为6.0X10is个/cm2、 TILT角度为0度的条件，向栅 极电极形成用导电膜90中的位于N型金属绝缘体半导体晶体管区域的部 分注入N型杂质，例如注入磷离子，来形成N型栅极电极层90A。接着， 如图14(c)所示，以加速能量为2KeV、掺杂质量为2.0X10is个/cm2、 TILT角度为0度的条件，向栅极电极形成用导电膜90中的位于P型金属 绝缘体半导体晶体管区域的部分注人P型杂质，例如注入硼离子，来形成 P型栅极电极层90B。其次，如图15(a)及图15(b)所示，利用蚀刻分别将N型栅极电极层 90A及P型栅极电极层90B图案化，在N型金属绝缘体半导体晶体管的 活性区域901a上形成被注入了 N型杂质的N型栅极电极903，在P型金 属绝缘体半导体晶体管的活性区域901b上形成被注入了 P型杂质的P型 栅极电极904。此时，N型栅极电极903与P型栅极电极904是在N型 金属绝缘体半导体晶体管的活性区域901a与P型金属绝缘体半导体晶体 管的活性区域901b之间的元件隔离区域902上连接形成的。并且，将N 型栅极电极903中的从N型金属绝缘体半导体晶体管的活性区域901a朝 着N型金属绝缘体半导体晶体管的基板接触部907方向突出的突出量K4， 设定为与P型栅极电极904中的从P型金属绝缘体半导体晶体管的活性区 域901b朝着P型金属绝缘体半导体晶体管的基板接触部906方向突出的 突出量L4相等。其次，以加速能量为3KeV、掺杂质量为1.5X 1015个/cm2、 TILT 角度为0度的条件，向N型金属绝缘体半导体晶体管的活性区域901a及
基板接触部907注入例如砷离子，形成N型延伸区域(省略图示)。其次， 以加速能量为10KeV、掺杂质量为8.0X10iz个/cm2、 TILT角度为25 度的条件，利用4旋转法向N型金属绝缘体半导体晶体管的活性区域901a 及基板接触部907注入例如硼离子，形成P型袋区域(省略图示)。其次，以加速能量为0.5KeV、掺杂质量为3.0X10"个/cm2、 TILT 角度为0度的条件，向P型金属绝缘体半导体晶体管的活性区域901b及 基板接触部906注人例如硼离子，形成P型延伸区域(省略图示)。其次， 以加速能量为30KeV、掺杂质量为7.0X10^个/cm2、 TILT角度为25 度的条件，利用4旋转法向P型金属绝缘体半导体晶体管的活性区域901b 及基板接触部906注人例如磷离子，形成N型袋区域(省略图示)。其次，如图16(a)所示，在包含N型栅极电极903上及P型栅极电极 904上的半导体基板901上形成例如由氮化硅膜构成的绝缘膜93A。其次， 如图16(b)所示，形成覆盖位于N型栅极电极903及P型栅极电极904各 自的突出部分(参照图15(a))上的绝缘膜93A的掩膜92。其次，利用掩膜 92对绝缘膜93A进行回蚀，如图16(c)所示，在N型栅极电极903及P 型栅极电极904各自的侧壁形成由绝缘膜93A构成的侧壁隔离905，并且， 在N型栅极电极903及P型栅极电极904各自的突出部分上形成由绝缘 膜93A构成的保护膜93。然后，除去掩膜92。其次，如图17(a)及图17(b)所示，以在P型金属绝缘体半导体晶体管 的活性区域901b上及N型金属绝缘体半导体晶体管的基板接触部907上 具有开口区域(P型杂质注入区域)K3的抗蚀剂图案910为掩膜，以加速能 量为2KeV、掺杂质量为4.0X10is个/cm2、 TILT角度为7度的条件， 向半导体基板901注入例如硼离子。来在P型金属绝缘体半导体晶体管的 活性区域901b形成P型源极/漏极区域(省略图示)，在N型金属绝缘体 半导体晶体管的基板接触部907形成P型杂质层(P型基板接触区 域)907a。那时，在被注入了P型杂质的P型栅极电极904的表面部中的 没有被保护膜93覆盖的部分形成P型杂质层904a。并且，在本实施例中， 由于被注入了 N型杂质的N型栅极电极903的突出部分的表面部被保护 膜93覆盖，因此没有P型杂质被注入N型栅极电极903的突出部分的现 象。另外，在本实施例中，能够分别将N型金属绝缘体半导体晶体管的基 板接触部907上的P型杂质注入区域K3的宽度K2、以及N型金属绝缘 体半导体晶体管的活性区域901a与该P型杂质注入区域K3之间的距离 Kl(也就是，N型金属绝缘体半导体晶体管的活性区域901a到N型金属 绝缘体半导体晶体管的基板接触部907(P型杂质层907a)的距离K5)设定 为任意值。其次，在除去了抗蚀剂图案910之后，如图18(a)及图18(b)所示，以 在N型金属绝缘体半导体晶体管的活性区域901a上及P型金属绝缘体半 导体晶体管的基板接触部906上具有开口区域(N型杂质注入区域)L3的抗 蚀剂图案911为掩膜，以加速能量为20KeV、掺杂质量为4.0X10is个/ cm2、 TILT角度为0度的条件，向半导体基板901注入例如砷离子，接 着，以加速能量为10KeV、掺杂质量为1.0X10is个/cm2、 TILT角度为 7度的条件，向半导体基板901注人例如磷离子。来在N型金属绝缘体半 导体晶体管的活性区域901a形成N型源极/漏极区域(省略图示)，在P 型金属绝缘体半导体晶体管的基板接触部906形成N型杂质层(N型基板 接触区域)906a。那时，在被注入了 N型杂质的N型栅极电极903的表面 部中的没有被保护膜93覆盖的部分形成N型杂质层903a。并且，在本实 施例中，由于被注人了 P型杂质的P型栅极电极904的突出部分的表面部 被保护膜93覆盖，因此没有N型杂质被注入P型栅极电极904的突出部 分的现象。另外，在本实施例中，能够分别将P型金属绝缘体半导体晶体 管的基板接触部906上的N型杂质注入区域L3的宽度L2、以及P型金 属绝缘体半导体晶体管的活性区域901b与该N型杂质注入区域L3之间 的距离Ll(也就是，P型金属绝缘体半导体晶体管的活性区域901b到P 型金属绝缘体半导体晶体管的基板接触部906(N型杂质层906a)的距离 L5)设定为任意值。其次，在除去抗蚀剂图案911之后，如图19(a)及图19(b)所示，在N 型金属绝缘体半导体晶体管的活性区域901a、P型金属绝缘体半导体晶体 管的活性区域901b、P型金属绝缘体半导体晶体管的基板接触部906及N 型金属绝缘体半导体晶体管的基板接触部907各自上形成与上层布线等连 接的接触区域(接触柱塞)908。根据上述本实施例的方法，在P型栅极电极904的突出部分上形成保
护膜93。这样一来，在向P型金属绝缘体半导体晶体管的基板接触部906 注入N型杂质时，N型杂质不会被注人P型栅极电极904的突出部分中。 从而，能够在P型金属绝缘体半导体晶体管中消除由基板接触部906所引 起的相互扩散的影响。并且，在N型栅极电极903的突出部分上形成保护膜93。这样一来， 在向N型金属绝缘体半导体晶体管的基板接触部907注入P型杂质时，P 型杂质不会被注入N型栅极电极903的突出部分中。即，在本实施例中， 没有相反极性的杂质被注入N型栅极电极903及P型栅极电极904的现 象。从而，由于不仅能够充分縮小N型金属绝缘体半导体晶体管的基板接 触部907，而且能够充分缩小P型金属绝缘体半导体晶体管的基板接触部 906，因此即使是在例如逻辑单元中对单元高度进行了限制时，也能够充 分确保各晶体管的活性区域。另外，在本实施例中，可以不在N型栅极电极的突出部分上设置保护膜。并且，在本实施例中，也可以在向P型金属绝缘体半导体晶体管的基 板接触部注入N型杂质之后，再除去P型栅极电极的突出部分上的保护膜。 并且，也可以在向N型金属绝缘体半导体晶体管的基板接触部注入P型杂 质之后，再除去N型栅极电极的突出部分上的保护膜。并且，在本实施例中，在P型栅极电极及N型栅极电极各自的突出部 分上利用侧壁隔离形成用的绝缘膜形成了保护膜，不用说对保护膜形成方 法并没有特别限定。另外，权利要求的范围所表示的本发明并不限定于在上述各实施例中 所述的形态。(工业上的利用可能性)本发明涉及半导体装置及其制造方法，当将其使用于具有双栅极结构 的半导体装置时，能够获得防止产生由基板接触部所引起的相互扩散，最 大限度确保各晶体管的活性区域那样的效果，非常有用。
权利要求
1、 一种半导体装置，具有双栅极结构，其特征在于包括N型金属绝缘体半导体晶体管的第一活性区域及P型金属绝缘 体半导体晶体管的第二活性区域，夹着元件隔离区域相互邻接地形成在半导体基板上，上述N型金属绝缘体半导体晶体管的第一基板接触部，形成在上述半 导体基板上的从上述第一活性区域来看与上述第二活性区域相反的一侧，上述P型金属绝缘体半导体晶体管的第二基板接触部，形成在上述半 导体基板上的从上述第二活性区域来看与上述第一活性区域相反的一侧， N型栅极电极，形成在上述第一活性区域上，被注人了N型杂质， P型杂质层，形成在上述第一基板接触部，被注入了P型杂质， P型栅极电极，形成在上述第二活性区域上，被注人了P型杂质，以及N型杂质层，形成在上述第二基板接触部，被注入了N型杂质； 上述第二基板接触部与上述第二活性区域之间的距离大于上述第一基 板接触部与上述第一活性区域之间的距离。
2、 根据权利要求l所述的半导体装置，其特征在于上述N型栅极电极中的从上述第一活性区域朝着上述第一基板接触 部方向突出的长度，被设定为与上述P型栅极电极中的从上述第二活性区 域朝着上述第二基板接触部方向突出的长度相等。
3、 一种半导体装置的制造方法，其特征在于包括步骤a，在半导体基板上形成夹着元件隔离区域相互邻接的N 型金属绝缘体半导体晶体管的第一活性区域及P型金属绝缘体半导体晶体 管的第二活性区域、位于从上述第一活性区域来看与上述第二活性区域相 反的一侧的上述N型金属绝缘体半导体晶体管的第一基板接触部及位于 从上述第二活性区域来看与上述第一活性区域相反的一侧的上述P型金属 绝缘体半导体晶体管的第二基板接触部，步骤b，在上述第一活性区域上形成N型栅极电极，且在上述第二活 性区域上形成P型栅极电极，步骤C，在上述步骤b之后，将P型杂质注入上述第二活性区域及上 述第一基板接触部，在上述第二活性区域形成上述P型金属绝缘体半导体 晶体管的P型源极/漏极区域，且在上述第一基板接触部形成P型杂质层， 以及步骤d，在上述步骤b之后，将N型杂质注入上述第一活性区域及上述第二基板接触部，在上述第一活性区域形成上述N型金属绝缘体半导体 晶体管的N型源极/漏极区域，且在上述第二基板接触部形成N型杂质 层；将在上述步骤d中向上述第二基板接触部注入N型杂质用的掩膜开口 区域与上述第二活性区域之间的距离，设定为大于在上述步骤c中向上述 第一基板接触部注入P型杂质用的掩膜开口区域与上述第一活性区域之间 的距离。
4、 根据权利要求3所述的半导体装置的制造方法，其特征在于 在上述步骤a中，上述第二基板接触部与上述第二活性区域之间的距离大于上述第一基板接触部与上述第一活性区域之间的距离。
5、 根据权利要求3所述的半导体装置的制造方法，其特征在于 将在上述步骤d中向上述第二基板接触部注入N型杂质用的掩膜开口区域的宽度，设定为小于在上述步骤c中向上述第一基板接触部注入P型 杂质用的掩膜开口区域的宽度。
6、 一种半导体装置，具有双栅极结构，其特征在于包括N型金属绝缘体半导体晶体管的第一活性区域及P型金属绝缘 体半导体晶体管的第二活性区域，夹着元件隔离区域相互邻接地形成在半导体基板上，上述N型金属绝缘体半导体晶体管的第一基板接触部，形成在上述半 导体基板上的从上述第一活性区域来看与上述第二活性区域相反的一侧，上述P型金属绝缘体半导体晶体管的第二基板接触部，形成在上述半 导体基板上的从上述第二活性区域来看与上述第一活性区域相反的一侧，N型栅极电极，形成在上述第一活性区域上，被注入了N型杂质，P型杂质层，形成在上述第一基板接触部，被注入了P型杂质， P型栅极电极，形成在上述第二活性区域上，被注入了P型杂质，以及N型杂质层，形成在上述第二基板接触部，被注入了N型杂质； 上述P型栅极电极中的从上述第二活性区域朝着上述第二基板接触部方向突出的长度，短于上述N型栅极电极中的从上述第一活性区域朝着上述第一基板接触部方向突出的长度。
7、 根据权利要求6所述的半导体装置，其特征在于 上述第二基板接触部与上述第二活性区域之间的距离，被设定为和上述第一基板接触部与上述第一活性区域之间的距离相等。
8、 一种半导体装置，具有双栅极结构，其特征在于包括N型金属绝缘体半导体晶体管的第一活性区域及P型金属绝缘 体半导体晶体管的第二活性区域，夹着元件隔离区域相互邻接地形成在半导体基板上，上述N型金属绝缘体半导体晶体管的第一基板接触部，形成在上述半 导体基板上的从上述第一活性区域来看与上述第二活性区域相反的一侧，上述P型金属绝缘体半导体晶体管的第二基板接触部，形成在上述半 导体基板上的从上述第二活性区域来看与上述第 一 活性区域相反的 一 侧， N型栅极电极，形成在上述第一活性区域上，被注入了N型杂质， P型杂质层，形成在上述第一基板接触部，被注入了P型杂质， P型栅极电极，形成在上述第二活性区域上，被注入了P型杂质，以及N型杂质层，形成在上述第二基板接触部，被注人了N型杂质； 上述第二基板接触部中的与上述P型栅极电极对着的部分的杂质浓度 低于其它部分的杂质浓度。
9、 一种半导体装置的制造方法，制造权利要求8所述的半导体装置， 其特征在于在将N型杂质注人上述第二基板接触部的步骤中，使用覆盖上述第二 基板接触部中的与上述P型栅极电极对着的部分的掩膜。
10、 根据权利要求8所述的半导体装置，其特征在于.-上述第一基板接触部中的与上述N型栅极电极对着的部分的杂质浓 度低于其它部分的杂质浓度。
11、 一种半导体装置的制造方法，制造权利要求10所述的半导体装 置，其特征在于在将N型杂质注人上述第二基板接触部的步骤中，使用覆盖上述第二 基板接触部中的与上述P型栅极电极对着的部分的掩膜，在将P型杂质注入上述第一基板接触部的步骤中，使用覆盖上述第一 基板接触部中的与上述N型栅极电极对着的部分的掩膜。
12、 一种半导体装置，具有双栅极结构，其特征在于包括N型金属绝缘体半导体晶体管的第一活性区域及P型金属绝缘 体半导体晶体管的第二活性区域，夹着元件隔离区域相互邻接地形成在半导体基板上，上述N型金属绝缘体半导体晶体管的第一基板接触部，形成在上述半 导体基板上的从上述第一活性区域来看与上述第二活性区域相反的一侧，上述P型金属绝缘体半导体晶体管的第二基板接触部，形成在上述半 导体基板上的从上述第二活性区域来看与上述第一活性区域相反的一侧， N型栅极电极，形成在上述第一活性区域上，被注入了N型杂质， P型杂质层，形成在上述第一基板接触部，被注入了P型杂质， P型栅极电极，形成在上述第二活性区域上，被注人了P型杂质，以及N型杂质层，形成在上述第二基板接触部，被注人了N型杂质； 在上述P型栅极电极中的从上述第二活性区域朝着上述第二基板接触部方向突出的部分上形成有保护膜，在上述P型栅极电极中的位于上述第二活性区域上的部分中没有形成上述保护膜。
13、 根据权利要求12所述的半导体装置，其特征在于在上述N型栅极电极中的从上述第一活性区域朝着上述第一基板接 触部方向突出的部分上也形成有上述保护膜。
14、 根据权利要求13所述的半导体装置，其特征在于在上述P型栅极电极及上述N型栅极电极各自的侧壁形成有侧壁隔 离，该侧壁隔离与上述保护膜由同一绝缘膜构成。
15、 一种半导体装置的制造方法，其特征在于 包括步骤a，在半导体基板上形成夹着元件隔离区域相互邻接的N型金属绝缘体半导体晶体管的第一活性区域及p型金属绝缘体半导体晶体 管的第二活性区域、位于从上述第一活性区域来看与上述第二活性区域相反的一侧的上述N型金属绝缘体半导体晶体管的第一基板接触部及位于 从上述第二活性区域来看与上述第一活性区域相反的一侧的上述P型金属 绝缘体半导体晶体管的第二基板接触部，步骤b，在上述第一活性区域上形成N型栅极电极，且在上述第二活 性区域上形成P型栅极电极，步骤c,在上述P型栅极电极中的从上述第二活性区域朝着上述第二 基板接触部方向突出的部分上形成保护膜，步骤d，在上述步骤c之后，将P型杂质注入上述第二活性区域及上 述第一基板接触部，在上述第二活性区域形成上述P型金属绝缘体半导体 晶体管的P型源极/漏极区域，且在上述第一基板接触部形成P型杂质层， 以及步骤e，在上述步骤c之后，将N型杂质注入上述第一活性区域及上 述第二基板接触部，在上述第一活性区域形成上述N型金属绝缘体半导体 晶体管的N型源极/漏极区域，且在上述第二基板接触部形成N型杂质 层。
16、 根据权利要求15所述的半导体装置的制造方法，其特征在于 上述步骤c包括在上述N型栅极电极中的从上述第一活性区域朝着上述第一基板接触部方向突出的部分上也形成上述保护膜的步骤。
17、 根据权利要求16所述的半导体装置的制造方法，其特征在于 上述步骤c，包括在包含上述N型栅极电极上及上述P型栅极电极上的上述半导体基板之上形成绝缘膜的步骤，利用覆盖位于上述N型栅极电极及上述P型栅极电极各自的上述突出 部分之上的上述绝缘膜的掩膜，对上述绝缘膜进行回蚀，来在上述N型栅 极电极及上述P型栅极电极各自的侧壁形成侧壁隔离，且在上述N型栅极 电极及上述P型栅极电极各自的上述突出部分上形成上述保护膜的步骤， 以及除去上述掩膜的步骤。
全文摘要
本发明公开了半导体装置及其制造方法。目的在于防止产生由基板接触部所引起的相互扩散，缩小基板接触部的设计，充分确保晶体管的活性区域。将向P型金属绝缘体半导体晶体管的基板接触部(106)注入N型杂质用的掩膜开口区域(B3)与P型金属绝缘体半导体晶体管的活性区域(101b)之间的距离(B1)，设定为大于向N型金属绝缘体半导体晶体管的基板接触部(107)注入P型杂质用的掩膜开口区域(A3)与N型金属绝缘体半导体晶体管的活性区域(101a)之间的距离(A1)。
文档编号H01L21/8238GK101123254SQ20071011184
公开日2008年2月13日 申请日期2007年6月15日 优先权日2006年8月11日
发明者粉谷直树 申请人:松下电器产业株式会社