专利名称：电容阵列、电容与电容阵列布局方法
技术领域：
本发明涉及一种电容阵列，特别是有关于改善电容匹配的电容阵列、电 容以及电容阵列布局的方法。
背景技术：
连续近似数模转换器使用二进制加权(binary weighted)的电容阵列，对二 进制搜寻算法而言，这些电容的理想尺寸需符合后叙的比例，最小的电容有 单一单元电容量，次小的则为两单位电容量，其次依序为四单位电容量，...， 直到2"单位电容量，其中n为数模转换器的比特分辨率(bitresolution),若为 10比特的数模转换器则需要1024单位的电容，且有一 512单位的最大电容。
为了改善匹配，需要特别地注意电容阵列布局，电容阵列需要布局为使 得可避免制造工艺变异的影响，
图1为现有的电容阵列布局示意图，电容阵 列的布局为一组同心的电容，且随电容尺寸增加，其半径也跟着增加，由于 对称的布局可以通过抵销第一阶劣化(first order degradation)而降低系统性的
匹配失衡，因此可以达到良好的匹配度，然而，内部电容的绕线却会形成显 著的寄生电容，由于每一二进制加权电容的寄生电容值并没有二进制加权的 比例关系，因此电容之间的匹配度会有所劣化。
在许多二进制加权的电容阵列的应用(如电容数模转换器；C-DAC)中， 每一电容的上极板是相连的，如图2所示，图2是一电容数模转换器的电路 示意图。假若节点MSB、 MSB-1…LSB+1、 LSB的绕线所产生的寄生电容没 有二进制加权的比例关系，数模转换器的转换曲线的积分非线性(integml nonlinearity; INL)与差分非线性(differential nonlinearity; DNL)便会很显著， 且对于高分辨率的应用会有严重的影响。
发明内容
因此，本发明提供一种可以解决上述问题的电容阵列、电容以及电容阵 列布局方法。
依据本发明的一实施例的一种电容阵列，该电容阵列包括多个单位电容， 每一单位电容具有第一与第二电极板，第一电极板通过第一绕线共同相接，
第二电极板则分群并通过第二绕线连接至多个节点，连接至不同节点的第二 绕线在电容阵列内彼此没有重叠，连接至同一节点的第二电极板聚集为一次 电容，且在次电容内并无连接至其它节点的第二电极板。
依据本发明的一实施例的一种电容，该电容包括多个电容阵列，每一电 容阵列包括多个单位电容，每一单位电容有第一与第二电极板，第一电极板 通过第一绕线共同相接，第二电极板则分群并通过第二绕线连接至多个节点， 连接至不同节点的第二绕线在电容阵列内彼此没有重叠，连接至同一节点的 第二电极板聚集为一次电容，且在次电容内并无连接至其它节点的第二电极 板，其中这些电容阵列对称地排列于水平或垂直方向。
依据本发明的一实施例的一种电容阵列布局方法包括提供一电容阵列， 电容阵列包括多个单位电容，每一单位电容有第一与第二电极板，以及将这 些第二电极板分为多个群组，其中这些第一电极板通过第一绕线共同相连， 第二电极板通过第二绕线连接至多个节点，而每一群组都与这些节点之一对 应，使得连接至不同节点的第二绕线在电容阵列内不互相重叠，连接至同--节点的第二电极板聚集为一子电容且在子电容内并无连接至其它节点的第二 电极板。
本发明提供的电容阵列布局方法，可使电容阵列中由绕线产生的寄生电 容最小化，使得电容阵列内的各次电容之间的二迸制加权的比例关系维持得 较为精准，此电容阵列排列也能使系统性或随机性的匹配失衡最小化。
图1为一现有的电容阵列布局示意图。
图2为一电容数模转换器的电路示意图。
图3为本发明提供的一实施例中电容阵列示意图。
图4为图3所示的单位电容的布局示意图。 图5为一电容阵列被分为二进制加权的次电容的原理示意图。 图6为本发明提供的一实施例中二进制加权电容的电容阵列排列示意图。 图7为一包括两个单一单位电容的电容数模转换器的电路图。 图8为图7所示电路图中二进制加权的电容阵列的绕线示意图。 图9为本发明提供另一实施例的二进制加权电容的电容阵列示意图。 图10A为依据本发明一实施例的可抵销系统性匹配失衡的对称电容布局 示意图。
图10B为本发明提供的另一实施例的可抵销系统性匹配失衡的对称电容 布局示意图。
图11为本发明提供电容阵列布局方法的流程图。
具体实施例方式
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合附图，作详细说明如下
图3为本发明提供的一实施例中电容阵列示意图，为了达到较佳的匹配 度，二进制加权的电容的每个次电容(sub-capacitor)是由并联的单位电容C形 成，此外，二进制加权的电容以等效电容(dummy capacitor)均匀环绕(等效电 容以图3中阴影所示的单位电容C'表示)，使得单位电容C可以在半导体制造 工艺进行时均匀地形成。
图4为图3所示的单位电容的布局示意图。在图4中，金属层Ml用作单 位电容的下电极板BP的绕线，而另一金属层M2则用作上电极板TP的绕线，
金属层Ml与M2间的重叠会产生寄生电容，此外，金属层M2与下电极板 BP间的重叠也会产生寄生电容，在如图2的应用中，次电容C的上电极板 TP都连接至相同的节点，因此，金属层M2的绕线是垂直地串联连接的。
图5为一电容阵列被分为二进制加权的次电容的原理示意图。如图5所 示，此电容阵列为一正方形，沿正方形的对角线的粗体线L1将电容阵列切割 为两个均等的三角形，另一粗体线L2将其中一等腰三角形切割为另外两个较 小的等腰三角形，并依此类推，如此一来，电容阵列内的三角形Tl、 T2、 T3. . . T7、 T8、 T8，的面积会产生二进制加权的比例关系，由于无法沿电容 阵列实体上的切割线对其进行切割，经过微调电容的排列后，实际的电容排 列如图6所示。
图6为本发明提供的一实施例中二进制加权电容的电容阵列的排列示意 图。在图6中，每一列单位电容C的上电极板以一金属线M2相连，而这些 金属线M2又连接在一起，下电极板则如图5中的粗线所示进行分组与绕线， 半数的单位电容分组为次电容(sub-capacitor)C7，而此次电容C7沿电容阵列的 对角线有锯齿状的边缘，另一半数单位电容C的一半则形成次电容C6，并依 此类推，如此一来，下电极板的绕线分别连至一对应的节点d<7:0>，且在电 容阵列内不会重叠，每一节点(1<7:0>分别接收一对应的二进制信号，于是， 分属于二进制加权的次电容C0 C7的寄生电容仍可维持二进制加权的比例 关系，使得电容数模转换器(C-DAC)的转换函数仍有极佳的线性度。
图7为一包括两个单一单位电容的电容数模转换器的电路图，图8是依 据图7所示电路图中二进制加权的电容阵列的绕线示意图，图6所示的排列 经过少许改变后便如图8所示，经过改变后， 一个在原始排列中靠近电容阵 列右下角的单一单位电容被并入次电容C6'，且一个在原始次电容C6中的单 位电容被并入次电容C4，，并依此类推，于是，次电容C0' C7'仍有二进制 加权的比例关系，此外，尚有一由单一单位电容组成的次电容CO"，通过绕线 dx连出，在图8中，绕线d〈7:0与dx可连出电容阵列之夕卜，而在电容阵列内
并无重叠，于是，分属于二进制加权的次电容的寄生电容仍可维持二进制加 权的比例关系。
图10A为依据本发明一实施例的可抵销系统性匹配失衡的对称电容布局
示意图，在图10A中，以字母F标示的区块代表图6或图8中所示的电容阵 歹!j，在图10A中有四个区块B1 B4，区块B2与B4分别为区块B1在垂直与 水平方向的镜像，而区块B3则为区块B2与B4的镜像，通过此对称的排列， 每一区块的系统性匹配失衡可以通过其它对称的区块抵销，在图10A中，信 号线S0 S7与SX位于区块Bl/B2与B3/B4之间，且分别连至节点d<0:7〉 与dx之一，由于图6或图8中的电容阵列的次电容是从电容阵列的同一边连 线出来，绕线的进行会较为容易，区块B1 B4的相同大小的次电容(如C7 或C7')的下电极板的绕线会连至一对应的信号线(如S7)以连接至一对应的节 点(如d<7>)。要留意的是，假若信号线都在相同导体层上形成，则该导体层 需不同于下电极板的绕线的导体层。
图9为本发明提供另一实施例的二进制加权电容的电容阵列示意图，电 容阵列包括多个单位电容C(如图4所示)，每一单位电容C有上、下电极板(如 图4中TP与BP所示)，上电极板通过第一绕线(如4图中M2所示)共同相连， 下电极板则分群并通过第二绕线(如第4图中Ml所示)连接至多个节点 n<7:0〉，连接至不同节点的第二绕线(如图4中Ml所示)之间在电容阵列内不 互相重叠，连接至同一节点的第二电极板聚集为一群组且在群组内并无连接 至其它节点的第二电极板。
图10B为本发明提供的另一实施例的可抵销系统性匹配失衡的对称电容 布局示意图。在图10B中，以字母F标示的区块代表图9中所示的电容阵列， 在图10B中有四个区块B1 B4，区块B2与B4分别为区块B1在垂直与水平 方向的镜像，而，区块B3则为区块B2与B4的镜像，通过此对称的排列， 每一区块的系统性匹配失衡可以以其它对称的区块抵销，在图10B中，信号 线S4 S7位于区块Bl/B2与B3/B4之间，且分别连至节点cK4:7〉中之一，
而信号线S0 S3位于区块Bl/B4与B2/B3之间，且分别连至节点cK0:3〉与 dx之一，由于图9中的电容阵列的次电容是从电容阵列的两侧联机出来，绕 线的进行会较为容易，区块B1 B4中相同大小的次电容的下电极板的绕线会 连至一对应的信号线以连接至一对应的节点，举例说明，区块B1 B4的次电 容C7会连至信号线S7以连接至对应的节点d<7〉，要留意的是假若信号线 S4 S7在一导体层上形成，而信号线S0 S3与SX在另一导体层上形成，则 上述导体层不同于下电极板的绕线层的其它导体层。
虽然本说明书仅以8比特的电容数模转换器为例，但本发明的专利保护 范围并不局限于此，本领域的技术人员可以依据他们的需求作出修正或类似 的排列，比方说如10比特的应用。
图ll为本发明提供电容阵列布局方法的流程图，方法包括提供包括多 个单位电容的电容阵列(步骤10)，其中每一单位电容具有第一与第二电极板， 以及将这些第二电极板分为多个群组(步骤20)，其中这些第一电极板通过第 一绕线共同相连，第二电极板通过第二绕线连等效电容接至多个节点，而每 一节点都与第二电极板的群组之一对应，连接至不同节点的第二绕线在电容
阵列内不互相重叠，连接至同一节点的第二电极板聚集为次电容，且在次电 容内并无连接至其它节点的第二电极板，较佳而言，将这些第二电极板分为 多个群组的步骤进一步包括将半数的单位电容群聚为这些次电容的第一次电 容，将另外半数单位电容的半数群聚为这些次电容的第二次电容，并依此类 推，这些次电容的第一次电容沿电容阵列的对角线有一锯齿状的边缘。
本发明提供一种电容阵列布局方法，可使电容阵列的绕线产生的寄生电 容最小化，使得电容阵列内的各次电容之间的二进制加权的比例关系维持得 较为精准，此电容阵列排列也可使系统性或随机性的匹配失衡最小化。
权利要求
1.一种电容阵列，该电容阵列包括多个单位电容，每一单位电容具有第一与第二电极板，其特征在于，所述的第一电极板通过第一绕线共同相接，所述的第二电极板则分群并通过多个第二绕线连接至多个节点，所述的多个连接至不同节点的第二绕线在所述的电容阵列内彼此没有重叠，所述的多个连接至同一节点的第二电极板聚集为一次电容，且在所述的次电容内并没有连接至其它节点的第二电极板。
2. 根据权利要求1所述的电容阵列，其特征在于，所述的多个节点分别 接收一对应的二进制信号。
3. 根据权利要求1所述的电容阵列，其特征在于，与所述的多个节点对应的电容值互不相同，且彼此互相存在2倍的关系。
4. 根据权利要求1所述的电容阵列，其特征在于，所述的多个节点位于所述的电容阵列的同一侧。
5. 根据权利要求1所述的电容阵列，其特征在于，半数的所述的多个单 位电容为一群组且沿所述的电容阵列的对角线有一锯齿状的边缘，另外半数 的所述的多个单位电容的半数为另一群组，并依此类推。
6. 根据权利要求l所述的电容阵列，其特征在于，还包括多个等效电容， 均匀地分布在所述的电容阵列的周围。
7. 根据权利要求1所述的电容阵列，其特征在于，所述的多个第一绕线 是由一第一金属层形成，所述的多个第二绕线是由一第二金属层形成。
8. —电容，包括多个如权利要求l所述的电容阵列，其特征在于，所述 的多个电容阵列对称地排列于水平或垂直方向。
9. 根据权利要求8所述的电容，其特征在于，所述的多个电容阵列的第 二绕线连至多条信号线，所述的多条信号线位于所述的多个电容阵列间，且 分别对应至所述的多个节点之一。
10. 根据权利要求9所述的电容，其特征在于，所述的多条信号线形成于一导体层上，该导体层不同于所述的多个第二电极板的第二绕线的导体层。
11. 一电容，包括多个如权利要求l所述的电容阵列，其特征在于，所述 的多个电容阵列对称排列于水平与垂直方向。
12. 根据权利要求11所述的电容，其特征在于，所述的多个电容阵列的 第二绕线是连至多条信号线，所述的多条信号线位于所述的多个电容阵列间， 且分别对应至所述的多个节点之一。
13. 根据权利要求12所述的电容，其特征在于，所述的多条信号线形成 于一导体层上，所述的导体层不同于所述的多个第二电极板的第二绕线的导 体层。
14. 一种电容阵列布局方法，其特征在于，该布局方法包括 提供一电容阵列，包括多个单位电容，各所述的单位电容具有第一与第二电极板，所述的多个第一电极板通过第一绕线共同相连，所述的多个第二 电极板通过第二绕线连接至多个节点；以及将所述的多个第二电极板分为多个群组，每一群组都与所述的多个节点 之一对应，使得所述的多个连接至不同节点的第二绕线在所述的电容阵列内 互不重叠，所述的多个连接至同一节点的第二电极板聚集为一次电容且在所 述的次电容内并无连接至其它节点的第二电极板。
15. 根据权利要求14所述的电容阵列布局方法，其特征在于，将所述的多个第二电极板分为多个群组的步骤进一步包括将半数的单位电容群聚为所 述的多个次电容的第一次电容，将另外半数单位电容的半数群聚为所述的多 个次电容的第二次电容，并依此类推，所述的多个次电容的第一次电容沿电 容阵列的对角线有一锯齿状的边缘。
全文摘要
本发明提供一种电容阵列，其包括多个单位电容，每一单位电容具有第一与第二电极板，第一电极板通过第一绕线共同相接，第二电极板则分群并通过第二绕线连接至多个节点，连接至不同节点的第二绕线在电容阵列内彼此没有重叠，连接至同一节点的第二电极板聚集(conglomerate)为一群组且在该群组内并无连接至其它节点的第二电极板。此电容阵列布局可使电容阵列中由绕线产生的寄生电容最小化，使得电容阵列内的各次电容之间的二进制加权的比例关系维持得较为精准，此电容阵列排列也能使系统性或随机性的匹配失衡最小化。
文档编号H01L23/522GK101097913SQ20071010773
公开日2008年1月2日 申请日期2007年4月28日 优先权日2006年6月29日
发明者陈弘易 申请人:联发科技股份有限公司